JP5100217B2 - プローブカード及び電子部品試験装置 - Google Patents

Description

本発明は、半導体ウェハに形成された集積回路素子等の各種電子部品（以下、代表的にＩＣデバイスとも称する。）の試験に用いられるプローブカード、及び、それを備えた電子部品試験装置に関する。

ＩＣデバイス等の電子部品の製造過程においては、半導体ウェハ上に造り込まれた状態やパッケージングされた状態でＩＣデバイスの性能や機能を試験するために電子部品試験装置が用いられている。

被試験半導体ウェハに造り込まれたＩＣデバイスの電気的特性を試験する装置として、半導体ウェハにプローブカードを押し付けて、プローブカードに実装されたプローブ針をＩＣデバイスの入出力端子に電気的に接触させた状態で、テスタによりＩＣデバイスをテストするものが従来から知られている。

こうした試験に用いられるプローブカードは、プリント基板にプローブ針が多数実装されて構成されている。試験に際して被試験半導体ウェハを加熱する場合、この温度上昇に伴ってプリント基板が熱膨張する。この際にプリント基板は比較的厚さを有しているため、その表裏面で膨張差が生じて、プリント基板に反りが発生する場合がある。

このような問題に対して、プリント基板をスティフナにネジ止めすることで反りを強制的に抑え込んでいる。しかしながら、こうした対策を施しても、プリント基板においてネジ間でウネリが発生してしまい、反りを完全に抑制することはできない。このため、プローブ針の先端の高さにバラツキが生じ、被試験半導体ウェハ上の入出力端子にプローブ針を突き当てる際の針圧が変化するので、高精度な試験が実施できない場合があるという問題があった。

本発明が解決しようとする課題は、プローブ針の高さのバラツキが少ないプローブカード、及び、それを備えた電子部品試験装置を提供することである。

上記目的を達成するために、本発明によれば、半導体ウェハに形成された被試験電子部品と、電子部品試験装置の試験装置本体との間の電気的な接続を確立するためのプローブカードであって、前記被試験電子部品の入出力端子に電気的に接触するプローブ針が実装された第１の基板と、前記試験装置本体に電気的に接続される第２の基板と、前記第１の基板と前記第２の基板との間に介装され、前記第１の基板と前記第２の基板とを電気的に接続する接続手段と、前記第１の基板と前記第２の基板との間に第１の密閉空間を形成する密閉手段と、前記第２の基板が固定されているスティフナと、を備え、前記第２の基板には、前記第１の密閉空間に連通している貫通孔が形成され、前記第２の基板と前記スティフナとの間に第２の密閉空間が形成されており、前記第２の密閉空間は、前記貫通孔を介して前記第１の密閉空間に連通しているプローブカードが提供される（請求項１参照）。

また、上記目的を達成するために、本発明によれば、半導体ウェハに形成された被試験電子部品のテストを行う試験装置本体と、上記プローブカードと、前記貫通孔を介して前記第１の密閉空間を減圧する減圧手段と、前記プローブカードを前記半導体ウェハに押し付けるプローバと、を備えた電子部品試験装置が提供される（請求項２参照）。

本発明では、第１の基板と第２の基板との間に形成された第１の密閉空間を減圧して、第１の基板を第２の基板に固定する。この際、大気圧により第１の基板が第２の基板に一様に押し付けられ、第１の基板の平坦度が実質的に均一となるので、プローブ針の高さのバラツキを少なくすることができる。

以下、本発明の実施形態を図面に基づいて説明する。

図１は本発明の第１実施形態における電子部品試験装置を示す概略図、図２は本発明の第１実施形態におけるテストヘッド、プローブカード及びプローバの接続関係を示す概略断面図である。

本発明の第１実施形態における電子部品試験装置１は、図１に示すように、テストヘッド１０、テスタ７０（試験装置本体）及びプローバ８０から構成されている。テスタ７０は、ケーブル束７１を介してテストヘッド１０に電気的に接続されており、被試験半導体ウェハ１００に造り込まれたＩＣデバイスに対してテスト信号を入出力することで、当該ＩＣデバイスの電気的特性を試験することが可能となっている。テストヘッド１０は、マニピュレータ９０及び駆動モータ９１によりメンテナンス位置（図１にて破線で示す）から反転されてプローバ８０上に配置されるようになっている。

図１及び図２に示すように、テストヘッド１０の下部にはウェハマザーボード２０が装着されており、このウェハマザーボード２０の下面には、例えばＺＩＦ（Zero Insertion Force）コネクタやＬＩＦ（Low Insertion Force）コネクタ等から構成されるコネクタ２１が設けられている。このコネクタ２１には、テストヘッド１０に電気的に接続された同軸ケーブル２３が接続されている。ウェハマザーボード２０には、被試験半導体ウェハ１００に造り込まれたＩＣデバイスと、テストヘッド１０との間の電気的な接続を確立するためのプローブカード３０が接続されている。

図３は本発明の第１実施形態におけるプローブカードを示す断面図、図４は図３に示すプローブカードの分解断面図、図５は本発明の第１実施形態におけるプローブ針を示す断面図、図６は図５に示すプローブ針の平面図である。

プローブカード３０は、図３及び図４に示すように、被試験半導体ウェハ１００に造り込まれたＩＣデバイスの入出力端子１１０に電気的に接触する多数のプローブ針３１と、プローブ針３１が実装された第１の基板３２と、コネクタ３３ｂを介してウェハマザーボード２０に電気的に接続される第２の基板３３と、第１の基板３２と第２の基板３３とを電気的に接続するインタポーザ３４と、第１の基板３２と第２の基板３３との間に第１の密閉空間３６を形成するシール部材３５と、プローブカード３０自体を補強するためのスティフナ３７と、から構成されている。

プローブ針３１は、図５に示すように、第１の基板３２に固定されているベース部３１ａと、後端側がベース部３１ａに設けられ、先端側がベース部３１ａから突出している梁部３１ｂと、梁部３１ｂの上に形成された導電層３１ｄと、から構成されている。

ベース部３１ａ及び梁部３１ｂは、例えばシリコン基板等の半導体基板に、フォトリソグラフィやエッチング等の半導体製造技術を施すことで構成されており、図６に示すように、一つのベース部３１ａに対して複数本（本例では７本）の梁部３１ｂが櫛状に設けられている。このように、半導体製造技術を用いてプローブ針３１を製造することにより、梁部３１ｂ間のピッチを、被試験半導体ウェハ１００上の入出力端子１１０の狭小なピッチに容易に対応させることができる。

各梁部３１ｂの上には、例えばタングステン、パラジウム、ロジウム、白金、ツテニウム、イリジウム、ニッケル等から構成される導電層３１ｄが形成されている。また、梁部３１ｂと導電層３１ｄとの間には、当該導電層３１ｄをプローブ針３１の他の部分から電気的に絶縁するために、例えばＳｉＯ_２層やボロンドープ層から構成される絶縁層３１ｃが積層されている。

第１の基板３２は、例えばセラミックス等の熱膨張率が比較的小さな材料から構成されている。この第１の基板３２は、第２の基板３３よりも薄く構成されているため、表裏面の温度差が小さく、反りの発生が抑えられている。図３及び図４に示すように、第１の基板３２の下面には、被試験半導体ウェハ１００上の入出力端子１１０に対応するように、プローブ針３１が紫外線硬化型接着剤３１ｅ（図５参照）等を用いて実装されている。また、各プローブ針３１の近傍には、例えば金等から構成される下側パッド３２ａが設けられている。この下側パッド３２ａは、ボンディングワイヤ３２ｄを介してプローブ針３１の導電層３１ｄと電気的に接続されている。なお、図３及び図４には、２つのプローブ針３１しか図示していないが、実際には多数のプローブ針３１が第１の基板３２の下面に実装されている。

一方、図３及び図４に示すように、第１の基板３２の上面には、例えば金等から構成される上側パッド３２ｂが設けられている。この上側パッド３２ｂは、下側パッド３２ａ間よりも拡大（ファンアウト）されたピッチで配置されている。第１の基板３２内には配線パターン３２ｃが形成されており、下側パッド３２ａと上側パッド３２ｂとはこの配線パターン３２ｃにより接続されている。また、図４に示すように、第１の基板３２から第２の基板３３に向かってピン３２ｅが突出しており、第２の基板３３に形成された位置決め穴３３ｅにピン３２ｅが挿入されることで、第２の基板３３に対して第１の基板３２が位置決めされるようになっている。

第２の基板３３は、例えばガラスエポキシ樹脂等から構成される多層回路基板である。図３及び図４に示すように、この第２の基板３３の下面には、第１の基板３２の上側パッド３２ｂに対応するように、例えば金等から構成されるパッド３３ａが設けられている。各パッド３３ａは、第２の基板３３内に形成された配線パターン（不図示）を介して、第２の基板３３の上面に設けられたコネクタ３３ｂに電気的に接続されている。このコネクタ３３ｂが、ウェハマザーボード２０側のコネクタ２１(図２参照)に連結されることで、プローブカード３１がウェハマザーボード２０に電気的に接続されるようになっている。コネクタ３３ｂとして、例えばＺＩＦコネクタやＬＩＦコネクタ等を用いることができる。この第２の基板３３は、皿ネジ３８によりスティフナ３７に機械的に固定されている。

第１の基板３２と第２の基板３３との間にはインタポーザ３４が介装されている。このインタポーザ３４は、図４に示すように、多数の接続子３４ａと、これら接続子３４ａを保持している保持板３４ｂと、から構成されている。各接続子３４ａは、略中央部で屈曲した略くの字形状を有する導電性のピンであり、第１の基板３２及び第２の基板３３に向かった弾性力を備えている。この接続子３４ａにより、第１の基板３２に形成された上側パッド３２ｂと、第２の基板３３の下面に形成されたパッド３３ａと、が電気的に接続されるようになっている。また、同図に示すように、このインタポーザ３４から第２の基板３３に向かって位置決め用のピン３４ｃが突出しており、第２の基板３３に形成された位置決め穴３３ｆにピン３４ｃが挿入されることで、第２の基板３３に対してインタポーザ３４が位置決めされるようになっている。なお、インタポーザの他の例として、例えば、ポゴピンや異方導電性ゴムシート等を例示することができる。

第１の基板３２の下面外周部から第２の基板３３の下面に亘ってシート部材３５が取り付けられている。このシート部材３５は、例えばゴム製の蛇腹や絶縁テープ等の、変形可能であると共に密閉性に優れた部材から構成されており、図３に示すように、第１の基板３２と第２の基板３３との間に第１の密閉空間３６を形成している。この第１の密閉空間３６は、第２の基板３３及びスティフナ３７にそれぞれ形成された貫通穴３３ｃ，３７ａを介して減圧装置４０（図２参照）に連通している。なお、スティフナ３７と第２の基板３３との間にはＯリング３３ｄが介装されており、貫通孔３３ｃ，３７ｂの連結部分の密閉性が確保されている。

本実施形態では、減圧装置４０により第１の密閉空間３６内を減圧することで、第１の基板３２が第２の基板３３側に引き寄せられ、第１の基板３２が第２の基板３３に固定されると共に、インタポーザ３４により第１の基板３２と第２の基板３３とが電気的に接続される。この際、第１の基板３２は、下側（第２の基板３３とは反対側）から大気圧により全体が実質的に均一に押圧されており、局所的な反りが発生することはないので、プローブ針３１の先端の高さのバラツキが少なくなっている。また、第１の密閉空間３６が真空となっており、第１の基板３２と第２の基板３３との間で断熱層として機能するので、被試験半導体ウェハ１００に熱ストレスを印加していても、比較的厚さを持つ第２の基板４３に伝熱し難くなっている。

図２に戻り、プローブカード３０は、プローブ針３１が中央開口５１を介して下方を臨むような姿勢で、環状のホルダ５０に保持されている。また、プローブカード３０を保持しているホルダ５０は、環状のアダプタ６０に保持されており、さらに、このアダプタ６０は、プローバ８０のトッププレート８１に形成された開口８２に保持されている。このアダプタ６０は、被試験半導体ウェハ１００の品種やテストヘッド１０の形状に対応してサイズの異なるプローブカード３０を、プローバ８０の開口８２に適合されるためのものである。プローブカード３０とウェハマザーボード２０とは、図２に示すように、ウェハマザーボード２０の下部に設けられたフック２２と、アダプタ６０に設けられたフック６１とを係合させることで、機械的に連結されている。

プローバ８０は、吸着ステージ８３により吸着保持している被試験半導体ウェハ１００をＸＹＺ方向に移動させると共に、Ｚ軸を中心としてθ回転させることが可能な搬送アーム８５を有している。また、この搬送アーム８５の吸着ステージ８３内には、例えばヒータ等から構成される熱源８４が埋設されており、吸着保持している被試験半導体ウェハ１００を加熱することが可能となっている。なお、ＩＣデバイスの試験に際して、被試験半導体ウェハ１００に低温を印加する場合には、例えば、吸着ステージ８３内に冷媒を循環させるようにしてもよい。

試験に際して、搬送アーム８５は、開口８１を介してプローバ８０内に臨んでいるプローブカード３０に被試験半導体ウェハ１００を対向させ、当該ウェハ１００をプローブカード３０に押し付け、ＩＣデバイスの入出力端子１１０にプローブ針３１を電気的に接触させる。この状態で、被試験ＩＣデバイスに対してテスタ７０がテスト信号を入力すると共に、当該ＩＣデバイスからの応答信号を受信し、この応答信号を所定の期待値と比較することで、ＩＣデバイスの電気的特性を評価する。

このテストの間に熱源８４が被試験半導体ウェハ１００を加熱しているので、これに伴ってプローブカード３０も熱膨張する場合があるが、本実施形態では、第１の基板３２全体が大気圧により実質的に均一に押圧されているので、プローブ針３１の先端の高さのバラツキが少なくなっている。

また、本実施形態では、第１の密閉空間３６が第１の基板３２と第２の基板３３との間の断熱層として機能しているので、被試験半導体ウェハ１００から第２の基板３３への伝熱が抑制されている。一方、第１の基板３２は、被試験半導体ウェハ１００から熱が伝達されるが、第２の基板３３よりも薄く、表裏面の温度差が小さくなっているので、第２の基板３３よりも反りの発生が抑制されており、結果的にプローブ針の先端の高さのバラツキが少なくなっている。

図７は本発明の第２実施形態におけるプローブカードを示す断面図である。図７に示すように、スティフナ３７に、第１の基板３２と同程度の体積を有する第２の密閉空間３７ｃを形成してもよい。この第２の密閉空間３７ｃは、第２の基板３３に形成された貫通孔３３ｃを介して第１の密閉空間３６に連通している。なお、スティフナ３７と第２の基板３３との間にはＯリング３７ｂが介装されており、第２の密閉空間３６と貫通孔３３ｃとの連結部分の密閉性が確保されている。

減圧装置４０が駆動すると、第２の密閉空間３７ｃ、貫通孔３３ｃ及び第１の密閉空間３６が減圧されて、第１の基板３２が第２の基板３３に固定されるようになっている。この際、本実施形態では、第２の基板３３の上側に第２の密閉空間３７ｃが形成されているので、第２の基板３３の上面（空間部）に、ＩＣデバイスの試験に用いられる電子部品を実装することができる。なお、ＩＣデバイスの試験に必要な電子部品の具体例としては、バイパスコンデンサ、或いは、信号の波形補正やインピーダンス補正のための抵抗、コイル、コンデンサ等を挙げることができる。

なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。

図１は、本発明の第１実施形態における電子部品試験装置を示す概略図である。 図２は、本発明の第１実施形態におけるテストヘッド、プローブカード及びプローバの接続関係を示す概略断面図である。 図３は、本発明の第１実施形態におけるプローブカードを示す断面図である。 図４は、図３に示すプローブカードの分解断面図である。 図５は、本発明の第１実施形態におけるプローブ針を示す断面図である。 図６は、図５に示すプローブ針の平面図である。 図７は、本発明の第２実施形態におけるプローブカードを示す断面図である。

符号の説明

１…電子部品試験装置
１０…テストヘッド
２０…ウェハマザーボード
３０…プローブカード
３１…プローブ針
３２…第１の基板
３３…第２の基板
３４…インタポーザ
３５…シール部材
３６…第１の密閉空間
３７…スティフナ
４０…減圧装置
７０…テスタ
８０…プローバ
１００…被試験半導体ウェハ
１１０…端子

Claims (2)

1. 半導体ウェハに形成された被試験電子部品と、電子部品試験装置の試験装置本体との間の電気的な接続を確立するためのプローブカードであって、
   前記被試験電子部品の入出力端子に電気的に接触するプローブ針が実装された第１の基板と、
   前記試験装置本体に電気的に接続される第２の基板と、
   前記第１の基板と前記第２の基板との間に介装され、前記第１の基板と前記第２の基板とを電気的に接続する接続手段と、
   前記第１の基板と前記第２の基板との間に第１の密閉空間を形成する密閉手段と、
   前記第２の基板が固定されているスティフナと、を備え、
   前記第２の基板には、前記第１の密閉空間に連通している貫通孔が形成され、
   前記第２の基板と前記スティフナとの間に第２の密閉空間が形成されており、
   前記第２の密閉空間は、前記貫通孔を介して前記第１の密閉空間に連通しているプローブカード。
2. 半導体ウェハに形成された被試験電子部品のテストを行う試験装置本体と、
   請求項１に記載のプローブカードと、
   前記貫通孔を介して前記第１の密閉空間を減圧する減圧手段と、
   前記プローブカードを前記半導体ウェハに押し付けるプローバと、を備えた電子部品試験装置。

Images