JP2020181842A - 回路基板およびプローブカード - Google Patents

回路基板およびプローブカード Download PDF

Info

Publication number
JP2020181842A
JP2020181842A JP2019082003A JP2019082003A JP2020181842A JP 2020181842 A JP2020181842 A JP 2020181842A JP 2019082003 A JP2019082003 A JP 2019082003A JP 2019082003 A JP2019082003 A JP 2019082003A JP 2020181842 A JP2020181842 A JP 2020181842A
Authority
JP
Japan
Prior art keywords
circuit board
conductor
circuit
substrate portion
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019082003A
Other languages
English (en)
Inventor
慶一郎 木下
Keiichiro Kinoshita
慶一郎 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2019082003A priority Critical patent/JP2020181842A/ja
Publication of JP2020181842A publication Critical patent/JP2020181842A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 プローブピンが接続される面の平坦性に優れた回路基板等を提供すること。【解決手段】 第1面101および該第1面101とは反対側の第2面102を有し、前記第2面102に配列された外部端子121を含む第1回路導体120を備えている第1回路基板部100と、前記第1面101より小さく前記第1面101の中央部から突出している第3面201を有しており、該第3面201に配列された接続パッド221を含み、前記第1回路導体120と電気的に接続されている第2回路導体220を備えている第2回路基板部200と、を備えている回路基板300である。【選択図】 図1

Description

本発明は、プローブカード用の回路基板およびプローブカードに関するものである。
ウエハ上の半導体素子の電気的な検査をするためのプローブカードとして、プローブピンが接続されるトランスフォーマーと呼ばれる回路基板を備えるものがある。この回路基板は、半導体素子の微細な電極に対応する微細で高密度に配置された接続パッドを備えている。この微細で高密度に配置された接続パッドにプローブピンが接続され、プローブカードおよび配線基板を介して検査装置に接続される。トランスフォーマー用の回路基板においては、微細で高密度な接続パッドから検査装置の回路に接続するための配線基板に接続可能な程度にまで配線の大きさや密度が展開されている。回路基板と配線基板との間は弾性を有する接続部材で電気的に接続されている(例えば、特許文献1を参照。)。
従来のプローブカードにおいて接続部材を介して回路基板と配線基板とを電気的に接続する際に、回路基板に反りが生じてプローブピンが接続される面の平坦性が低下し、プローブピンの先端の高さの平坦性が低下する場合があった。そのため、回路基板にダミー層を加える等してその板厚をできる限り厚くする場合があるが、配線層の数を多くするためには製造に時間がかかる上、コストの上昇を招いてしまうという問題があった。これに対して、回路基板にプローブヘッドを積層し、また回路基板と配線基板との間に配置するインターポーザーを回路基板に固着させて剛性を高めているものがある(例えば、特許文献1を参照。)。
国際公開第2007/142204号
しかしながら、プローブヘッドおよびインターポーザーが必要で、インターポーザーを回路基板に接着するなどするので、製造に要する時間およびコストが高いものであった。コストを高めることなく、プローブピンの平坦性を向上させることのできるスペーストランスフォーマー用の回路基板が求められていた。
本開示の一つの態様による回路基板は、第1面および該第1面とは反対側の第2面を有し、該第2面に配列された外部端子を含む第1回路導体を備えている第1回路基板部と、前記第1面より小さく前記第1面の中央部から突出している第3面を有しており、該第3面に配列された接続パッドを含み、前記第1回路導体と電気的に接続されている第2回路導体を備えている第2回路基板部と、を備えている。
本開示の一つの態様のプローブカードは、上記構成の回路基板と、該回路基板の前記接続パッドに電気的に接続されたプローブピンとを備えている。
本開示の一つの態様の回路基板によれば、回路基板の中央部は第1回路基板部と第2回路基板部とが重なっているので厚みが厚く、外周部は厚みが薄いものであり、回路基板を取り付ける際には外周部が主に撓むこととなるので、中央部の平坦性が高い回路基板とな
る。
本開示の一つの態様のプローブカードによれば、上記構成の回路基板が含まれているので、プローブピンの先端の平坦性が高く確実に検査が行なえるプローブカードを提供することができる。
回路基板の一例を示し、(a)は第1回路基板部側からの斜視図であり、(b)は第2回路基板部側からの斜視図である。 (a)は図1に示す回路基板の平面図であり、(b)は(a)のB−B線における断面図である。 図2(b)のA部を拡大して示す断面図である。 回路基板の他の一例を示し、(a)は第1回路基板部側からの斜視図であり、(b)は第2回路基板部側からの斜視図である。 (a)は図4に示す回路基板の平面図であり、(b)は(a)のB−B線における断面図である。 図5(b)のA部を拡大して示す断面図である。 回路基板の他の一例を示し、(a)は第1回路基板部側からの斜視図であり、(b)は(a)のB−B線における断面図である。 (a)はプローブカードの一例を示す断面図であり、(b)は(a)のB部を拡大して示す断面図である。
本発明の実施形態の回路基板およびプローブカードについて図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、上下の区別は説明上の便宜的なものあって実際に回路基板等が使用されるときの上下を規制するものではない。図1は回路基板の一例を示し、図1(a)は第1回路基板部側からの斜視図であり、図1(b)は第2回路基板部側からの斜視図である。図2(a)は図1に示す回路基板の平面図であり、図2(b)は図2(a)のB−B線における断面図である。図3は図2(b)のA部を拡大して示す断面図である。図4は回路基板の他の一例を示し、図4(a)は第1回路基板部側からの斜視図であり、図4(b)は第2回路基板部側からの斜視図である。図5(a)は図4に示す回路基板の平面図である、図5(b)は図5(a)のB−B線における断面図である。図6は図5(b)のA部を拡大して示す断面図である。図7は回路基板の他の一例を示し、図7(a)は第1回路基板部側からの斜視図であり、図7(b)は図7(a)のB−B線における断面図である。図8(a)はプローブカードの一例を示す断面図であり、図8(b)は図8(a)のB部を拡大して示す断面図である。
本開示の回路基板300は、第1面101および該第1面101とは反対側の第2面102を有し、前記第2面102に配列された外部端子121を含む第1回路導体120を備えている第1回路基板部100と、前記第1面101より小さく前記第1面101の中央部から突出している第3面201を有しており、該第3面201に配列された接続パッド221を含み、前記第1回路導体120と電気的に接続されている第2回路導体220を備えている第2回路基板部200と、を備えている。
回路基板300の中央部は第1回路基板部100と第2回路基板部200とが重なっているので厚みが厚く、外周部は厚みが薄いものとなることから、回路基板300の外周部に対して中央部は剛性が高いものとなる。そのため、プローブカードと用いる際には、外周部が主に撓むこととなるので、中央部の平坦性が高い回路基板300となる。
図1〜図3に示す例の回路基板300は第1回路基板部100と第2回路基板部200
とが一体となっている。これに対して、図4〜図7に示す例の回路基板300は、第1回路基板部100と第2回路基板部200とは別体であり、導電性接合材224で接合されて一体の回路基板300となっている。いずれの形態であっても、回路基板300の外周部に対して中央部は剛性が高いものとなり、プローブカードと用いる際にも中央部の平坦性が高い回路基板300となる。
これら2つの形態のうち図4〜図7に示す例のような、第2回路基板部200が第3面201とは反対側の第4面202を有しており、第1回路基板部100の第1面101の第1回路導体120(123)と第2回路基板部200の第4面202の第2回路導体220(223)とが導電性接合材224で接合されている回路基板300とすることができる。
このような構成の回路基板300であると、第2回路基板部200の第3面201の中央部の反りをより小さくすることができる。また、1種類の第1回路基板部100に対して、半導体素子の電極の配置に応じて第2回路基板部200の接続パッド221の配置を変えた複数の第2回路基板部200を用意することで、測定可能な半導体素子が異なる複数種の回路基板300を短期間で作製することができる。
第1回路基板部100が、外縁領域に第1面101から第2面102にかけて貫通する貫通孔111を有している回路基板300とすることができる。例えば、図8に示す例のプローブカード700のように、貫通孔111を通してねじ止めすることで回路基板300を配線基板500に位置決めして固定することができる。ねじ止めで位置決めと固定を行なうためには、少なくとも2つの貫通孔111があればよい。図1、図2、図4、図5および図7に示す例では、平面視で正方形状の第1回路基板部100の4つの角部(四隅)にそれぞれ1つずつ計4つの貫通孔111が設けられているので、傾きなく安定した固定ができる。ねじ止め以外の方法で固定してもよい。例えばクランプ等の留め具を用いてもよく、この場合も貫通孔111一部を挿入して係止することができる。貫通孔111を有していない場合も留め具で固定することができるが、貫通孔111があることで位置決めが容易にできる。留め具を係止して位置決めをするには、貫通孔でなく、貫通していない孔(凹部)あるいは切欠きを設けることもできる。貫通孔111が第1回路基板部100の角部にあると、ねじによる回路基板300の傾きの調整が、回路基板300の中心から最も離れた位置で行なわれることとなるので、精度の高い微調整が容易となる。
第1回路基板部100が、第1面101における第2回路基板部200の外側に容量素子310搭載用の電極140を有している回路基板300とすることができる。そして、図8に示す例のプローブカード700における回路基板300のように、電極140に容量素子310が搭載されている回路基板300とすることができる。
電極140を有していることで、図8に示す例のように、デカップリング用の容量素子310をプローブピン400が接続される接続パッド221の近くに搭載することが可能な回路基板300となる。第1回路基板部100の第1面101に設けられている電極140は第1内部導体122に接続されている。電極140に容量素子310が搭載された回路基板300によれば、電源に重畳されたノイズを効果的に除去することが出来る。またデカップリング用の容量素子310を搭載することで第2回路基板部200内にコンデンサを形成する必要がなくなるので第2回路基板部200ひいては回路基板300の小型化、薄型化が可能となる。更に第2回路導体220も短くなり、すなわちインダクタ成分も小さくなるので電源に重畳されるノイズを更に効果的に除去することが可能となる。
第1回路基板部100は、第1絶縁基板部110に第1回路導体120が設けられたものである。第2回路基板部200は、第2絶縁基板部210に第2回路導体220が設け
られたものである。第2回路導体220はプローブピン400が接続される接続パッド221を含んでいる。接続パッド221は検査対象の半導体素子の電極の大きさおよび配置に対応した大きさおよび配置であるので、微細で高密度である。一方、回路基板300の外部端子121は、一般的な大きさおよび密度で設けられる検査装置の回路に接続するために、接続パッド221の大きさおよび配置に対して大きく低密度である。そのため、接続パッド221から外部端子121にかけて、第1回路導体120および第2回路導体220の大きさ、間隔等は大きくなるように展開されている。すなわち、回路基板300はいわゆるスペーストランスフォーマー基板である。
回路基板300の回路導体はプローブピン400が接続される接続パッド221に近いほど微細で高密度な配線となるので、接続パッド221および接続パッド221に近い部分は薄膜導体および樹脂絶縁層で形成される。図1〜図8に示す例においては、第2回路基板部200の第2絶縁基板部210における第3面201側の部分は、樹脂絶縁層が積層されてなる樹脂基板部211で構成されている。第2絶縁基板部210における第1回路基板部100側(第4面202側)は、セラミック絶縁層が積層されてなるセラミック基板部212で構成されている。すなわち、第2回路基板部200は、セラミック基板部212の上に樹脂基板部211が積層されてなり、樹脂基板部211の外表面が第3面201である。第2回路基板部200が第1回路基板部100と別体であり、これらが導電性接合材224で接合されて回路基板300が構成されている場合には、セラミック基板部212の外表面(下面)が第2回路基板部200の第4面202である。第2回路導体220は、樹脂基板部211においてある程度の大きさまで展開され、セラミック基板部212においてさらに大きく展開される。第2回路導体220は、樹脂基板部211においては後述するように微細な薄膜導体で形成され、セラミック基板部212においてはセラミック基板部212のセラミック絶縁層と同時焼成のメタライズ層で形成される。第2回路基板部200が樹脂基板部211だけでなくセラミック基板部212を備えているので、第2回路基板部200の剛性が高いものとなって撓み難いものとなる。第2回路基板部200の第2絶縁基板部210は、図3に示す例および図6に示す例においては、2層のセラミック絶縁層が積層からなるセラミック基板部(第2セラミック基板部)212の上に3層の樹脂絶縁層からなる樹脂基板部211が積層されたものである。セラミック基板部212のセラミック絶縁層の数および樹脂基板部211の樹脂絶縁層の数はこれに限られるものではない。検査する半導体素子の電極の数および密度等に応じて適宜設定することができる。
第1回路基板部100の第1絶縁基板部110は、第1面101から第2面102まですべてセラミック絶縁層が積層されてなるものである。言い換えれば第1絶縁基板部110は樹脂基板部を有さずセラミック基板部のみからなるものである。第2回路基板部200のセラミック基板部212を第2セラミック基板部とすれば、第1回路基板部100の第1絶縁基板部110は第1セラミック基板部である。第1回路基板部100において、第1回路導体120は、第1面101から第2面102にかけてその寸法、間隔等が大きく展開されている。第2回路基板部200に対して寸法の大きい第1回路基板部100の第1絶縁基板部110がセラミックスからなるので、回路基板300全体の剛性が高いものとなる。図1〜図3に示す例の回路基板300のように、第1回路基板部100と第2回路基板部200とが一体となっている場合には、第1回路基板部100と第2回路基板部200の下部とが一体となったセラミック回路基板の上に樹脂基板部211を含む樹脂回路基板が積層されたようなものである。図3に示す例および図6に示す例においては、第1回路基板部100の第1絶縁基板部110は4層のセラミック絶縁層が積層されたものである。第2面102の外部端子121が検査装置の回路に接続できる程度の大きさおよび間隔となるように第1回路導体120を展開できる層数にするなど適宜設定することができる。
第2回路基板部200の第3面201の中央部には接続パッド221が配列されている。また、第1回路基板部100の第2面102には外部端子121が設けられている。接続パッド221と外部端子121とは、これらの間に位置する第2回路導体220および第1回路導体120によって電気的に接続されている。第2回路導体220は、接続パッド221に接続され、第1回路基板部100の第1回路導体120まで第2絶縁基板部210内で展開される第2内部導体222を有している。第1回路導体120は第1面101から第2面102にかけて第1絶縁基板部110で展開され、第2面102の外部端子121に接続される第1内部導体122を有している。図1〜図3に示す例のように、第1絶縁基板部(第1セラミック基板部)110と第2絶縁基板部210のセラミック基板部(第2セラミック基板部)212とが一体である場合には、第1回路導体120(第1内部導体122)と第2回路導体220(第2内部導体222)とは直接接続されている。図4〜図8に示す例の回路基板300のように第1回路基板部100と第2回路基板部200とが別体であり導電性接合材224で接合される場合には、第2内部導体222は第2回路基板部200の第4面202に設けられた第2接合導体223に接続されている。また、第1内部導体122は第1回路基板部100の第1面101に設けられた第1接合導体123に接続されている。そして、第2接合導体223と第1接合導体123とが導電性接合材224で接合され、第1回路導体120と第2回路導体220とが電気的に接続される。第2接合導体223、第1接合導体123および導電性接合材224と、第1内部導体122および第2内部導体222とを合わせて回路基板300の内部導体ということもできる。このように、接続パッド221と外部端子121とは電気的に接続されている。
接続パッド221は、回路基板300をプローブカード700として用いる場合にプローブピン400が接続される部分である。接続パッド221は、検査対象の半導体素子の電極に対応する大きさ、数および配列である。外部端子121は、プローブカード700を検査装置の回路に接続するための電極である。第1内部導体122および第2内部導体222(以下、まとめて内部導体ともいう。)は絶縁層(セラミック絶縁層および樹脂絶縁層)を厚み方向に貫通する貫通導体と、絶縁層間において面方向に伸びる配線層とを有している。内部導体の配線層は、信号を伝送する線状の線路導体および接地導体や電源導体等の大面積のいわゆるベタ状導体を含んでいる。プローブカード700を用いた検査においては、ウエハ上の半導体素子から、半導体素子の電極に接触されたプローブピン400、回路基板300の接続パッド221、第1内部導体122および第2内部導体222を含む内部導体および外部端子121を通して検査装置の回路へと信号が伝送される。
このような回路基板300にプローブピン400を接続することでプローブカード700を作製することができる。すなわち、本開示のプローブカード700は、上記構成の回路基板300と、接続パッド221に電気的に接続されたプローブピン400とを備えている。このようなプローブカード700によれば、上記のような回路基板300を備えていることから、プローブピン400の先端の平坦性が高く確実に検査が行なえるプローブカード700となる。
図8に示す例のプローブカード700は、図7に示す例の回路基板300を用いた例であり、第1回路基板部100の電極140に容量素子310が搭載され、第1回路基板部100に導電性接合材224を介して接合された第2回路基板部200の接続パッド221にプローブピン400が接続されている。さらに、回路基板300の第1回路基板部100の外部端子121は、接続部材510を介して配線基板500の配線501と電気的に接続されている。配線基板500は、プローブカード700が半導体素子の検査装置へ固定される際に回路基板300を機械的に支持する支持部材として機能するとともに、回路基板300と検査装置との間を電気的に接続する接続基板として機能する。ウエハ上の半導体素子の検査の際には、プローブピン400、第2回路基板部200の第2回路導体
220、導電性接合材224、第1回路基板部100の第1回路導体120、接続部材510および配線基板500の配線501を介して、半導体素子の電極と検査装置の検査回路とが電気的に接続される。
この例においては、配線基板500の配線には弾性変形する接続部材510が接合されている。接続部材510はバネ性を有する金属製であり、配線基板500を配線基板300に近接させて固定部材(固定用ねじ)600で固定することで接続部材510が回路基板300の外部端子121に押し付けられて電気的な接続がなされている。回路基板300における第1回路基板部100の4つの貫通孔111を通して固定用ねじ600は配線基板500の固定穴(ねじ孔)502と結合している。接続部材510はバネ性を有しており弾性変形するので、4つの固定用ねじ600の締め付け具合を調整することで回路基板300の傾きを調整することができる。固定用ねじ600の締め付け力を大きくして協力に固定しても、回路基板300の外周部、すなわち第1回路基板部100の第2回路基板部200より外側の部分が撓みやすく、回路基板300の中央部は撓みがたい。つまり、第2回路基板部200の第3面201上の接続パッド221に接続されたプローブピン400の先端部の高さばらつきが小さく、先端部の平坦性が高いものとなる。
回路基板300の第1回路基板部100および第2回路基板部200は、図1、図2、図4、図5および図7に示す例では、正方形板状の平板であるが、八角形等の他の多角形や円形等であってもよい。第1回路基板部100および第2回路基板部200の平面視における寸法は、検査対象物である半導体素子の平面視における寸法および数に応じて適宜設定される。図1、図2、図4、図5および図7に示す例の回路基板300は、ウエハ上の4つの半導体素子に対応するものである。ウエハ上には多数の半導体素子が形成されているが、半導体素子の電極の数が多いと検査装置で処理しきれないので、1度の検査では一部の半導体素子のみを検査するプローブカード700がある。対応する半導体素子の数はこれに限られるものではないが、大きなウエハ上の多数の半導体素子のうちの一部のみを検査する、ウエハに対して大きさの小さいプローブカード700に回路基板300を適用すると、プローブピン400の先端の平坦性がより高いものとなる。第1回路基板部100および第2回路基板部200が正方形である場合には、それぞれの寸法は、例えば、第1回路基板部100が50mm角〜150mm角で厚みが1.5mm〜8mm、第2回路基板部200が第1回路基板部100より小さい30mm角〜120mm角で厚みが1.5mm〜5mmとすることができる。
第1絶縁基板部110および第2絶縁基板部210のセラミック絶縁層は、例えば酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ムライト質焼結体またはガラスセラミックス等のセラミック焼結体からなる。ムライト質焼結体およびガラスセラミックスの一部は上記の他のセラミック焼結体と比較して熱膨張係数が小さく、検査対象のウエハの基体のシリコンの熱膨張係数に近い熱膨張系を有している。そのため、回路基板300をプローブカード700として検査に用いた際に、検査時の環境の温度によってウエハ上の電極とプローブピン400との位置ずれが発生し難い。そのため、検査精度に優れたプローブカード700を提供することができる。一方で、ムライト質焼結体およびガラスセラミックスの一部は上記の他のセラミック焼結体と比較して剛性が小さい。そのため、本開示の回路基板300のような第1回路基板部100と第2回路基板部200とからなる構成が、第2回路基板部200の第3面201に設けられた接続パッド221に接続されるプローブピン400の先端の平坦性に関してより有効になる。
第1セラミック基板部110および第2セラミック基板部212は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。まず、酸化アルミニウム粉末および焼結助剤成分となる酸化ケイ素等の粉末を主成分とする原料粉末を、有機溶剤、バインダと混練してスラリーとするとともに、このスラリーをドクター
ブレード法またはリップコータ法等の成形方法でシート状に成形してセラミック絶縁層となるセラミックグリーンシート(以下、グリーンシートともいう)を作製する。次に、複数のグリーンシートを積層して積層体を作製する。その後、この積層体を約1300〜1600℃程度の温度で焼成することによって第1セラミック基板部110および第2セラミック基板部212を製作することができる。図4〜図8に示す例の回路基板300のように第1回路基板部100と第2回路基板部200とが別体であり導電性接合材224で接合される場合には、第1セラミック基板部110と第2セラミック基板部212とを別々に作製する。図1〜図3に示す例の回路基板300のように、第1回路基板部100と第2回路基板部200のセラミック基板部212とが一体になっている場合には、第1セラミック基板部110となるグリーンシートとこれより小さい、第2セラミック基板部212となるグリーンシートとを積層して積層体を作製し、同時焼成することで作製することができる。
第2セラミック基板部212における第2内部導体222、第2接合導体223、第1接合導体123、第1内部導体122、外部端子121および電極140は、例えば、タングステン、モリブデン、マンガンまたは銅等の金属材料、もしくは、これらの金属材料の合金材料を導体成分として含むものである。例えば、これらの金属材料(合金材料)をセラミックグリーンシートの焼成と同時に焼結させて、セラミック基板部の表面および内部にメタライズ導体として形成されている。例えば、焼結性を高めるためあるいはセラミックとの接合強度を高めるために、ガラスやセラミックス等の無機成分を含むものとすることもできる。
第2セラミック基板部212における第2内部導体222の配線層、第2接合導体223、第1接合導体123、第1内部導体122における配線層、外部端子121および電極140は、例えば、タングステンのメタライズ層である場合には、以下のようにして形成することができる。例えば、タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストをセラミック絶縁層となる上記グリーンシートの所定位置にスクリーン印刷法等の方法で印刷してグリーンシートとともに焼成する方法で形成することができる。また、第2セラミック基板部212における第2内部導体222および第1内部導体122の貫通導体は、上記の金属ペーストの印刷に先駆けてグリーンシートの所定の位置に貫通孔を設け、上記と同様の金属ペーストをこの貫通孔に充填しておくことで形成することができる。
外部端子121、第1接合導体123、電極140、第2接合導体223のように露出する導体層の表面には、1〜10μm程度のニッケル膜および0.1〜3μm程度の金膜を順に形成して、その表面を保護するとともに、ろう材やはんだ等の接合性を高めることができる。ニッケル膜および金膜は、電解めっきによるめっき膜あるいは薄膜で形成することができる。
第2内部導体222のうち樹脂基板部211とセラミック基板部212との間に位置する配線層は、上記のようなメタライズ導体で形成することもできるが、薄膜導体で形成することもできる。薄膜導体の配線層は、例えば以下のようにして作製することができる。例えばスパッタ法等の薄膜形成法を用いて、まず、メタライズ導体の第2内部導体222を有するセラミック基板部212の上面の全面に0.1〜3μm程度のチタンやクロム等の接合金属層を形成する。次に、この接合金属層の全面に2〜10μm程度の銅等の主導体層を形成して、導電性薄膜層を形成する。必要に応じてバリア層等を形成してもよい。そして、フォトリソグラフィーにより導電性薄膜層をパターン加工することで薄膜の配線層を形成することができる。
第2回路基板部200の樹脂基板部211は、平面視でセラミック基板部212と同形
状であり、セラミック基板部212とその上に設けられた樹脂基板部211とで一体の平板状の第2回路基板部200が構成される。
樹脂基板部211は、積層された複数の樹脂絶縁層を含んでいる。樹脂絶縁層の数および厚みは検査対象の半導体素子の電極の数等によって設定され、セラミック基板部212内の第2内部導体222に接続して展開できるように設定される。
樹脂基板部211の樹脂絶縁層は、例えば、ポリイミド樹脂,ポリアミドイミド樹脂,シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,BCB(ベンゾシクロブテン)樹脂,エポキシ樹脂,ビスマレイミドトリアジン樹脂,ポリフェニレンエーテル樹脂,ポリキノリン樹脂,フッ素樹脂等の絶縁樹脂から成るものである。
樹脂絶縁層は、成形性や熱膨張係数の調整のためにフィラーふくむものであってもよい。フィラーとしては、例えば、硫酸バリウム、チタン酸バリウム、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、窒化ケイ素、窒化アルミニウム、窒化ホウ素、アルミナ、酸化マグネシウム、水酸化マグネシウム、酸化チタン、マイカ、タルク、ノイブルグ珪土、有機ベントナイト、リン酸ジルコニウム等の無機フィラーが挙げられる。これらの1種を単独で、または2種以上を適宜組み合わせて用いることができる。
樹脂基板部211は、例えば、複数のフィルム状の樹脂絶縁層を積層して接着することで形成する方法、液状の前駆体樹脂を塗布して硬化させて樹脂絶縁層を形成し、その上に液状の前駆体液状樹脂で樹脂層を形成する工程を繰り返す方法で作製することができる。フィルム状の樹脂絶縁層を積層する方法の方がより効率的である。
樹脂基板部211の回路導体は、第2回路基板部200の第3面201である樹脂基板部211の上面に設けられた接続パッド221と樹脂基板部211の内部に設けられた第2内部導体222とを有している。この第2内部導体222は、複数の樹脂層の層間に設けられており、主に平面的に回路を形成する薄膜配線層と、上下の薄膜配線層を電気的に接続する薄膜貫通導体とを有している。樹脂基板部211の最下層の樹脂層を貫通して樹脂基板部211の下面に端面が露出する薄膜貫通導体は、セラミック基板部212の上面の配線層と電気的に接続している。これにより、樹脂基板部211に設けられた接続パッド221および第2内部導体222とセラミック基板部212に設けられた第2内部導体222および第2接合導体223)とが電気的に接続されるようになる。
樹脂基板部211の接続パッド221および第2内部導体222の形成は、例えば、以下のようにすればよい。まず、薄膜貫通導体および薄膜配線層に対応する開口を有するレジスト膜を樹脂層上に形成するとともに、エッチング加工またはレーザー加工することによって薄膜配線層に対応する凹部、および薄膜貫通導体に対応する貫通孔を形成する。薄膜配線層に対応する凹部は必ずしも必要ではないが、凹部を設けることで薄膜配線と樹脂層との接合信頼性を高めることができる。次に、蒸着法やスパッタリング法、イオンプレーティング法等の薄膜形成法により、樹脂層の凹部および貫通孔内に、例えばクロム(Cr)−銅(Cu)合金層やチタン(Ti)−銅(Cu)合金層から成る下地導体層を形成する。次に、めっき等で銅や金等の電気抵抗の小さい金属で凹部および貫通孔を埋めてレジストを剥離することで薄膜貫通導体および薄膜配線層を形成することができる。
接続パッド221の表面には、1〜10μm程度のニッケル膜および0.1〜3μm程度の金膜を順に形成して、接続パッド221の表面を保護するとともに、ろう材やはんだ等の接合性を高めることができる。ニッケル膜および金膜は、電解めっきによるめっき膜
あるいは薄膜で形成することができる。
樹脂基板部211とセラミック基板部212との積層構造にする方法は、例えば、樹脂基板部211を作製しておいてセラミック基板部212の上面に接着する方法、あるいはセラミック基板部212の上面に樹脂絶縁層を1層ずつ積層していく方法がある。樹脂絶縁層を1層ずつ積層していく方法は、上述したフィルム状の樹脂を用いる方法、液状の前駆体樹脂を用いる方法いずれでもよい。樹脂基板部211を作製しておいて複数の樹脂絶縁層層(および接続パッド221、内部導体222)を一括してセラミック基板部212の上面に接着する方法はより効率的である。
このようにして作製された回路基板300の接続パッド221にプローブピン400を取り付けることでプローブカード700となる。プローブピン400は接続パッド221に機械的に接合されるとともに電気的に接続されている。
プローブピン400は、例えば、ニッケルやタングステンなどの金属からなるものである。プローブピン400がニッケルからなる場合であれば、例えば、以下のようにして作製される。まず、シリコン基板の1面にエッチングで複数のプローブピンの雌型を形成する。雌型は回路基板300の接続パッド221の配置に対応するように配置されている。次に、シリコン基板の雌型を形成した面にめっき法を用いてニッケルから成る金属を被着させて、さらに雌型をニッケルで埋め込む。この雌型に埋め込まれたニッケル以外の、シリコン基板の上面に被着しているニッケルをエッチング法等の加工を用いて除去して、ニッケル製プローブピンが埋設されたシリコン基板を作製する。このシリコン基板に埋設されたニッケル製プローブピンを回路基板300の接続パッド221にはんだ等の導電性の接合材で接合する。そして、シリコン基板を水酸化カリウム水溶液で除去することによって、回路基板300の接続パッド221にプローブピン400が接合されたプローブカード700が得られる。
本開示の回路基板300およびプローブカード700は、上述した具体例に限られるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更することができる。
100・・・第1回路基板部
101・・・第1面
102・・・第2面
110・・・第1絶縁基板部(第1セラミック基板部)
111・・・貫通孔
120・・・第1回路導体
121・・・外部端子
122・・・第1内部導体
123・・・第1接合導体
140・・・電極
200・・・第2回路基板部
201・・・第3面
202・・・第4面
210・・・第2絶縁基板部
211・・・樹脂基板部
212・・・セラミック基板部(第2セラミック基板部)
220・・・第2回路導体
221・・・接続パッド
222・・・第2内部導体
223・・・第2接合導体
224・・・導電性接合材
300・・・回路基板
310・・・容量素子
400・・・プローブピン
500・・・配線基板
501・・・配線
502・・・固定穴(ねじ穴)
510・・・接続部材
600・・・固定部材(固定用ねじ)
700・・・プローブカード

Claims (6)

  1. 第1面および該第1面とは反対側の第2面を有し、該第2面に配列された外部端子を含む第1回路導体を備えている第1回路基板部と、
    前記第1面より小さく前記第1面の中央部から突出している第3面を有しており、該第3面に配列された接続パッドを含み、前記第1回路導体と電気的に接続されている第2回路導体を備えている第2回路基板部と、
    を備えている回路基板。
  2. 前記第2回路基板部は前記第3面とは反対側の第4面を有しており、前記第1回路基板部の前記第1面の前記第1回路導体と前記第2回路基板部の前記第4面の前記第2回路導体とが導電性接合材で接合されている請求項1に記載の回路基板。
  3. 前記第1回路基板部は、外縁領域に前記第1面から前記第2面にかけて貫通する貫通孔を有している請求項1または請求項2に記載の回路基板。
  4. 前記第1基板部は、前記第1面における前記第2基板部の外側に容量素子搭載用の電極を有している請求項1乃至請求項3のいずれかに記載の回路基板。
  5. 前記電極に容量素子が搭載されている請求項4に記載の回路基板。
  6. 請求項1乃至請求項5のいずれかに記載の回路基板と、前記接続パッドに電気的に接続されたプローブピンと、を備えているプローブカード。
JP2019082003A 2019-04-23 2019-04-23 回路基板およびプローブカード Pending JP2020181842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019082003A JP2020181842A (ja) 2019-04-23 2019-04-23 回路基板およびプローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019082003A JP2020181842A (ja) 2019-04-23 2019-04-23 回路基板およびプローブカード

Publications (1)

Publication Number Publication Date
JP2020181842A true JP2020181842A (ja) 2020-11-05

Family

ID=73024453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019082003A Pending JP2020181842A (ja) 2019-04-23 2019-04-23 回路基板およびプローブカード

Country Status (1)

Country Link
JP (1) JP2020181842A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
JP2004273938A (ja) * 2003-03-11 2004-09-30 Fujitsu Ltd 積層型半導体装置
JP2005079144A (ja) * 2003-08-28 2005-03-24 Kyocera Corp 多層配線基板およびプローブカード
JP2009002865A (ja) * 2007-06-22 2009-01-08 Advantest Corp プローブカード及び電子部品試験装置
JP2015015339A (ja) * 2013-07-04 2015-01-22 株式会社村田製作所 多層配線基板の製造方法およびこの方法により製造される多層配線基板を備えるプローブカード並びに多層配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
JP2004273938A (ja) * 2003-03-11 2004-09-30 Fujitsu Ltd 積層型半導体装置
JP2005079144A (ja) * 2003-08-28 2005-03-24 Kyocera Corp 多層配線基板およびプローブカード
JP2009002865A (ja) * 2007-06-22 2009-01-08 Advantest Corp プローブカード及び電子部品試験装置
JP2015015339A (ja) * 2013-07-04 2015-01-22 株式会社村田製作所 多層配線基板の製造方法およびこの方法により製造される多層配線基板を備えるプローブカード並びに多層配線基板

Similar Documents

Publication Publication Date Title
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
US7580240B2 (en) Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
JP2007096246A (ja) 配線基板およびそれを用いた電子装置
JP2011222928A (ja) 配線基板およびプローブカード
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP3854160B2 (ja) 多層配線基板
JP4750541B2 (ja) 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法
JP2020181842A (ja) 回路基板およびプローブカード
JP6835540B2 (ja) セラミック配線基板、プローブ基板およびプローブカード
JP4817835B2 (ja) 配線基板
JP6683533B2 (ja) 配線基板
JP6271882B2 (ja) 配線基板および電子装置
JP7189061B2 (ja) 回路基板、プローブカードおよび検査装置
JP2006185958A (ja) 電子部品収納用パッケージおよび電子装置
JP4812287B2 (ja) 多層配線基板及びその製造方法
WO2021107115A1 (ja) 回路基板、プローブカード用基板およびプローブカード
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP2020053578A (ja) 回路基板および電子部品
JP4467341B2 (ja) 多層配線基板の製造方法
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP4606181B2 (ja) 多層配線基板
JPH08125291A (ja) 配線基板及びその製造方法
US20230266363A1 (en) Circuit board and probe card
WO2021153461A1 (ja) ヒータ基板、プローブカード用基板及びプローブカード
JP2007234659A (ja) 基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230523