JP4812287B2 - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP4812287B2
JP4812287B2 JP2004337607A JP2004337607A JP4812287B2 JP 4812287 B2 JP4812287 B2 JP 4812287B2 JP 2004337607 A JP2004337607 A JP 2004337607A JP 2004337607 A JP2004337607 A JP 2004337607A JP 4812287 B2 JP4812287 B2 JP 4812287B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
conductor
hole
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004337607A
Other languages
English (en)
Other versions
JP2006147932A (ja
Inventor
匡史 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004337607A priority Critical patent/JP4812287B2/ja
Publication of JP2006147932A publication Critical patent/JP2006147932A/ja
Application granted granted Critical
Publication of JP4812287B2 publication Critical patent/JP4812287B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は多層配線基板に関し、より詳細には半導体集積回路素子(以下、単位半導体素子ともいう)を収容するための半導体素子収納用パッケージ等の電子部品収納用パッケージや、半導体集積回路等の電気的な検査をするためのプローブカード等に使用される多層配線基板に関するものである。
近年、半導体集積回路は半導体素子の高集積化および処理信号数の増加によって、半導体基板上に形成される端子数が増加するとともに端子の狭ピッチ化が進んでいる。これにより、半導体素子を収容する半導体素子収納用パッケージの接続端子や、半導体集積回路の電気的な検査を行なうプローブカードのプローブも狭ピッチ化が要求されている。
この狭ピッチ化の要求に対して、半導体素子収納用パッケージにおいては半導体素子の実装形態がワイヤボンディング接続からフリップチップ接続へ、またプローブカードは、カンチレバー方式のものからニードル状のプローブを細密に格子状に配置したものへと移り変わってきている。
また、それら半導体素子収納用パッケージやプローブカードに使われる多層配線基板の構成は、ガラス繊維から成る基材に有機樹脂を含浸硬化させた絶縁層に銅箔をパターン加工した配線導体層を形成して成るプリント配線板から、配線導体層の狭ピッチ化に優れるとともに、配線導体層を細密な格子状に配置することが可能な、基板の上面に薄膜の絶縁層と配線導体層とから成る多層配線部を基板の上面に形成したビルドアップ方式の多層配線基板へと移り変わってきている。
かかるビルドアップ方式の多層配線基板は以下のようにして作製される。まず、表面に第1の配線導体層が形成された基板上にカーテンコート法やスピンコート法等によってポリイミド樹脂の前駆体を塗布し加熱硬化させることによって多層配線部の絶縁層を形成する。そして、この絶縁層に第1の配線導体層を露出させるようにビアをレーザにより形成後、ビア内壁及び絶縁層上に第2の配線導体層を形成する。続いて、その上層に再び絶縁層を形成した後、同様にしてビアを形成し、ビア内壁及び絶縁層上に第3の配線導体層を形成することによって、積層構造のビルドアップ方式の多層配線基板を形成していた。
特開平11−163520号公報 特開平11−38044号公報
しかしながら、基板の上面にポリイミド樹脂等から成る絶縁層が多層に積層された多層配線基板では、最表層の接続用の配線導体層に導体バンプやプローブを熱圧着による拡散接合(加熱と加圧とによる接合)を行い接続すると、接続用の配線導体層の下側に位置する樹脂から成る絶縁層が熱負荷の影響により柔らかくなるため、導体バンプやプローブを熱圧着する際の圧力により接続用の配線導体層が沈み込み、配線導体層が断線するという問題点があった。また、接続用の配線導体層の沈み込みにより、導体バンプやプローブと接続用の配線導体層との熱圧着に十分な圧力が加わらず、これらの接続不良が生じるという問題点もあった。
本発明は上記のような背景技術における問題点に鑑みてなされたものであり、その目的は、多層配線基板の配線導体への実装および接続信頼性が高く、配線導体層の狭ピッチ化に対応することができる多層配線基板およびその製造方法を提供することにある。
本発明の多層配線基板は、絶縁層と配線導体層とが交互に複数層積層して積層体を形成するとともに上下に位置する前記配線導体層同士がそれらの間の前記絶縁層に形成された貫通導体を介して電気的に接続されて成る多層配線基板において、前記積層体の積層方向の内側に位置する絶縁層は、樹脂から成る第一の絶縁層であり、前記積層体の最表層の一層のみ該最表層側から透視して前記最表層の下の前記配線導体層を観察可能なガラスから成る第二の絶縁層であることを特徴とするものである。
本発明の多層配線基板の製造方法は、上記本発明の多層配線基板の製造方法において、前記第一の絶縁層に貫通孔を形成した後、該貫通孔の内側に前記貫通導体を形成するとともに前記第一の絶縁層上に前記配線導体層を形成する工程と、前記第一の絶縁層上に前記第二の絶縁層を樹脂接着剤を介して接着する工程と、前記第二の絶縁層上にドライフィルムレジストを被着した後、前記第二の絶縁層側から透視して該第二の絶縁層の下の前記配線導体層を観察して、フォトリソグラフィ法を用いて前記ドライフィルムレジストの前記第二の絶縁層の貫通穴を形成する部位と重なる位置に開口を形成し、前記第二の絶縁層の所定の部位にブラスト法を用いて前記貫通穴を形成した後、前記ドライフィルムレジストを除去する工程と、前記貫通穴の内側に露出した前記樹脂接着剤を除去する工程と、前記貫通穴の内側に前記貫通導体を形成する工程とを具備していることを特徴とするものである。
本発明の多層配線基板の製造方法において、好ましくは、前記貫通穴の内側に前記貫通導体を形成する工程は、前記貫通穴に前記貫通導体を充填した後、前記貫通導体の上面を前記第二の絶縁層の上面と面一になるように平坦化することを特徴とするものである。
本発明の多層配線基板の製造方法は、上記本発明の多層配線基板の製造方法において、前記第一の絶縁層に貫通孔を形成した後、該貫通孔の内側に前記貫通導体を形成するとともに前記第一の絶縁層上に前記配線導体層を形成する工程と、前記第一の絶縁層上に前記第二の絶縁層を樹脂接着剤を介して接着する工程と、前記第二の絶縁層の所定の部位にブラスト法を用いて貫通穴および非貫通穴を形成する工程と、前記貫通穴の内側に露出した前記樹脂接着剤を除去する工程と、前記貫通穴の内側に前記貫通導体を充填するとともに前記非貫通穴に前記配線導体層を充填する工程とを具備していることを特徴とするものである。
本発明の多層配線基板によれば、絶縁層と配線導体層とが交互に複数層積層して積層体を形成するとともに上下に位置する配線導体層同士がそれらの間の絶縁層に形成された貫通導体を介して電気的に接続されて成る多層配線基板において、積層体の積層方向の内側に位置する絶縁層は、樹脂から成る第一の絶縁層であり、積層体の最表層の一層のみ最表層側から透視して最表層の下の配線導体層を観察可能なガラスから成る第二の絶縁層であることにより、導体バンプやプローブを最表層の配線導体層に直接接続する際に、接続するのに必要な加重と熱応力を加えることができる。すなわち、導体バンプやプローブを熱圧着により接続する際に、導体バンプやプローブに対する加重と熱応力により第二の絶縁層が柔らかくなることはなく、配線導体層が第二の絶縁層に沈んで接続不良が生じるのを有効に防止できる。また、多層配線基板の表面の配線導体層にワイヤをボンディングしたり、電子部品の導体バンプやプローブを熱圧着する際、第二の絶縁層に割れが生じるのを有効に防止できる。また、フォトリソ加工する際、最表層の第二の絶縁層の下の配線導体層とのアライメントをする際に第二の絶縁層を透視して観察することができるため、位置精度に優れたものとなる。
よって、導体バンプやプローブを熱圧着により接続する際に、導体バンプやプローブと配線導体層との接続信頼性の高い多層配線基板となる。
本発明の多層配線基板の製造方法によれば、第一の絶縁層上に第二の絶縁層を樹脂接着剤を介して接着する工程と、第二の絶縁層上にドライフィルムレジストを被着した後、第二の絶縁層側から透視して第二の絶縁層の下の配線導体層を観察して、フォトリソグラフィ法を用いてドライフィルムレジストの第二の絶縁層の貫通穴を形成する部位と重なる位置に開口を形成し、第二の絶縁層の所定の部位にブラスト法を用いて貫通穴を形成した後、ドライフィルムレジストを除去する工程と、貫通穴の内側に露出した樹脂接着剤を除去する工程とを具備していることにより、第二の絶縁層の下の樹脂接着剤がブラストに対するシールド層となり第二の絶縁層の下の配線導体層にダメージを与えることなく、第二の絶縁層に良好に貫通穴を形成することができる。
本発明の多層配線基板の製造方法によれば、第二の絶縁層の貫通穴に貫通導体を充填した後、貫通導体の上面を第二の絶縁層の上面と面一になるように平坦化することにより、第二の絶縁層の貫通穴に形成した貫通導体の直上に配線導体層を良好に形成することができ、最表層の配線導体層の狭ピッチ化に対応できる。
本発明の多層配線基板の製造方法によれば、第一の絶縁層上に第二の絶縁層を樹脂接着剤を介して接着する工程と、第二の絶縁層の所定の部位にブラスト法を用いて貫通穴および非貫通穴を形成する工程と、貫通穴の内側に露出した樹脂接着剤を除去する工程と、貫通穴の内側に貫通導体を充填するとともに非貫通穴に配線導体層を充填する工程とを具備していることにより、最表面の配線導体層を狭ピッチ化しても配線導体層同士の間を第二の絶縁層で良好に絶縁できるとともに、配線導体層と第二の絶縁層との密着面積が増えることで、配線導体層の密着強度を上げることができ、導体バンプやプローブとの接続信頼性を向上することができる。
以下、図面に基づいて本発明の多層配線基板を詳細に説明する。
図1は本発明の多層配線基板の実施の形態の一例を示す断面図である。これらの図において、1は基板、2は樹脂から成る第一の絶縁層、3は配線導体層、4は第一の絶縁層2の一部としての絶縁フィルム層、5は第一の絶縁層2の一部としての樹脂接着剤、6は貫通導体、7は第一の絶縁層2の貫通孔、8はセラミックスおよびガラスの少なくとも一方から成る第二の絶縁層、9は第二の絶縁層8の貫通穴、10は第二の絶縁層8を接着する樹脂接着剤5の貫通穴である。
基板1は、その上面に複数の絶縁フィルム層4を間に樹脂接着剤5を介して積層した第一の絶縁層2と配線導体層3とを多層に積層した多層配線部が配設されており、この多層配線部を支持する支持部材として機能する。
基板1は、酸化アルミニウム質焼結体,ムライト質焼結体等の酸化物系セラミックス、あるいは表面に酸化物膜を有する窒化アルミニウム質焼結体,炭化珪素質焼結体等の非酸化物系セラミックス、さらにはガラス繊維から成る基材にエポキシ樹脂を含浸させたガラスエポキシ樹脂やガラス繊維から成る基材にビスマレイミドトリアジン樹脂を含浸させたもの等の電気絶縁材料で形成されている。
また、基板1には、その上面に第一の絶縁層2と配線導体層3とを多層に積層した多層配線部が配設されている。第一の絶縁層2は上下に位置する配線導体層3を電気的に絶縁し、配線導体層3は電気信号を伝達するための伝達路として機能する。
多層配線部の第一の絶縁層2は、例えば、絶縁フィルム層4と樹脂接着剤5とから構成されており、絶縁フィルム層4はポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,フッ素樹脂等の樹脂から成る。また、樹脂接着剤5はシロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂等から成る。
第一の絶縁層2は、例えば、まず12.5〜50μm程度の絶縁フィルム層4に樹脂接着剤5をドクターブレード法等を用いて乾燥厚みで5〜20μm程度に塗布し乾燥させたものを準備し、この絶縁フィルム層4を基板1や下層の第一の絶縁層2の上面の間に樹脂接着剤5が配されるように積み重ね、これを加熱プレス装置を用いて加熱加圧し接着することによって形成される。
これらに使われる絶縁フィルム層4と樹脂接着剤5との組み合わせとしては、例えば、絶縁フィルム層4をポリイミド樹脂とし、樹脂接着剤5をシロキサン変性ポリアミドイミド樹脂とする組み合わせがある。この組み合わせによれば、シロキサン変性ポリアミドイミド樹脂とポリイミド樹脂との接着性も良好であり、かつ耐熱性が高いものであるため、これらにより形成した多層配線基板をプリント基板等に実装する際の耐半田耐熱性等が良好なものとなる。
また、非常に耐熱性が高い組み合わせとしては、絶縁フィルム層4をポリイミド樹脂とし、樹脂接着剤5を絶縁フィルム層4よりも融点が低い熱可塑性のポリイミド樹脂としておくのがよい。この組み合わせの場合には、耐熱性がより高いものになるとともに、絶縁フィルム層4と樹脂接着剤5の線膨張係数差を小さくできるための線膨張係数の差による応力を低くすることができ、これにより、配線導体層3と貫通導体6との界面における剥離を生じさせようとする応力を小さくすることができる。また、多層配線基板の全体の反りを低減することができることにより、その表面に実装される半導体集積回路素子の端子の狭ピッチ化にもよりよく対応することができるような多層配線基板にすることができる。
さらに、各第一の絶縁層2には表面に配線導体層3が配設されるとともに、第一の絶縁層2を挟んで上下に位置する配線導体層3同士を電気的に接続するため、その第一の絶縁層2に設けた貫通孔7に貫通導体6が埋設されている。これら配線導体層3および貫通導体6は、銅,金,アルミニウム,ニッケル,クロム,モリブデン,チタンおよびそれらの合金等の金属材料をスパッタリング法,蒸着法,めっき法等の薄膜形成技術を採用することによって形成することができる。
貫通導体6は配線導体層3と別々に形成してもよいが、これらは同時に形成した方が、工程数を少なくできる点で好ましいものとなるとともに、両者の電気的な接続信頼性の点でも良好なものとなる。また、配線導体層3と貫通導体6とを一体的に形成する場合には、それぞれを所望の厚みに調整してめっき膜で形成することができるように、主として電解めっき法を用いて形成しておくのがよい。
最表層に用いられる第二の絶縁層8は、ガスより構成されている
なお、最表層に用いられる第二の絶縁層8は多層配線基板の少なくとも一方の主面に形成されていればよい。すなわち、樹脂製のプリント板などを基1として用いてもよい。
二の絶縁層8としてガラスを用いており、ホウケイ酸ガラス,ホウケイ酸系無アルカリガラス,ソーダガラス等のヤング率が50〜100GPaの材料が好ましい。これにより、
多層配線基板の表面の配線導体層3にワイヤをボンディングしたり、電子部品の導体バンプやプローブを熱圧着する際、第二の絶縁層8に割れが生じるのを有効に防止できる。また、ォトリソ加工する際、最表層の第二の絶縁層8の下の配線導体層3とのアライメントをする際に第二の絶縁層8を透視して観察することができるため、位置精度に優れたものとなる。
のガスから成る第二の絶縁層8は、第一の絶縁層2と同様に下層の第一の絶縁層2の上面との間に樹脂接着剤5が配されるように積み重ね、これを加熱プレス装置を用いて加熱加圧し接着することによって形成される。
なお、第二の絶縁層8の表面に形成される配線導体層3の主導体層には、電気的な特性や接続信頼性の観点から、主導体層が銅層から成るものとすることがよく、また、その場合には接続信頼性および耐環境信頼性の観点から主導体層の上にニッケル層や金層を形成するとよい。
ここで、以上のような多層配線基板の製造方法の一例を図2,3により説明する。
図2(A)は、例えば、酸化アルミニウム質焼結体で形成されている場合には、アルミナ,シリカ,カルシア,マグネシア等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施し、約1600℃で焼成することにより基板1が製作される。
次いで、図2(B)に示すように、基板1上に銅,金,アルミニウム,ニッケル,クロム,モリブデン,チタンおよびそれらの合金等の金属材料をスパッタリング法,蒸着法,めっき法等の薄膜形成技術を採用することによって形成し、フォトリソグラフィ法を用いて配線導体層3となる部分以外を覆うようにレジストパターンを形成した後、配線導体層3以外の部分を、ケミカルエッチング法やドライエッチング法等により除去し、レジストパターンを除去することにより配線導体層3が形成される。
次に、図2(C)に示すように、12.5〜50μm程度の絶縁フィルム層4に樹脂接着剤5をドクターブレード法等を用いて乾燥厚みで5〜20μm程度に塗布し乾燥させたものを準備し、この絶縁フィルム層4を基板1の上面との間に樹脂接着剤5が配されるように積み重ね、これを加熱プレス装置を用いて加熱加圧し接着することによって第一の絶縁層2が形成される。
次に、図2(D)に示すように、貫通導体6用の貫通孔7をレーザを用いて所定位置の第一の絶縁層2を除去して、下層の基板1上の配線導体層3を露出させることにより形成する。特に、貫通孔7の開口の径が小さな場合は、貫通孔7の内壁面の角度をコントロールすることが容易で貫通孔7の内壁面が滑らかに加工される紫外線レーザ等で形成することが望ましい。
次に、図2(E)に示すように、第一の絶縁層2の上面の全面に、クロム,モリブデン,チタン等から成る拡散防止層(バリア層)とその上に被着された主に銅から成る銅層とで構成された下地導体層を無電解めっき法やスパッタリング法等によって形成する。そして、フォトリソグラフィ法を用いて配線導体層3となる部分以外を覆うようにレジストパターンを形成した後、配線導体層3および貫通導体6の主導体層の部分を、電解銅めっきにて形成する。その後、レジストパターンを除去し、レジストパターンにより覆われていた余分な下地導体層をケミカルエッチング法やドライエッチング法等にて除去することにより配線導体層3が形成される。
次に、図2(F)に示すように、これ以降の内配線導体層3は図2(D),(E)を繰り返すことにより形成される。
次に、図3(G)に示すように、第二の絶縁層8は下層の第一の絶縁層2の上面との間に樹脂接着剤5が配されるように積み重ね、これを加熱プレス装置を用いて加熱加圧し接着することによって形成される。
次に、図3の(H)に示すように、第二の絶縁層8にドライフィルムレジストを被着し、フォトリソグラフィ法を用いて貫通穴9を形成する部分に開口を形成する。そして、ブラスト法を用いて第二の絶縁層8に貫通穴9を形成した後、ドライフィルムレジストを除去する。
このとき、ガスから成る第二の絶縁層8はブラストによって穿設加工されるが、樹脂接着剤5はブラストによって加工され難い。よって、ブラストによって第一の絶縁層2上の配線導体層3の表面を傷つけるなどのダメージを与えることはない。
なお、本発明のブラスト加工とは、セラミックスや樹脂、金属等の粒子や液体を高速で吹き付けることによって第二の絶縁層8を穿設する工程であり、粒子のみまたは液体のみを吹き付けてもよく、粒子と液体とを混合して吹き付けてもよい。
次に、図3の(I)に示すように、第二の絶縁層8の貫通穴9の底部に残った樹脂接着剤5をRIE(リアクティブイオンエッチング)等のドライエッチングにより除去することで、下層の配線導体層3まで貫通した貫通穴10が形成される。これにより最表層の第二の絶縁層8の下層の配線導体層3にダメージを与えることなく貫通穴9、10を形成される。
次に図3(J)に示すように、貫通穴9、10の内部や第二の絶縁層8の上面に、貫通導体6および配線導体層3を上記の無電解めっき法やスパッタリング法等により下地導体層を形成後、フォトリソグラフィ法によりレジストパターンを形成し、電解銅めっきを施す。そして、レジストパターンを除去し、レジストパターンにより覆われていた余分な下地導体層をケミカルエッチング法やドライエッチング法等にて除去することにより最表層の配線導体層3が形成され、図1に示した多層配線基板を得ることができる。
なお、第二の絶縁層8の表面には、ワイヤやボンディングにより電子部品を電気的に接続したり、プローブを接続したりするための電極パッドが形成されている。この電極パッドは、第二の絶縁層8の表面に形成した配線導体層3の一部からなるものでもよく、第二の絶縁層8に形成された貫通導体6の上面からなるものでもよい。
また、図4は、図1に示す多層配線基板の実施の形態の他の例の断面図である。この多層配線基板の製造方法については、図2(A)〜図3(J)まで同様の方法により形成し、貫通穴9、10の内部や第二の絶縁層8の上面に、上記の無電解めっき法やスパッタリング法等により下地導体層を形成後、電解銅めっきを貫通穴9、10が埋まるまで施し、第二の絶縁層8上に形成された導体層をその上面が第二の絶縁層8の上面と面一になるまで研
磨することにより貫通導体6が形成される。そして、最表層の配線導体層3については、上記の無電解めっき法やスパッタリング法等により導体層形成後、フォトリソグラフィ法によりレジストパターンを形成し、レジストパターンにより覆われていない余分な導体層をケミカルエッチング法やドライエッチング法等にて除去し、レジストパターンを除去することにより最表層の配線導体層3を形成することができる。これにより、貫通穴9,10
直上に配線導体層3を形成することができ、最表層の配線導体層3の狭ピッチ化に対応できる。
図5は、図1に示す多層配線基板の実施の形態の他の例の断面図である。この多層配線基板の製造方法については、まず、図2(A)〜図3(G)まで同様の方法により形成する。そして、第二の絶縁層8にドライフィルムレジストを被着し、フォトリソグラフィ法を用いて貫通穴9および配線導体層3を形成する部分に開口を形成する。そして、ブラスト法の条件(例えば吹き付け速度)を調整して第二の絶縁層8に貫通導体6用の貫通穴9および配線導体層3用の非貫通穴(ブラインドホール)を形成した後、ドライフィルムレジストを除去する。
その後、図3(I)と同様に、第二の絶縁層8の貫通穴9の底部に残った樹脂接着剤5をRIE(リアクティブイオンエッチング)等のドライエッチングにより除去することで、下層の配線導体層3まで貫通した貫通穴10が形成される。そして、貫通穴9,10の内部、および配線導体層3の形状を有する非貫通穴の内部に、上記の無電解めっき法やスパッタリング法等により下地導体層を形成後、電解銅めっきを貫通穴9,10および非貫通穴が埋まるまで施し、配線導体層3の上面を第二の絶縁層8の上面と面一になるまで研磨することにより、第二の絶縁層8に埋め込まれた配線導体層3が形成される。これにより、最表層の第二の絶縁層8内に配線導体層3が埋め込まれ、最表面の配線導体層3の狭ピッチ化に対応できるとともに、配線導体層3と第二の絶縁層8との接続面積が増えることで、配線導体層3の接続強度を上げることができ、導体バンプやプローブとの接続信頼性を向上することができる。
かくして、本発明の多層配線基板によれば、最上層の第二の絶縁層8の表面に露出した貫通導体6の上面に、または、貫通導体6の上面に形成された配線導体層3に半導体集積回路の導体バンプを実装するとともに、多層配線基板を外部電気回路に電気的に接続することによって半導体装置となる。
あるいは、本発明の多層配線基板によれば、最上層の第二の絶縁層8の表面から突出している貫通導体6の上端部に、または、突出した貫通導体6の上端部に接続された配線導体層3にプローブを接続し、固定するともに多層配線基板を外部電気回路に電気的および機械的に接続することによって、半導体集積回路等の電気的な検査をするためのプローブカードとなる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の例においては、第一の絶縁層2は絶縁フィルム層4と樹脂接着剤5との2層構造のものを多層に積層したが、例えば絶縁フィルム層4を中心に上下に樹脂接着剤5を形成したものを多層に積層したものを用いてもよい。
本発明の多層配線基板の実施の形態の一例を示す断面図である。 図1の多層配線基板の製造方法を示す、工程ごとの断面図である。 図1の多層配線基板の製造方法を示す、工程ごとの断面図である。 本発明の多層配線基板の実施の形態の他の例を示す断面図である。 本発明の多層配線基板の実施の形態の他の例を示す断面図である。
符号の説明
2・・・・第の絶縁層
3・・・・配線導体層
6・・・・貫通導体
7・・・・貫通孔
8・・・・第の絶縁層
9・・・・貫通穴

Claims (4)

  1. 絶縁層と配線導体層とが交互に複数層積層して積層体を形成するとともに上下に位置する前記配線導体層同士がそれらの間の前記絶縁層に形成された貫通導体を介して電気的に接続されて成る多層配線基板において、前記積層体の積層方向の内側に位置する絶縁層は、樹脂から成る第一の絶縁層であり、前記積層体の最表層の一層のみ該最表層側から透視して前記最表層の下の前記配線導体層を観察可能なガラスから成る第二の絶縁層であることを特徴とする多層配線基板。
  2. 請求項1記載の多層配線基板の製造方法において、前記第一の絶縁層に貫通孔を形成した後、該貫通孔の内側に前記貫通導体を形成するとともに前記第一の絶縁層上に前記配線導体層を形成する工程と、前記第一の絶縁層上に前記第二の絶縁層を樹脂接着剤を介して接着する工程と、前記第二の絶縁層上にドライフィルムレジストを被着した後、前記第二の絶縁層側から透視して該第二の絶縁層の下の前記配線導体層を観察して、フォトリソグラフィ法を用いて前記ドライフィルムレジストの前記第二の絶縁層の貫通穴を形成する部位と重なる位置に開口を形成し、前記第二の絶縁層の所定の部位にブラスト法を用いて前記貫通穴を形成した後、前記ドライフィルムレジストを除去する工程と、前記貫通穴の内側に露出した前記樹脂接着剤を除去する工程と、前記貫通穴の内側に前記貫通導体を形成する工程とを具備していることを特徴とする多層配線基板の製造方法。
  3. 前記貫通穴の内側に前記貫通導体を形成する工程は、前記貫通穴に前記貫通導体を充填した後、前記貫通導体の上面を前記第二の絶縁層の上面と面一になるように平坦化することを特徴とする請求項2記載の多層配線基板の製造方法。
  4. 請求項1記載の多層配線基板の製造方法において、前記第一の絶縁層に貫通孔を形成した後、該貫通孔の内側に前記貫通導体を形成するとともに前記第一の絶縁層上に前記配線導体層を形成する工程と、前記第一の絶縁層上に前記第二の絶縁層を樹脂接着剤を介して接着する工程と、前記第二の絶縁層の所定の部位にブラスト法を用いて貫通穴および非貫通穴を形成する工程と、前記貫通穴の内側に露出した前記樹脂接着剤を除去する工程と、前記貫通穴の内側に前記貫通導体を充填するとともに前記非貫通穴に前記配線導体層を充填する工程とを具備していることを特徴とする多層配線基板の製造方法。
JP2004337607A 2004-11-22 2004-11-22 多層配線基板及びその製造方法 Expired - Fee Related JP4812287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004337607A JP4812287B2 (ja) 2004-11-22 2004-11-22 多層配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004337607A JP4812287B2 (ja) 2004-11-22 2004-11-22 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006147932A JP2006147932A (ja) 2006-06-08
JP4812287B2 true JP4812287B2 (ja) 2011-11-09

Family

ID=36627249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004337607A Expired - Fee Related JP4812287B2 (ja) 2004-11-22 2004-11-22 多層配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4812287B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146408A (ja) * 2008-03-28 2011-07-28 Nec Corp 配線基板、半導体パッケージおよび配線基板の製造方法
JP2010062372A (ja) * 2008-09-04 2010-03-18 Fcm Kk 多層積層回路基板の製造方法
JP5820673B2 (ja) 2011-09-15 2015-11-24 新光電気工業株式会社 半導体装置及びその製造方法
JP6326948B2 (ja) * 2014-05-09 2018-05-23 日立化成株式会社 積層体、積層板、及び多層プリント配線板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307797A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd 多層配線基板およびその製造方法
JP2803752B2 (ja) * 1989-09-01 1998-09-24 イビデン株式会社 多層電子回路基板
JP3728059B2 (ja) * 1997-05-27 2005-12-21 京セラ株式会社 多層配線基板
JP2003101232A (ja) * 2001-09-25 2003-04-04 Daiwa Kogyo:Kk 導電接続構造及びその形成方法
JP4892171B2 (ja) * 2002-06-13 2012-03-07 日立化成工業株式会社 多層配線板の製造方法および多層配線板

Also Published As

Publication number Publication date
JP2006147932A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
KR101258713B1 (ko) 배선기판의 제조방법
JP2005327780A (ja) 配線基板及びそれを用いた半導体パッケージ
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP3854160B2 (ja) 多層配線基板
JP4812287B2 (ja) 多層配線基板及びその製造方法
JP4299601B2 (ja) 多層配線基板
JP2010003871A (ja) 配線基板およびプローブカードならびに電子装置
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP4578254B2 (ja) 多層配線基板
JP4817835B2 (ja) 配線基板
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP4480431B2 (ja) 多層配線基板
JP2005268259A (ja) 多層配線基板
JP2006012921A (ja) 多層配線基板
JP4467341B2 (ja) 多層配線基板の製造方法
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP4606181B2 (ja) 多層配線基板
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
JP4295523B2 (ja) 多層配線基板
JP2005101377A (ja) 多層配線基板
JP2006120999A (ja) 多層配線基板
JP4429281B2 (ja) 半導体搭載用配線基板の製造方法
JP3872329B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees