JP4812287B2 - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP4812287B2 JP4812287B2 JP2004337607A JP2004337607A JP4812287B2 JP 4812287 B2 JP4812287 B2 JP 4812287B2 JP 2004337607 A JP2004337607 A JP 2004337607A JP 2004337607 A JP2004337607 A JP 2004337607A JP 4812287 B2 JP4812287 B2 JP 4812287B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- conductor
- hole
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
多層配線基板の表面の配線導体層3にワイヤをボンディングしたり、電子部品の導体バンプやプローブを熱圧着する際、第二の絶縁層8に割れが生じるのを有効に防止できる。また、フォトリソ加工する際、最表層の第二の絶縁層8の下の配線導体層3とのアライメントをする際に第二の絶縁層8を透視して観察することができるため、位置精度に優れたものとなる。
磨することにより貫通導体6が形成される。そして、最表層の配線導体層3については、上記の無電解めっき法やスパッタリング法等により導体層形成後、フォトリソグラフィ法によりレジストパターンを形成し、レジストパターンにより覆われていない余分な導体層をケミカルエッチング法やドライエッチング法等にて除去し、レジストパターンを除去することにより最表層の配線導体層3を形成することができる。これにより、貫通穴9,10
直上に配線導体層3を形成することができ、最表層の配線導体層3の狭ピッチ化に対応できる。
3・・・・配線導体層
6・・・・貫通導体
7・・・・貫通孔
8・・・・第二の絶縁層
9・・・・貫通穴
Claims (4)
- 絶縁層と配線導体層とが交互に複数層積層して積層体を形成するとともに上下に位置する前記配線導体層同士がそれらの間の前記絶縁層に形成された貫通導体を介して電気的に接続されて成る多層配線基板において、前記積層体の積層方向の内側に位置する絶縁層は、樹脂から成る第一の絶縁層であり、前記積層体の最表層の一層のみが該最表層側から透視して前記最表層の下の前記配線導体層を観察可能なガラスから成る第二の絶縁層であることを特徴とする多層配線基板。
- 請求項1記載の多層配線基板の製造方法において、前記第一の絶縁層に貫通孔を形成した後、該貫通孔の内側に前記貫通導体を形成するとともに前記第一の絶縁層上に前記配線導体層を形成する工程と、前記第一の絶縁層上に前記第二の絶縁層を樹脂接着剤を介して接着する工程と、前記第二の絶縁層上にドライフィルムレジストを被着した後、前記第二の絶縁層側から透視して該第二の絶縁層の下の前記配線導体層を観察して、フォトリソグラフィ法を用いて前記ドライフィルムレジストの前記第二の絶縁層の貫通穴を形成する部位と重なる位置に開口を形成し、前記第二の絶縁層の所定の部位にブラスト法を用いて前記貫通穴を形成した後、前記ドライフィルムレジストを除去する工程と、前記貫通穴の内側に露出した前記樹脂接着剤を除去する工程と、前記貫通穴の内側に前記貫通導体を形成する工程とを具備していることを特徴とする多層配線基板の製造方法。
- 前記貫通穴の内側に前記貫通導体を形成する工程は、前記貫通穴に前記貫通導体を充填した後、前記貫通導体の上面を前記第二の絶縁層の上面と面一になるように平坦化することを特徴とする請求項2記載の多層配線基板の製造方法。
- 請求項1記載の多層配線基板の製造方法において、前記第一の絶縁層に貫通孔を形成した後、該貫通孔の内側に前記貫通導体を形成するとともに前記第一の絶縁層上に前記配線導体層を形成する工程と、前記第一の絶縁層上に前記第二の絶縁層を樹脂接着剤を介して接着する工程と、前記第二の絶縁層の所定の部位にブラスト法を用いて貫通穴および非貫通穴を形成する工程と、前記貫通穴の内側に露出した前記樹脂接着剤を除去する工程と、前記貫通穴の内側に前記貫通導体を充填するとともに前記非貫通穴に前記配線導体層を充填する工程とを具備していることを特徴とする多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004337607A JP4812287B2 (ja) | 2004-11-22 | 2004-11-22 | 多層配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004337607A JP4812287B2 (ja) | 2004-11-22 | 2004-11-22 | 多層配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006147932A JP2006147932A (ja) | 2006-06-08 |
JP4812287B2 true JP4812287B2 (ja) | 2011-11-09 |
Family
ID=36627249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004337607A Expired - Fee Related JP4812287B2 (ja) | 2004-11-22 | 2004-11-22 | 多層配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4812287B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011146408A (ja) * | 2008-03-28 | 2011-07-28 | Nec Corp | 配線基板、半導体パッケージおよび配線基板の製造方法 |
JP2010062372A (ja) * | 2008-09-04 | 2010-03-18 | Fcm Kk | 多層積層回路基板の製造方法 |
JP5820673B2 (ja) | 2011-09-15 | 2015-11-24 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP6326948B2 (ja) * | 2014-05-09 | 2018-05-23 | 日立化成株式会社 | 積層体、積層板、及び多層プリント配線板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63307797A (ja) * | 1987-06-10 | 1988-12-15 | Hitachi Ltd | 多層配線基板およびその製造方法 |
JP2803752B2 (ja) * | 1989-09-01 | 1998-09-24 | イビデン株式会社 | 多層電子回路基板 |
JP3728059B2 (ja) * | 1997-05-27 | 2005-12-21 | 京セラ株式会社 | 多層配線基板 |
JP2003101232A (ja) * | 2001-09-25 | 2003-04-04 | Daiwa Kogyo:Kk | 導電接続構造及びその形成方法 |
JP4892171B2 (ja) * | 2002-06-13 | 2012-03-07 | 日立化成工業株式会社 | 多層配線板の製造方法および多層配線板 |
-
2004
- 2004-11-22 JP JP2004337607A patent/JP4812287B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006147932A (ja) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3961537B2 (ja) | 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法 | |
KR101258713B1 (ko) | 배선기판의 제조방법 | |
JP2005327780A (ja) | 配線基板及びそれを用いた半導体パッケージ | |
US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
JP3854160B2 (ja) | 多層配線基板 | |
JP4812287B2 (ja) | 多層配線基板及びその製造方法 | |
JP4299601B2 (ja) | 多層配線基板 | |
JP2010003871A (ja) | 配線基板およびプローブカードならびに電子装置 | |
JP2007096337A (ja) | 半導体搭載用配線基板、半導体パッケージ、及びその製造方法 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
JP4578254B2 (ja) | 多層配線基板 | |
JP4817835B2 (ja) | 配線基板 | |
JP5996971B2 (ja) | 多層配線基板およびそれを用いたプローブカード | |
JP4480431B2 (ja) | 多層配線基板 | |
JP2005268259A (ja) | 多層配線基板 | |
JP2006012921A (ja) | 多層配線基板 | |
JP4467341B2 (ja) | 多層配線基板の製造方法 | |
JP4841234B2 (ja) | ビアアレイキャパシタ内蔵配線基板の製造方法 | |
JP4606181B2 (ja) | 多層配線基板 | |
JP4295523B2 (ja) | 多層配線基板 | |
JP4429280B2 (ja) | 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法 | |
JP2005101377A (ja) | 多層配線基板 | |
JP2006120999A (ja) | 多層配線基板 | |
JP4429281B2 (ja) | 半導体搭載用配線基板の製造方法 | |
JP3872329B2 (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110823 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |