JP4480431B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP4480431B2
JP4480431B2 JP2004078491A JP2004078491A JP4480431B2 JP 4480431 B2 JP4480431 B2 JP 4480431B2 JP 2004078491 A JP2004078491 A JP 2004078491A JP 2004078491 A JP2004078491 A JP 2004078491A JP 4480431 B2 JP4480431 B2 JP 4480431B2
Authority
JP
Japan
Prior art keywords
layer
conductor
insulating layer
wiring board
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004078491A
Other languages
English (en)
Other versions
JP2005268517A (ja
Inventor
匡史 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004078491A priority Critical patent/JP4480431B2/ja
Publication of JP2005268517A publication Critical patent/JP2005268517A/ja
Application granted granted Critical
Publication of JP4480431B2 publication Critical patent/JP4480431B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は多層配線基板に関し、より詳細には半導体集積回路素子を収容するための半導体素子収納用パッケージ等の電子部品収納用パッケージや、半導体集積回路等の電気的な検査をするためのプローブカード等に使用される多層配線基板に関するものである。
近年、半導体集積回路は半導体素子の高集積化および処理信号数の増加によって、半導体基板上に形成される端子数が増加するとともに端子の狭ピッチ化が進んでいる。これにより、半導体集積回路素子を収容する半導体素子収納用パッケージの接続端子や、半導体集積回路の電気的な検査を行なうプローブカードのプローブも狭ピッチ化が要求されている。
この狭ピッチ化の要求に対して、半導体素子収納用パッケージにおいては半導体素子の実装形態がワイヤボンディング接続からフリップチップ接続へ、またプローブカードは、カンチレバー方式のものからニードル状のプローブを細密に格子状に配置したものへと移り変わってきている。
また、それら半導体素子収納用パッケージやプローブカードに使われる多層配線基板の構成は、ガラス繊維から成る基材に有機樹脂を含浸硬化させた絶縁層に銅箔をパターン加工した配線導体層を形成して成るプリント配線板から、配線導体層の狭ピッチ化に優れるとともに、配線導体層を細密な格子状に配置することが可能な、基板の上面に薄膜の絶縁層と配線導体層とから成る多層配線部を形成したビルドアップ方式の多層配線基板へと移り変わってきている。
かかるビルドアップ方式の多層配線基板は、基板の上面に、ポリイミド樹脂等から成り、カーテンコート法やスピンコート法等によって樹脂の前駆体を塗布し加熱硬化させることによって形成される絶縁層と、銅やアルミニウム等の金属から成り、めっき法や気相成膜法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成される配線導体層とを交互に多層に積層させた構造となっている。
また、これらのビルドアップ方式の多層配線基板においては、配線導体層の更なる狭ピッチ化がもとめられており、それに対応するために配線導体層の更なる細線化や貫通導体の狭ピッチ化が進み、貫通導体については下層の貫通導体の直上に次層の貫通導体を形成するスタック構造の貫通導体が採用されるようになってきている。
特開平11−163520号公報 特開平11−38044号公報
しかしながら、スタック構造の貫通導体は貫通導体を2段以上に積み重ねた構造になるため熱負荷等の影響により配線導体層および貫通導体と絶縁層との線膨張係数の差により最表面の配線導体層および貫通導体の周囲に応力が集中し、配線導体層と貫通導体の界面の剥離などの電気的な導通不良の問題点が発生することがあった。
本発明は上記のような背景技術における問題点に鑑みてなされたものであり、その目的は、多層配線基板の貫通導体の耐環境接続信頼性が高く、配線導体層の狭ピッチ化に対応することができる多層配線基板を提供することにある。
本発明の多層配線基板は、樹脂から成る絶縁層と配線導体層とが交互に複数層積層されるとともに上下に位置する前記配線導体層同士がそれらの間の前記絶縁層に形成された貫通導体を介して電気的に接続されて成る多層配線基板において、前記貫通導体は、最上層の前記絶縁層に形成された前記貫通導体にその下層側の前記貫通導体が上下方向に連続するように積み重ねられているとともに、最上層の前記絶縁層に形成された前記貫通導体の上端部が前記絶縁層から突出しており、最表層の前記配線導体層の前記貫通導体の上端部との接続部の周囲における下面が前記絶縁層の表面から離れていることを特徴とするものである。
本発明の多層配線基板によれば、貫通導体は、最上層の絶縁層に形成された貫通導体にその下層側の貫通導体が上下方向に連続するように積み重ねられているとともに、最上層の絶縁層に形成された貫通導体の上端部が絶縁層から突出しており、最表層の配線導体層の貫通導体の上端部との接続部の周囲における下面が絶縁層の表面から離れていることから、熱負荷等の影響下において、絶縁層が厚み方向に伸縮したときに配線導体層および貫通導体と絶縁層との線膨張係数の差により、最上層の絶縁層に形成された貫通導体とその上端部に接続された配線導体層との接続部を引き離そうとする応力が生じるのを有効に防止できる。すなわち、最上層の絶縁層に形成された貫通導体の上端部、および最表層の配線導体層の貫通導体の上端部との接続部の周囲における下面は絶縁層とは接触しておらず、絶縁層が厚み方向に大きく伸縮しても貫通導体の上端部にその伸縮による影響が伝わるのを有効に防止できる。
よって、貫通導体が上下方向に連続するように積み重ねられているスタック構造にしても最表層の配線導体層に非常に大きな応力が加わることはなく、多層配線基板の貫通導体の耐環境接続信頼性が高く、配線導体層の狭ピッチ化に対応することができる多層配線基板となる。
以下、図面に基づいて本発明の多層配線基板を詳細に説明する。
図1は本発明の多層配線基板の実施の形態の一例を示す断面図であり、図2は図1に示す多層配線基板における最表面の配線導体層の周辺の状態を示す要部拡大断面図である。これらの図において、1は基板、2は絶縁層、3は配線導体層、4は絶縁層2の一部としての絶縁フィルム層、5は絶縁層2の一部としての絶縁性接着剤層、6は貫通導体、7は貫通孔である。
基板1は、その上面に複数の絶縁フィルム層4を間に絶縁性接着剤層5を介して積層した絶縁層2と配線導体層3とを多層に積層した多層配線部が配設されており、この多層配線部を支持する支持部材として機能する。
基板1は、酸化アルミニウム質焼結体,ムライト質焼結体等の酸化物系セラミックス、あるいは表面に酸化物膜を有する窒化アルミニウム質焼結体,炭化珪素質焼結体等の非酸化物系セラミックス、さらにはガラス繊維から成る基材にエポキシ樹脂を含浸させたガラスエポキシ樹脂やガラス繊維から成る基材にビスマレイミドトリアジン樹脂を含浸させたもの等の電気絶縁材料で形成されている。
基体1が、例えば、酸化アルミニウム質焼結体で形成されている場合には、アルミナ,シリカ,カルシア,マグネシア等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに高温(約1600℃)で焼成することによって製作される。あるいは、アルミナ等の原料粉末に適当な有機溶剤,溶媒を添加混合して原料粉末を調製するとともにこの原料粉末をプレス成形機によって所定形状に成形し、最後にこの成形体を高温(約1600℃)で焼成することによって製作される。また、ガラスエポキシ樹脂から成る場合は、例えばガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって製作される。
また、基板1には、その上面に複数の絶縁層2と配線導体層3とを多層に積層した多層配線部が配設されている。絶縁層2は上下に位置する配線導体層3を電気的に絶縁し、配線導体層3は電気信号を伝達するための伝達路として機能する。
多層配線部の絶縁層2は、例えば、絶縁フィルム層4と絶縁性接着剤層5とから構成されており、絶縁フィルム層4はポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,フッ素樹脂等から成る。また、絶縁性接着剤層5はシロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂等から成る。
絶縁層2は、例えば、まず12.5〜50μm程度の絶縁フィルムに絶縁性接着剤をドクターブレード法等を用いて乾燥厚みで5〜20μm程度に塗布し乾燥させたものを準備し、この絶縁フィルム層4を基板1や下層の絶縁層2の上面の間に絶縁性接着剤層5が配されるように積み重ね、これを加熱プレス装置を用いて加熱加圧し接着することによって形成される。
これらに使われる絶縁フィルム層4と絶縁性接着剤層5との組み合わせとしては、例えば、絶縁フィルム層4をポリイミド樹脂とし、絶縁性接着剤層5をシロキサン変性ポリアミドイミド樹脂とする組み合わせがある。この組み合わせによれば、シロキサン変性ポリアミドイミド樹脂とポリイミド樹脂との接着性も良好であり、かつ耐熱性が高いものであるため、これらにより形成した多層配線基板をプリント基板等に実装する際の耐半田耐熱性等が良好なものとなる。
また、最も耐熱性が高い組み合わせとしては、絶縁フィルム層4をポリイミド樹脂とし、絶縁性接着剤層5を熱可塑性のポリイミド樹脂としておくのがよい。この組み合わせの場合には、耐熱性が高いものになるとともに、絶縁フィルム層4と絶縁性接着剤層5の線膨張係数差を小さくできるための線膨張係数の差による応力を低くすることができ、これにより、配線導体層3と貫通導体6との界面における剥離を生じる応力を小さくすることができる。また、多層配線基板の全体の反りを低減することができるようになることにより、その表面に実装される半導体集積回路素子の端子の狭ピッチ化にもよりよく対応することができるような多層配線基板にすることができる。
さらに、各絶縁層2には表面に配線導体層3が配設されるとともに、絶縁層2を挟んで上下に位置する配線導体層3同士を電気的に接続するため、その絶縁層2に設けた貫通孔7に貫通導体6が埋設されている。これら配線導体層3および貫通導体6は、銅,金,アルミニウム,ニッケル,クロム,モリブデン,チタンおよびそれらの合金等の金属材料をスパッタリング法,蒸着法,めっき法等の薄膜形成技術を採用することによって形成することができる。
貫通導体6は配線導体層3と別々に形成してもよいが、これらは同時に形成した方が、工程数を少なくできる点で好ましいものとなるとともに、両者の電気的な接続信頼性の点でも良好なものとなる。また、配線導体層3と貫通導体6とを一体的に形成する場合には、それぞれを所望の厚みに調整してめっき膜で形成することができるように、主として電解めっき法を用いて形成しておくのがよい。
また、本発明の多層配線基板においては、最上層の絶縁層2に形成された貫通導体6の上端部が絶縁層2から突出しており、最表層の配線導体層3の貫通導体6の上端部との接続部の周囲における下面が絶縁層2の表面から離れている。これにより、熱負荷等の影響下において、絶縁層2が厚み方向に伸縮したときに配線導体層3および貫通導体6と絶縁層2との線膨張係数の差により、最上層の絶縁層2に形成された貫通導体6とその上端部に接続された配線導体層3との接続部を引き離そうとする応力が生じるのを有効に防止できる。すなわち、最上層の絶縁層2に形成された貫通導体6の上端部、および最表層の配線導体層3の貫通導体6の上端部との接続部の周囲における下面は絶縁層2とは接触しておらず、絶縁層2が厚み方向に大きく伸縮しても貫通導体6の上端部にその伸縮による影響が伝わるのを有効に防止できる。
よって、貫通導体6が上下方向に連続するように積み重ねられているスタック構造にしても最表層の配線導体層3に非常に大きな応力が加わることはなく、多層配線基板の貫通導体6の耐環境接続信頼性が高く、配線導体層3の狭ピッチ化に対応することができる多層配線基板となる。
配線導体層3および貫通導体6の形成方法は、例えば、まず絶縁層2の表面に貫通導体6用の貫通孔7を形成する。貫通孔7は、例えばレーザを使い、所定位置の絶縁層2を除去することにより形成される。特に、貫通孔7の開口の径が小さな場合は、貫通孔7の内壁面の角度をコントロールすることが容易で貫通孔7の内壁面が滑らかに加工される紫外線レーザ等で形成することが望ましい。
次に、絶縁層2の上面の全面に、クロム,モリブデン,チタン等から成る拡散防止層(バリア層)とその上に被着された主に銅から成る銅層とで構成された下地導体層を無電解めっき法やスパッタリング法等によって形成する。そして、下地導体層が形成された基板1をフォトリソグラフィ法を用いて配線導体層3となる部分以外を覆うようにレジストパターンを形成した後、配線導体層3および貫通導体6の主導体層の部分を、電解めっき法にて形成する。その後、レジストパターンを除去し、レジストパターンにより覆われていた余分な下地導体層をケミカルエッチング法やドライエッチング法等にて除去することにより配線導体層3が形成される。
本発明の多層配線基板において、最上層の絶縁層2に形成された貫通導体6の上端部が絶縁層2から突出し、最表層の配線導体層3の貫通導体6の上端部との接続部の周囲における下面が絶縁層2の表面から離れた形状の形成方法については、例えば、レーザを使い、所定位置の絶縁層2を除去して貫通孔7を形成した後に、貫通導体6を形成するための貫通孔7に対応する部位が除去された第一のレジストパターンを形成し、そのレジストパターンの上面の全面に、クロム,モリブデン,チタン等から成る拡散防止層(バリア層)とその上に被着された主に銅から成る銅層とで構成された下地導体層を無電解めっき法やスパッタリング法等によって形成する。そして、配線導体層3を形成するための第二のレジストパターンを形成し、貫通導体6および最上層の配線導体層3の主導体層の部分を、電解めっき法にて形成する。その後、リフトオフ法により第一および第二のレジストパターンと余分な薄膜金属を同時に除去することで、最上層の絶縁層2に形成された貫通導体6の上端部が絶縁層2から突出し、最表層の配線導体層3の貫通導体6の上端部との接続部の周囲における下面が絶縁層2の表面から離れた形状に形成される。また、突出させる高さについては、貫通導体6を形成するレジストの厚みを調整することにより調整することができる。
なお、多層配線基板の最上層となる絶縁層2の表面に形成される配線導体層3の主導体層には、電気的な特性や接続信頼性の観点から、主導体層が銅層から成るものとすることがよく、また、その場合には接続信頼性および耐環境信頼性の観点から主導体層の上にニッケル層や金層を形成するとよい。
かくして、本発明の多層配線基板によれば、突出した貫通導体6の上端部に接続された配線導体層3に半導体集積回路を実装するとともに、多層配線基板を外部電気回路に電気的に接続することによって半導体装置となる。
また、本発明の多層配線基板によれば、最上層に位置する絶縁層2に形成された配線導体層3と接触させてプローブを配置、固定するとともに、多層配線基板を外部電気回路に電気的および機械的に接続することによって、半導体集積回路等の電気的な検査をするためのプローブカードとなる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の例においては、絶縁層2は絶縁フィルム層4と絶縁性接着剤層5との2層構造のものを多層に積層したが、例えば絶縁フィルム層4を中心に上下に絶縁性接着剤層5を形成したものを多層に積層したものを用いてもよい。
本発明の多層配線基板の実施の形態の一例を示す断面図である。 図1の多層配線基板における最表の配線導体層の周辺の状態を示す要部拡大断面図である。
符号の説明
1・・・・基板
2・・・・絶縁層
3・・・・配線導体層
4・・・・絶縁フィルム層
5・・・・絶縁性接着剤層
6・・・・貫通導体
7・・・・貫通孔

Claims (1)

  1. 樹脂から成る絶縁層と配線導体層とが交互に複数層積層されるとともに上下に位置する前記配線導体層同士がそれらの間の前記絶縁層に形成された貫通導体を介して電気的に接続されて成る多層配線基板において、前記貫通導体は、最上層の前記絶縁層に形成された前記貫通導体にその下層側の前記貫通導体が上下方向に連続するように積み重ねられているとともに、最上層の前記絶縁層に形成された前記貫通導体の上端部が前記絶縁層から突出しており、最表層の前記配線導体層の前記貫通導体の上端部との接続部の周囲における下面が前記絶縁層の表面から離れていることを特徴とする多層配線基板。
JP2004078491A 2004-03-18 2004-03-18 多層配線基板 Expired - Fee Related JP4480431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004078491A JP4480431B2 (ja) 2004-03-18 2004-03-18 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004078491A JP4480431B2 (ja) 2004-03-18 2004-03-18 多層配線基板

Publications (2)

Publication Number Publication Date
JP2005268517A JP2005268517A (ja) 2005-09-29
JP4480431B2 true JP4480431B2 (ja) 2010-06-16

Family

ID=35092750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004078491A Expired - Fee Related JP4480431B2 (ja) 2004-03-18 2004-03-18 多層配線基板

Country Status (1)

Country Link
JP (1) JP4480431B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5383448B2 (ja) * 2009-11-20 2014-01-08 京セラ株式会社 配線基板およびプローブカードならびに電子装置
JP5383447B2 (ja) * 2009-11-20 2014-01-08 京セラ株式会社 配線基板およびプローブカードならびに電子装置
JP6619294B2 (ja) * 2016-05-24 2019-12-11 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置

Also Published As

Publication number Publication date
JP2005268517A (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP3854160B2 (ja) 多層配線基板
JP4480431B2 (ja) 多層配線基板
JP4578254B2 (ja) 多層配線基板
JP2010003871A (ja) 配線基板およびプローブカードならびに電子装置
JP4299601B2 (ja) 多層配線基板
JP2006012921A (ja) 多層配線基板
JP2005268259A (ja) 多層配線基板
JP4812287B2 (ja) 多層配線基板及びその製造方法
JP4606181B2 (ja) 多層配線基板
JP2009004813A (ja) 半導体搭載用配線基板
JP4467341B2 (ja) 多層配線基板の製造方法
JP4817835B2 (ja) 配線基板
JP2005101377A (ja) 多層配線基板
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP2004214586A (ja) 多層配線基板
JP2006120999A (ja) 多層配線基板
JP2006339293A (ja) 回路モジュール
JP4295523B2 (ja) 多層配線基板
JP3872329B2 (ja) 多層配線基板
JP2003069233A (ja) 多層配線基板
JP3798965B2 (ja) 多層配線基板
JP3872339B2 (ja) 多層配線基板
JP4593808B2 (ja) 多層配線基板
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees