JP6271882B2 - 配線基板および電子装置 - Google Patents
配線基板および電子装置 Download PDFInfo
- Publication number
- JP6271882B2 JP6271882B2 JP2013136832A JP2013136832A JP6271882B2 JP 6271882 B2 JP6271882 B2 JP 6271882B2 JP 2013136832 A JP2013136832 A JP 2013136832A JP 2013136832 A JP2013136832 A JP 2013136832A JP 6271882 B2 JP6271882 B2 JP 6271882B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- recess
- wiring
- main surface
- terminal conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structure Of Printed Boards (AREA)
Description
本発明の第1の実施形態における電子装置は、図1および図2に示されているように、配線基板1と、配線基板1の上面に設けられた電子部品2とを含んでいる。電子装置は、例えば電子部品モジュールを構成する回路基板上に実装される。
ド樹脂,アクリル樹脂,フェノール樹脂,ポリエステル樹脂、または四フッ化エチレン樹脂を始めとするフッ素系樹脂等を用いることができる。
、さらに薄膜層15となる金属層を形成した後にエッチングを行っても十分な厚みを有するものとなり、配線導体13と端子導体14との接合を良好なものとすることができるとともに、凹部12の内側面と端子導体14との接合を良好なものとすることができる。
しい。
内側面となる領域に設けられた端子導体14の導体ペースト114のうち、凹部12の他方主面
側の端子導体14用の導体ペースト114の厚みが、凹部12の一方主面側の端子導体14用の導
体ペースト114の厚みよりも大きくなるように印刷塗布しておく。そして、配線導体13用
の導体ペースト113の印刷、他のセラミックグリーンシートとの積層等を行い、配線導体13用の導体ペースト113と端子導体14用の導体ペースト114とが接続された絶縁基体11とな
るセラミック生成形体を形成し、このセラミック成形体を焼成することにより、図3(c)に示された例のように、凹部12が連結した穴12bを有する絶縁基体11を形成する。さらに、図3(d)に示された例のように、穴12bを分断することにより、凹部12の内側面に、配線導体13と良好に接続された端子導体14が形成された配線基板1を製作することができる。
ケルめっき層と0.1〜3μm程度の金めっき層とが、あるいは厚さ1〜10μm程度のニッ
ケルめっき層と0.1〜1μm程度の銀めっき層とが、順次被着される。これによって、配
線導体13および端子導体14、ならびに薄膜層15が腐食することを効果的に抑制できるとともに、配線導体13と電子部品2との固着、配線導体13とボンディングワイヤ等の接続部材3との接合、端子導体14および薄膜層15と外部の回路基板の配線との接合を強固にできる。また、電子部品2の搭載となる配線導体13上では、厚さ10〜80μm程度の銅めっき層を被着させておくことにより、電子部品2の熱を良好に放熱させやすくしてもよいし、下面の端子導体14および薄膜層15上では、厚さ10〜80μm程度の銅めっき層を被着させておくことにより、配線基板1から外部の回路基板に放熱させやすくしてもよい。
素子,水晶振動子,圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品2がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプ、金バンプまたは導電性樹脂(異方性導電樹脂等)等の接続部材3を介して、半導体素子の電極と配線導体13とが電気的および機械的に接続されることによって配線基板1に搭載される。また、例えば電子部品2がワイヤボンディング型の半導体素子である場合には、半導体素子は、接合部材によって電子部品搭載領域に固定された後、ボンディングワイヤ等の接続部材3を介して半導体素子の電極と配線導体13とが電気的に接続されることによって配線基板1に搭載される。また、配線基板1には、複数の電子部品2を搭載しても良いし、必要に応じて、抵抗素子、容量素子等の小型の電子部品を搭載しても良い。また、電子部品2は必要に応じて、樹脂、ガラス等からなる封止材4、樹脂、ガラス、セラミックス、金属等からなる蓋体等により封止される。
次に、本発明の第2の実施形態による電子装置について、図4および図5を参照しつつ説明する。なお、本発明の第2の実施形態における電子装置においては、側面が凹んでおり、この凹みに凹部12が設けられている。
×t4<t3≦2×t4しておくと、凹部12の他方主面側の厚みが充分なものとなり、配線導体13と端子導体14との接合箇所が大きいものとなって、例えば、さらに薄膜層15となる金属層を形成した後にエッチングを行っても十分な厚みを有するものとなり、配線導体13と端子導体14との接合を良好なものとすることができるとともに、凹部12の一方主面側の端子導体14と凹部12の他方主面側の端子導体14との接続を良好なものとすることができる。
面に、端子導体14用の導体ペースト114をスクリーン印刷法によって塗布印刷する。そし
て、図7(c)に示された例のように、配線導体13用の導体ペースト113の印刷、他のセ
ラミックグリーンシートとの積層等を行い、配線導体13用の導体ペースト113と端子導体14用の導体ペーストとが接続された絶縁基体11となるセラミック生成形体を形成し、この
セラミック成形体を焼成することにより、図7(c)に示された例のように、凹部12が連
結した穴12bを有する絶縁基体11を形成する。さらに、図7(d)に示された例のように、穴12bを分断することにより、凹部12の内側面に、配線導体13と良好に接続された端子導体14が形成された配線基板1を製作することができる。
導体ペースト114を一括して印刷塗布するので、セラミックグリーンシート111,211の積層時における貫通孔内に設けられた上下の端子導体14用の導体ペースト114の平面方向にお
けるずれが小さく、また、上下の貫通孔に設けられた端子導体14用の導体ペースト114の
接続も良好となり、凹部12の内側面に端子導体14を良好に形成することができる。
が大きい貫通孔112の開口縁に重なるように枠状に、配線導体13と同様な材料からなる補
助導体16用の導体ペースト116を設けておくと、スクリーン印刷法によって塗布印刷する
際に、端子導体14用の導体ペースト114が補助導体16用の導体ペースト116に馴染んで、貫通孔312の内側面全面に、端子導体14用の導体ペースト114を良好に印刷塗布することができる。
次に、本発明の第3の実施形態による電子装置について、図8および図9を参照しつつ説明する。
好ましい。
次に、本発明の第4の実施形態による電子装置について、図10および図11を参照しつつ説明する。
ものとすることができる。
11・・・・絶縁基体
11a・・・絶縁層
12・・・・凹部
13・・・・配線導体
14・・・・端子導体
14a・・・接続部
15・・・・薄膜層
16・・・・補助導体
17・・・・キャビティ
18・・・・電子部品搭載層
19・・・・中央端子層
2・・・・電子部品
3・・・・接続部材
4・・・・封止材
Claims (3)
- 一方主面および側面に開口する凹部を有している絶縁基体と、
該絶縁基体の内部に設けられている配線導体と、
前記凹部の内側面に設けられている端子導体とを備えており、
前記配線導体と前記端子導体とは前記凹部の他方主面側端部で接続されており、
前記絶縁基体の側面からの前記凹部の深さは、前記凹部の他方主面側と前記凹部の一方主面側とが同じであり、
前記凹部の内側面に設けられた前記端子導体の厚みは、前記凹部の一方主面側端部の全体より他方主面側端部の全体が厚く、平面視で前記端子導体が凹状となっていることを特徴とする配線基板。 - 前記配線導体の端部が前記絶縁基体の前記凹部内側面と前記端子導体との間に設けられていることを特徴とする請求項1に記載の配線基板。
- 請求項1または請求項2に記載の配線基板と、
該配線基板に搭載された電子部品とを備えていることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013136832A JP6271882B2 (ja) | 2013-06-28 | 2013-06-28 | 配線基板および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013136832A JP6271882B2 (ja) | 2013-06-28 | 2013-06-28 | 配線基板および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015012157A JP2015012157A (ja) | 2015-01-19 |
JP6271882B2 true JP6271882B2 (ja) | 2018-01-31 |
Family
ID=52305066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013136832A Active JP6271882B2 (ja) | 2013-06-28 | 2013-06-28 | 配線基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6271882B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020138221A1 (ja) * | 2018-12-26 | 2020-07-02 | 京セラ株式会社 | 配線基板、電子装置及び電子モジュール |
WO2021261273A1 (ja) * | 2020-06-22 | 2021-12-30 | 株式会社村田製作所 | 電子部品 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3147666B2 (ja) * | 1994-07-21 | 2001-03-19 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
JP3211609B2 (ja) * | 1995-02-23 | 2001-09-25 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
JP3493291B2 (ja) * | 1997-10-30 | 2004-02-03 | 京セラ株式会社 | 多層回路基板 |
JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
JP4384339B2 (ja) * | 2000-06-30 | 2009-12-16 | 日本特殊陶業株式会社 | 連結セラミック配線基板の製造方法、および配線基板の製造方法。 |
JP4388410B2 (ja) * | 2004-04-27 | 2009-12-24 | 京セラ株式会社 | 多数個取り配線基板 |
US7683393B2 (en) * | 2004-12-07 | 2010-03-23 | Ngk Spark Plug Co., Ltd. | Wiring substrate for mounting light emitting element |
JP4486583B2 (ja) * | 2004-12-07 | 2010-06-23 | 日本特殊陶業株式会社 | 発光素子実装用配線基板 |
JP2007067246A (ja) * | 2005-08-31 | 2007-03-15 | Kyocera Corp | 配線基板およびその製造方法、ならびに電子装置 |
JP4784689B2 (ja) * | 2008-03-07 | 2011-10-05 | 株式会社村田製作所 | 電子部品およびその製造方法 |
JP5673123B2 (ja) * | 2011-01-19 | 2015-02-18 | 株式会社村田製作所 | モジュール基板及びモジュール基板の製造方法 |
JP5942594B2 (ja) * | 2012-04-06 | 2016-06-29 | 日亜化学工業株式会社 | 半導体装置 |
-
2013
- 2013-06-28 JP JP2013136832A patent/JP6271882B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015012157A (ja) | 2015-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6133854B2 (ja) | 配線基板および電子装置 | |
JP6298163B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP5678085B2 (ja) | 配線基板、電子装置および多数個取り配線基板 | |
JP6267803B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
JP6133901B2 (ja) | 配線基板、電子装置および発光装置 | |
JP6194104B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2014127678A (ja) | 配線基板および電子装置 | |
JP6030370B2 (ja) | 配線基板および電子装置 | |
JP6271882B2 (ja) | 配線基板および電子装置 | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP5855822B2 (ja) | 多数個取り配線基板 | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6306474B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6374293B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6121860B2 (ja) | 配線基板および電子装置 | |
JP6267068B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6258768B2 (ja) | 配線基板および電子装置 | |
JP6030419B2 (ja) | 配線基板および電子装置 | |
JP2014029909A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6271882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |