JP4486583B2 - 発光素子実装用配線基板 - Google Patents

発光素子実装用配線基板 Download PDF

Info

Publication number
JP4486583B2
JP4486583B2 JP2005339693A JP2005339693A JP4486583B2 JP 4486583 B2 JP4486583 B2 JP 4486583B2 JP 2005339693 A JP2005339693 A JP 2005339693A JP 2005339693 A JP2005339693 A JP 2005339693A JP 4486583 B2 JP4486583 B2 JP 4486583B2
Authority
JP
Japan
Prior art keywords
cavity
layer
substrate body
wiring board
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005339693A
Other languages
English (en)
Other versions
JP2006190983A (ja
Inventor
誠 永井
節男 矢田
敦士 内田
雅仁 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005339693A priority Critical patent/JP4486583B2/ja
Publication of JP2006190983A publication Critical patent/JP2006190983A/ja
Application granted granted Critical
Publication of JP4486583B2 publication Critical patent/JP4486583B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、例えば発光ダイオードのような発光素子を実装するための発光素子実装用配線基板に関する。
発光素子を実装する配線基板においては、かかる発光素子を実装するキャビティの側面に金属からなる光反射層を形成すると共に、当該キャビティ内に封止用樹脂を表面が平坦になるようにして充填することで、上記発光素子から発光された光を鮮明なものとすることができる。
ところで、傾斜した貫通孔を有するセラミック窓枠と平坦なセラミック基体とを積層することで、外側に広がる傾斜した側面を有する貫通穴の底面に発光素子を実装すると共に、上記側面に光反射用の金属層を設けた発光素子収納用パッケージが提案されている(例えば、特許文献1参照)。
しかしながら、特許文献1の前記パッケージでは、貫通穴内に充填した封止用樹脂の収縮に伴って、予めセラミック窓枠の貫通穴の傾斜した側面に形成された光反射用の金属層が応力を受ける。このため、かかる金属層がセラミック窓枠から剥離したり、当該金属層が歪むので、光の反射効率が低下する、という問題があった。
特開2002−232017号公報(第1〜7頁、図1)
本発明は、前述した背景技術における問題点を解決し、キャビティに実装する発光素子からの光を効率良く反射でき且つ密着強度の高い光反射用のメタライズ層を有する発光素子実装用配線基板を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、キャビティの側面と共に基板本体の内部にも光反射層を構成するメタライズ層を連続して形成する、ことに着想して成されたものである。
即ち、本発明の発光素子実装用配線基板(請求項1)は、絶縁材からなり且つ表面および裏面を有する基板本体と、かかる基板本体の表面に開口し且つ底面に発光素子の実装エリアを有し、封止用樹脂が充填されるキャビティと、を備え、かかるキャビティの側面に形成されたメタライズ層は、該キャビティの底面に形成されたメタライズ層とは上記絶縁材の一部により分離されていると共に、その下端側(キャビティの底面側)において基板本体の内部に形成されたメタライズ層と連続して形成されている、ことを特徴とする。
これによれば、前記メタライズ層は、キャビティの側面と共に、その下端側(キャビティの底面側)において基板本体の内部にも連続して形成されている。このため、かかるキャビティ内に固化前の封止用樹脂を充填し且つ固化させても、その収縮応力によって、キャビティの側面に予め形成されたメタライズ層が当該キャビティの側面から剥離するなどの変形を生じにくくなる。従って、上記キャビティの底面に実装した発光素子の光を効率良く反射することが可能となる。
尚、前記絶縁材には、例えばアルミナを主成分とするセラミック、低温焼成セラミックの一種であるガラス−セラミック、あるいは例えばエポキシ系などの合成樹脂が含まれる。
また、前記キャビティは、平面視で円形、楕円形、または長円形を呈すると共に、これらのキャビティの側面は、基板本体の厚み方向に沿った垂直面のほか、キャビティの底面周辺から基板本体の表面に向かって広くなる傾斜面も含まれる。
更に、前記メタライズ層は、WまたはMoなどからなり、キャビティの側面や底面、あるいは基板本体の表面に形成するもので、単独で光反射層を形成することが可能である。あるいは、その上にNiメッキ層などを介して被覆され且つ光の反射面となるAg、Pt、Pd、またはRhなどの各メッキ層を被覆することにより、光反射層としても良い。
また、本発明には、前記メタライズ層は、前記キャビティの側面の上端から前記基板本体の表面にまで連続して形成されている、発光素子実装用配線基板(請求項2)も含まれる。
これによれば、上記メタライズ層は、キャビティの側面および基板本体の表面に沿って連続して形成されているので、その表面の反射面積を一層広くできる。しかも、発光素子を実装したキャビティ内に固化前の封止用樹脂を充填して固化する際に、収縮に伴う応力を受けても、メタライズ層はキャビティの側面と基板本体の表面とに沿って連続して形成されているので、上記応力をキャビティの側面と基板本体の表面とのコーナ付近に集中させず、分散させられる。このため、メタライズ層と基板本体の絶縁材との密着強度を一層高めることも可能となる。
更に、本発明には、前記メタライズ層のうち、前記キャビティの底面に形成された水平部は、その外端部が前記基板本体の内部に進入している、発光素子実装用配線基板(請求項3)も含まれる。
これによれば、基板本体を製造するに際し、キャビティの底面と基板本体の内部とに沿って、確実にメタライズ層を連続して形成することができる即ち、基板本体を形成する絶縁材のうち、追ってキャビティの側面となる貫通孔を有する上部積層体と、かかる貫通孔のない下部積層体とを予め形成した後、下部積層体の表面における貫通孔の底面側とこれに連なる基板本体の内部側とに連続してメタライズ層を形成する次いで、かかる上部積層体と下部積層体とを積層することで、キャビティの底面と基板本体の内部とに沿って連続したメタライズ層を確実に形成することができる。しかも、前述した封止樹脂の収縮応力に対しても、前記外端部によって十分対抗できるため、前記メタライズ層の基板本体に対する密着性を確保できる
加えて、本発明には、前記キャビティの側面に形成されたメタライズ層の上には、Niメッキ層およびAgメッキ層が被覆されている、発光素子実装用配線基板(請求項4)も含まれる。
尚、内側に貫通孔を有する上部積層体と貫通孔のない下部積層体とを積層した際に積層ズレが生じても、前記メタライズ層に絶縁材の表面が露出しないため、光の反射効率の低下を抑制できると共に、かかるメタライズ層を介して導通を取ることもできる。
付言すれば、本発明には、前記メタライズ層のうち、前記キャビティの側面と前記基板本体の表面とに連続して形成されたメタライズ層に、更にメッキ層が被覆されている、発光素子実装用配線基板も含まれ得る
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明の前提となる参考形態の発光素子実装用配線基板1を示す平面図、図2は、図1中のX−X線の矢視に沿った垂直断面図である。尚、以下の説明において、発光素子実装用配線基板は、単に配線基板と称する。
配線基板1は、図1,図2に示すように、平面視がほぼ正方形で且つ表面3および裏面4を有する基板本体2と、かかる基板本体2の表面3に開口するキャビティ5と、かかるキャビティ5の側面7、キャビティ5の底面6、および基板本体2の表面3に沿って連続して形成された光反射層10と、を含んでいる。
上記基板本体2は、例えばアルミナを主成分とするセラミック(絶縁材)層s1〜s7を一体に積層したもので、その内部には図示しない配線層や内部電極が所要のパターンで形成され、これらの間にビア導体18が介在し且つ貫通している。因みに、基板本体2のサイズは、約5mm×5mm×0.9mmである。
前記キャビティ5は、平面視で円形を呈し、その底面6の中央付近の実装エリアaには、平面視が正方形を呈する例えば発光ダイオードなどの発光素子9がロウ材8またはエポキシ系樹脂を介して実装されている。尚、かかるキャビティ5のサイズは、内径約3.6mm×深さ約0.45mmであり、上記ロウ材8は、例えばAu−Sn系の低融点合金からなる。
更に、図1,図2および図3の模式的拡大図で示すように、キャビティ5の底面6と側面7、基板本体2の表面3、およびセラミック層s1〜s4間には、厚さが約10〜30μmのWまたはMoからなる断面全体がほぼ櫛形のメタライズ層19(19u〜19z)が形成されている。
このうち、キャビティ5の底面6と側面7、基板本体2の表面3に形成されたメタライズ層19x,19y,19zの表面には、Niメッキ層nが被覆されている。また、メタライズ層19のうち、キャビティ5の底面6に形成された水平部分19xは、その外端部19wが基板本体2の内部(セラミック層s3,s4の間)に進入している。
光反射層10は、上記メタライズ層19、Niメッキ層n、および、かかるNiメッキ層nの表面に沿って形成された厚さが約5μmの例えばAg、Pt、Rh、またはPdのメッキ層fからなる。図2,図3に示すように、光反射層10は、キャビティ5の側面7に沿った側面部分11と、当該側面部分11の下端と連続し且つキャビティ5の底面6に沿った底面部分12と、側面部分11の上端と連続し且つ基板本体2の表面3に沿って形成された表面部分13と、で一体に構成されている。かかる光反射層10の側面部分11および底面部分12によって、発光素子9から発光された多量の光は、鮮明に反射され、かかる光を外部に放射することができた。
図4は、前記光反射層10の変形形態である光反射層10aを模式的に示す断面図である。図4に示すように、キャビティ5の側面7、その底面6、基板本体2の表面3、およびセラミック層s1〜s4間に前記とほぼ同じメタライズ層19(19u〜19z)が形成されている。このうち、キャビティ5の側面7、その底面6および基板本体2の表面3に形成されたメタライズ層19y,19x,19zの表面に沿って、内外2重のNiメッキ層nが被覆される。かかるNiメッキ層nの表面に被覆される約0.10μmのAuメッキ層gの表面に沿ってAgなどのメッキ層fを被覆することで、光反射層10aが形成されている。
尚、上記Niメッキ層n,n間で且つキャビティ5の側面7と底面6とに挟まれた内隅部には、例えば72〜85wt%Ag−Cu系合金からなる断面ほぼ三角形のロウ材rが充填されている。
光反射層10aは、メタライズ層19、Niメッキ層n、および、厚さが約5μmのAgメッキ層fなどからなり、図4に示すように、底面部分12a、全体がほぼ円錐形状で且つ傾斜した断面の側面部分11a、および前記同様の表面部分13によって、一体に構成されている。即ち、かかる光反射層10aは、キャビティ5の底面6、Niメッキ層nの傾斜面、および基板本体2の表面3に沿って連続して形成されている。
図1,図2に示すように、基板本体2における左右の側面の中央には、平面視がほぼ半円形の凹部14が対称に形成され、これらの表面全体には断面半円形の凹部導体15が基板本体2の厚み方向に沿って形成されている。かかる凹部導体15は、その上端で基板本体2の表面3に形成されたほぼ半円形の表面電極16と接続されている。また、凹部導体15は、その下端で基板本体2の裏面4に形成された細長い裏面電極17と接続されている。かかる裏面電極17は、図2に示すように、前記ビア導体18の下端と接続されている。
また、図1,図2に示すように、基板本体2の四隅には、平面視にて円弧形の凹部20が形成され、これらの表面全体には断面が円弧形の凹部導体21が基板本体2の厚み方向に沿って形成されている。かかる凹部導体21は、その上端で基板本体2の表面3の四隅に形成された円弧形の表面電極22と接続され、且つその下端で基板本体2の裏面4に形成された図示しない裏面電極と接続されている。
尚、上記凹部導体15,21、表面電極16,22、および裏面電極17などは、例えば厚さ約10〜30μmのWまたはMoなどからなる。
以上のような参考形態の配線基板1は、キャビティ5の底面6に位置する実装エリアaにロウ材8などを介して発光素子9を実装した後、その周囲のキャビティ5内に図示しない封止用樹脂を固化前の状態で充填し、且つその表面が基板本体2の表面3と面一になるようして固化させた。このため、光反射層10の側面部分11および底面部分12によって、発光素子9から発光された多量の光は、効率良く反射され、かかる光を封止用樹脂を透過して外部に対し放射することができた。また、メタライズ層19を含む光反射層10の側面部分11と底面部分12とを、連続して形成したので、セラミック層s3,s4間に積層ズレがあっても、これらのセラミックの表面が露出せず、上記光の反射効率を低下させないと共に、その側面部分11および底面部分12を介して導通を取ることも可能となった。
しかも、上記封止用樹脂の固化に伴う収縮応力が、光反射層10の側面部分11と基板本体2の表面3上の表面側部分13との間のコーナ付近に集中しても、かかる収縮応力を、上記側面部分11と連続する底面部分12や表面部分13にも分散することができた。更に、上記収縮応力に対しては、基板本体2の内部に形成されたメタライズ層19u〜19wが側面部分11のメタライズ層19yと連続しているため、当該メタライズ層19を含む光反射層10の基板本体2に対する密着強度を高められた。
キャビティ5内を封止用樹脂で封止された配線基板1は、例えばマザーボードのようなプリント基板の表面に位置する図示しない表面電極と、凹部導体15,21およびそれらの裏面電極17などに跨って形成されるロウ材とを介して、当該プリント基板の表面に実装される。
以上のような配線基板1は、表面にWまたはMoなどの金属粉末を含む導電性ペーストを予め所定のパターンで形成したアルミナを主成分とする複数枚のグリーンシートを積層・圧着し、形成されたキャビティ5の側面7に上記導電性ペーストを印刷して得られた当該積層体を所要の温度域で焼成した後、凹部導体15,21にメッキ電極を接触させ且つAgメッキなどを施して製造できた。
あるいは、配線基板1は、以下のような多数個取りの方法でも製造できた。
先ず、図5に示すように、個別に追ってキャビティ5の一部となる貫通孔25を有し且つ追って基板本体2となる複数の製品部分ごとの上端部を縦・横方向に沿って有する大版のグリーンシートs1を用意した。尚、図5中の破線で示す切断予定線cの交点ごとには、プレス打ち抜きなどで円柱形の貫通孔26が追って形成される。
図5に示すように、グリーンシートs1における表面3側に、スクリーンマスクMを載置し、各製品部分ごとの貫通孔25の側面7の真上付近に、当該スクリーンマスクMにおける平面視がリング形状で且つ所要の幅寸法の網目部分mを配置した。図5中の垂直の矢印で示すように、リング形状の網目部分mの付近では、下向きにエアAを吸引させた。尚、スクリーンマスクMのうち、網目部分m以外の部分は、乳剤の塗布により目詰まり状態としていた。
かかる状態で、図5中の水平な実線の矢印で示すように、スクリーンマスクMの上面に沿って、WまたはMoなどの金属粉末を含む導電性ペーストpを斜め姿勢のスキージ24で押圧しつつスライドさせた。
この結果、リング形状の網目部分mを導電性ペーストpが下向きに通過するため、図6に示すように、貫通孔25の側面7に沿ったメタライズ層19bと、その上端に連続し且つ基板本体2の表面3に沿ったメタライズ層19cと、を印刷できた。更に、グリーンシートs1を上下逆にし、上記同様に導電性ペーストpを印刷して、グリーンシートs1の底面にもメタライズ層19dを形成した。
かかる工程を、グリーンシートs2,s3に対しても行い、メタライズ層19a〜19dをほぼコ字形に形成した後、グリーンシートs1〜s3を積層して、図6の上方に示すように、大版の積層体S1を形成した。この際、グリーンシートs1〜s3ごとの断面コ字形のメタライズ層19a〜19dは、断面全体がほぼ櫛形のメタライズ層19を形成していた。
次に、図6の下方に示すように、各製品部分のほぼ下半部となる複数のグリーンシートs4〜s7を積層して大版の積層体S2を形成し、その表面にメタルマスクMおよびスキージ24を用いて導電性ペーストpをリング形状に印刷して、メタライズ層12aを形成した。尚、積層体S2の各製品部分ごとには、予めビア導体18が貫通して形成されている。また、図6に示すように、積層体S2の各製品部分ごとの裏面4には、上記と同様にして裏面電極17を形成した。
次いで、図6中の白抜きの矢印で示すように、積層体S2の上に積層体S1を積層し且つ厚み方向に沿って圧着した。この際、積層体S1,S2間に積層ズレがあっても、両者のメタライズ層19aとメタライズ層12aとは、電気的に確実に接続され、且つグリーンシートs3,s4が表面に露出しなくなる。
その結果、図7に示すように、グリーンシートs1〜s7が積層され、表面3に開口するキャビティ5を製品部分ごとに有する大版の積層体S3が得られた。この際、各製品部分ごとのキャビティ5の下隅部では、積層体S1側のメタライズ層19aと積層体S2のメタライズ層12aとが接続され、図7に示すように、断面全体がほぼ櫛形を呈するメタライズ層19(19u〜19z)が形成されている。
更に、前記切断予定線cの交点ごとに貫通孔26を形成し、かかる貫通孔26の内周面と、その上下端に隣接する積層体S3の表面3および裏面4とに対し、前記同様に追って凹部導体15,21などになるメタライズ層(図示せず)を印刷した。
以上のような積層体S3を所要の温度域で焼成した後、図7に示す切断予定線cに沿って切断して、左右の対向する側面に凹部14および凹部導体15を有し且つ四隅に前記凹部20および凹部導体21などを有する複数個の基板本体2を形成した。
そして、凹部導体15にメッキ電極を接触させ、裏面電極17およびビア導体18を介して、メタライズ層19の表面にNiメッキ層nをメッキし、更に当該Niメッキ層nの表面に、Agメッキなどを施してメッキ層fを被覆することで、表面が平坦な前記光反射層10を形成した。この結果、前記基板本体1を得た。
尚、前記光反射層10aを形成する場合は、Niメッキ層nを2回に分けてメッキし、その間に前記ロウ材rを充填・形成した。また、前記グリーンシートs1〜s3を先に積層して大版の積層体S1を形成し、かかる積層体S1の貫通孔25の側面7、表面3、および底面に、前記図5で示したように導電性ペーストpを印刷して、断面ほぼコ字形のメタライズ層19a〜19cを形成しても良い。
図8は、異なる参考形態の配線基板1aを示す平面図、図9は、図8中のY−Y線の矢視に沿った垂直断面図である。
配線基板1aは、図8,図9に示すように、平面視がほぼ正方形で表面3および裏面4を有する基板本体2aと、かかる基板本体2aの表面3に開口するキャビティ5aと、かかるキャビティ5aの傾斜した側面7a、キャビティ5aの底面6、および基板本体2aの表面3に沿って連続して形成された光反射層30と、で構成されている。
上記基板本体2aは、例えばアルミナを主成分とするセラミック(絶縁材)層s4〜s10を一体に積層したもので、その内部には図示しない配線層や内部電極が所要のパターンで形成され、これらの間にビア導体18が介在し且つ貫通している。
前記キャビティ5aは、平面視が円形で且つ傾斜した側面7aを全周に沿って有する全体がほぼ円錐形状を呈し、その底面6の中央付近の実装エリアaには、前記同様の発光素子9がロウ材8またはエポキシ系樹脂を介して実装されている。
更に、図8,図9に示すように、キャビティ5aの底面6と側面7a、および基板本体2aの表面3には、厚さが約10〜30μmのWまたはMoからなる断面全体がほぼ櫛形を呈する前記同様のメタライズ層19(19u〜19z)が形成され、その表面には、前記同様のNiメッキ層(図示せず)が被覆されている。即ち、メタライズ層19におけるキャビティ5aの底面6の水平部分(19x)は、その外端部(19w)が基板本体2aの内部(セラミック層s4,s10の間)に進入している。
光反射層30は、前記メタライズ層19、Niメッキ層n、および、かかるNiメッキ層の表面に沿って形成された厚さが約5μmの例えばAgメッキ層fなどから構成した。しかも、光反射層30は、キャビティ5aの側面7aに沿った側面部分31と、当該側面部分31の下端と連続し且つキャビティ5aの底面6に沿った底面部分32と、側面部分31の上端と連続し且つ基板本体2aの表面3に沿って形成された表面部分33と、を一体に構成されていた。かかる光反射層30のうち、側面部分31および底面部分32によって、発光素子9から発光された多量の光は、効率良く反射され、かかる光を外部に放射できたと共に、これらを介しての導通も可能となった。
図8,図9に示すように、基板本体2aにおける左右の側面中央には、前記同様の凹部14および凹部導体15が形成され、当該凹部導体15は、その上端で基板本体2の表面3に形成された表面電極16と接続される。また、凹部導体15は、その下端で基板本体2aの裏面4に形成された裏面電極17と接続される。裏面電極17は、図9に示すように、前記ビア導体18と接続されている。
また、図8,図9に示すように、基板本体2aの四隅には、前記同様の凹部20および凹部導体21が形成され、かかる凹部導体21は、その上端で基板本体2aの表面3の四隅に形成された表面電極22と接続され、且つその下端にて基板本体2aの裏面4に形成された図示しない裏面電極と接続されている。
以上のような参考形態の配線基板1aも、キャビティ5aの底面6に位置する実装エリアaにロウ材8などを介して発光素子9を実装した後、その周囲のキャビティ5内に図示しない封止用樹脂を固化前の状態で充填し、且つその表面が基板本体2aの表面3と面一になるようして固化する。このため、光反射層30の側面部分31および底面部分32によって、発光素子9から発光された多量の光は、効率良く反射され、かかる光を封止用樹脂を経て外部に放射することができた。また、メタライズ層19を含む光反射層30の側面部分31と底面部分32とは、連続して形成されていた。このため、セラミック層s4,s10間に積層ズレがあっても、これらのセラミックが表面に露出せず、且つ表面が連続した光反射層30となっているため、上記光の反射効率を低下させないと共に、これらを介して導通を取ることも可能となった。
しかも、上記封止用樹脂の固化に伴う収縮応力が、光反射層30の側面部分31と表面部分33との間のコーナ付近に集中しても、かかる収縮応力を上記側面部分31と連続する底面部分32と表面部分33とにも分散することができた。更に、上記収縮応力に対しては、基板本体2aの内部に形成されたメタライズ層19(19u〜19w)が側面部分11のメタライズ層19yと連続しているため、当該メタライズ層19を含む光反射層30の基板本体2aに対する密着強度を高められた。
キャビティ5a内を封止用樹脂で封止された配線基板1aは、例えばマザーボードの表面に位置する図示しない表面電極と、凹部導体15,21とそれらの裏面電極17などとに跨って形成されるロウ材とを介在して、当該マザーボードの表面に実装される。
以上のような配線基板1aは、表面にWまたはMoなどの金属粉末を含む導電性ペーストを予め所定のパターンで形成したアルミナを主成分とする複数枚のグリーンシートを積層・圧着し、形成されたキャビティ5aの側面7aに上記導電性ペーストを印刷して得られた当該積層体を所要の温度域で焼成した後、凹部導体15,21にメッキ電極を接触させてAgメッキなどを施して製造できた。
あるいは、配線基板1aは、以下のような多数個取りの方法でも製造できた。
先ず、図10に示すように、追って前記キャビティ5aの一部となる貫通孔35を内側に有し且つ追って基板本体2aの上端部となる複数の製品部分のほぼ上半部を縦・横方向に沿って有する大版のグリーンシートs8を用意した。また、図10中の破線で示す切断予定線cの交点ごとには、プレス打ち抜きなどで円柱形の貫通孔26を追って形成した。
尚、キャビティ5aを形成するグリーンシートs8〜s10は、ポンチとダイの貫通孔との間に一定のクリアランスを置いて、打ち抜き加工することで側面が傾斜したキャビティ5aとなる貫通孔35をそれぞれ形成した。
図10に示すように、大版のグリーンシートs8における表面3側には、メタルマスクMが載置され、各製品部分ごとの貫通孔35の側面7aの真上付近には、当該メタルマスクMにおける平面視がリング形状で且つ所要の幅寸法の網目部分mを配置した。図10中の斜めの矢印で示すように、リング形状の網目部分mの付近では、斜め下向きにエアAを吸引させた。尚、メタルマスクMのうち、網目部分m以外の部分を、乳剤の塗布により目詰まり状態とした。
かかる状態で、図10中の水平な実線の矢印で示すように、メタルマスクMの上面に沿って導電性ペーストpを斜め姿勢のスキージ24で押圧しつつスライドさせた。この結果、リング形状の網目部分mを導電性ペーストpが下向き通過するため、図11の上方に示すように、円錐形状の貫通孔36の側面7aに沿ったメタライズ層19eと、その上端に連続し且つグリーンシートs8の表面3に沿ったメタライズ層19cとが印刷された。
更に、グリーンシートs8を上下逆にし、上記同様に導電性ペーストpを印刷して、グリーンシートs8の底面にもメタライズ層19dを形成した。かかる工程を、グリーンシートs9,s10に対しても行い、メタライズ層19a,19c〜19eをほぼコ字形に形成した後、以上のグリーンシートs8〜s10を積層して、図11の上方に示すように、大版の積層体S4を形成した。この際、グリーンシートs8〜s10における断面ほぼコ字形のメタライズ層19a,19c〜19eは、断面全体がほぼ櫛形のメタライズ層19を形成した。
次に、図11の下方に示すように、各製品部分のほぼ下半部となる複数のグリーンシートs4〜s7を積層して大版の積層体S2を形成し、その表面にメタルマスクMおよびスキージ24を用いて導電性ペーストpをリング形状に印刷して、リング形のメタライズ層32aを形成した。尚、図11に示すように、積層体S2の各製品部分ごとには、予めビア導体18を貫通して形成し、且つ製品部分ごとの裏面4には、前記と同様にして裏面電極17を形成した。
次いで、図11中の白抜きの矢印で示すように、積層体S2の上方に積層体S4を積層し且つ厚み方向に沿って圧着した。この際、積層体S2,S4間に積層ズレがあっても、これらのメタライズ層19aとメタライズ層32aとは、電気的に確実に接続され、且つグリーンシートs4,s10が表面に露出しなくなる。
その結果、図12に示すように、8層のグリーンシートs4〜s10が積層され、表面3に開口するキャビティ5aを製品部分ごとに有する大版の積層体S5が得られた。同時に、各製品部分ごとのキャビティ5aの下隅部では、メタライズ層19aとメタライズ層32aとが接続され、図12に示すように、断面ほぼ櫛形を呈するメタライズ層19(19u〜19z)を形成した。
更に、前記切断予定線cの交点ごと貫通孔26を形成し、かかる貫通孔26の内周面、その上下端に隣接する積層体S5の表面3および裏面4に対し、前記同様に追って凹部導体15,21となるメタライズ層(図示せず)を印刷した。
以上のような積層体S5を所要の温度域で焼成した後、切断予定線cに沿って切断して、前記図8,図9に示したように、左右の側面に凹部14および凹部導体15を有し且つ四隅に前記凹部20および凹部導体21を有する基板本体2aを複数個形成した。
そして、凹部導体15にメッキ電極を接触し、裏面電極17およびビア導体18を介して、メタライズ層19の表面にNiメッキ層nをメッキし、更に当該Niメッキ層nの表面に、Agメッキを施してメッキ層fを被覆することで、前記光反射層30を形成した。この結果、前記図8,9に示した基板本体1aを得ることができた。
尚、前記グリーンシートs8〜s10を先に積層して大版の積層体S4を形成し、かかる積層体S4の貫通孔36の側面7a、表面3、および底面に、前記図10で示したように導電性ペーストpを印刷して、断面全体がほぼコ字形のメタライズ層19a〜19cを形成しても良い。
図13は、本発明による一形態配線基板1cを示す垂直断面図である。
かかる配線基板1cは、基本的に前記配線基板1と同じであり、相違するのは、光反射層10cのみである。かかる光反射層10cは、図13に示すように、キャビティ5の側面7に形成した側面部分11とキャビティ5の底面6に形成した底面部分12とが、セラミック層s3において分離されている。
上記光反射層10cを得るには、前記図6,7において、比較的厚めのセラミック層s1となるグリーンシートs1の前記貫通孔25(側面7)とその表・裏面とに、断面ほぼコ字形のメタライズ層19b〜19dを形成し、かかるグリーンシートs1と何も形成していないグリーンシートs3とを積層して、積層体S1を形成した。かかる積層体S1と前記同様にメタライズ層12aを表面に形成した積層体S2とを積層した後、前記同様に焼成することで、メタライズ層19(19v〜19z)を含む光反射層10cを備えた配線基板1cを製造できた。
尚、上記メタライズ層19のうち、キャビティ5の側面7と基板本体2の表面3とに形成したメタライズ層19y,19zの上に、前記Niメッキ層nやAgメッキ層fを被覆する際には、これらと独自に接触するメッキ電極を用意した。
図14は、本発明による異なる形態の配線基板1dを示す垂直断面図である。かかる配線基板1dは、基本的に前記配線基板1aと同じであり、相違するのは、光反射層30dのみである。かかる光反射層30dは、図14に示すように、キャビティ5aの側面7aに形成した側面部分31とキャビティ5aの底面6に形成した底面部分32とが、セラミック層s10において分離している。
上記光反射層30dを得るには、前記図11,12において、比較的厚めのセラミック層s8となるグリーンシートs8の前記貫通孔36(側面7a)とその表・裏面とに、断面ほぼコ字形のメタライズ層19c〜19eを形成し、かかるグリーンシートs8と何も形成していないグリーンシートs10とを積層して、積層体S4を形成した。かかる積層体S4と前記同様にメタライズ層32aを表面に形成した積層体S2とを積層した後、前記同様に焼成することで、メタライズ層19(19v〜19z)を含む光反射層30dを備えた配線基板1dを製造できた。
尚、上記メタライズ層19のうち、キャビティ5aの側面7aと基板本体2aの表面3とに形成したメタライズ層19y,19zの上に、前記Niメッキ層nやAgメッキ層fを被覆する際には、これらと独自に接触するメッキ電極を用意した。
本発明は、以上において説明した各形態に限定されるものではない。
前記基板本体2,2aを形成する絶縁材であるセラミックは、例えばムライトや窒化アルミニウムを主成分とするものとしても良い。
また、前記基板本体2,2aを形成する絶縁材をエポキシ系樹脂などとしても良く、かかる樹脂の薄板または金属の薄板の表面上に、例えばエポキシ系樹脂からなり且つ表面に導体層を有する複数層の樹脂絶縁層を順次積層し、公知のフォトリソグラフィ技術によって、比較的上方の各樹脂絶縁層にキャビティを形成した後、かかるキャビティの側面および底面に沿って連続する前記光反射層を電解Niメッキおよび電解Agメッキにより形成しても良い。
更に、キャビティの形状は、前記円形に限らず、平面視で長円形や楕円形としたり、あるいは正方形または長方形とし且つこれらの四隅に導電性ペーストを円弧形に充填して、平面視で楕円形または長円形とすると共に、これらの側面に光反射層の側面部分を形成するようにしても良い。
加えて、本発明配線基板は、1個の配線基板の表面に開口するキャビティを複数としたり、単一のキャビティの底面に複数の実装エリアを配置し、これらに発光素子を個別に実装する形態とすることも可能である。
本発明の前提となる参考形態の発光素子実装用配線基板を示す平面図。 図1中のX−X線の矢視に沿った垂直断面図。 図2中における光反射層の付近を拡大した模式的断面図。 上記光反射層の変形形態を示す模式的断面図。 上記配線基板を得るための1製造工程を示す概略図。 図5に続く製造工程を示す概略図。 図6に続く製造工程を示す概略図。 異なる参考形態の発光素子実装用配線基板を示す平面図。 図8中のY−Y線の矢視に沿った垂直断面図。 上記配線基板を得るための1製造工程を示す概略図。 図10に続く製造工程を示す概略図。 図11に続く製造工程を示す概略図。 本発明の発光素子実装用配線基板の一形態を示す断面図。 本発明による異なる形態の発光素子実装用配線基板を示す断面図。
1c,1d………………配線基板
2,2a…………………基板本体
3…………………………表面
4…………………………裏面
5,5a…………………キャビティ
6…………………………底面
7,7a…………………側面
9…………………………発光素子
10c,30d…………光反射層
11,31………………側面部分
12,32………………底面部分
13,33………………表面部分
19(19u〜19z)…メタライズ層
19x………………………メタライズ層の水平部
19w………………………上記水平部の外端部
a……………………………実装エリア
s1〜s10………………セラミック層/グリーンシート(絶縁材)

Claims (4)

  1. 絶縁材からなり且つ表面および裏面を有する基板本体と、
    上記基板本体の表面に開口し且つ底面に発光素子の実装エリアを有し、封止用樹脂が充填されるキャビティと、を備え、
    上記キャビティの側面に形成されたメタライズ層は、該キャビティの底面に形成されたメタライズ層とは上記絶縁材の一部により分離されていると共に、その下端側において基板本体の内部に形成されたメタライズ層と連続して形成されている、
    ことを特徴とする発光素子実装用配線基板。
  2. 前記メタライズ層は、前記キャビティの側面の上端から前記基板本体の表面にまで連続して形成されている、
    ことを特徴とする請求項1に記載の発光素子実装用配線基板。
  3. 前記メタライズ層のうち、前記キャビティの底面に形成された水平部は、その外端部が前記基板本体の内部に進入している
    ことを特徴とする請求項1または2に記載の発光素子実装用配線基板。
  4. 前記キャビティの側面に形成されたメタライズ層の上には、Niメッキ層およびAgメッキ層が被覆されている
    ことを特徴とする請求項1乃至3の何れか一項に記載の発光素子実装用配線基板。
JP2005339693A 2004-12-07 2005-11-25 発光素子実装用配線基板 Expired - Fee Related JP4486583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005339693A JP4486583B2 (ja) 2004-12-07 2005-11-25 発光素子実装用配線基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004353574 2004-12-07
JP2005339693A JP4486583B2 (ja) 2004-12-07 2005-11-25 発光素子実装用配線基板

Publications (2)

Publication Number Publication Date
JP2006190983A JP2006190983A (ja) 2006-07-20
JP4486583B2 true JP4486583B2 (ja) 2010-06-23

Family

ID=36797840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005339693A Expired - Fee Related JP4486583B2 (ja) 2004-12-07 2005-11-25 発光素子実装用配線基板

Country Status (1)

Country Link
JP (1) JP4486583B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818028B2 (ja) * 2005-08-29 2011-11-16 京セラ株式会社 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
JP5241537B2 (ja) * 2009-01-27 2013-07-17 京セラ株式会社 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP6271882B2 (ja) * 2013-06-28 2018-01-31 京セラ株式会社 配線基板および電子装置
JP2019050245A (ja) * 2017-09-08 2019-03-28 日本特殊陶業株式会社 発光素子搭載用パッケージの製造方法

Also Published As

Publication number Publication date
JP2006190983A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
US7683393B2 (en) Wiring substrate for mounting light emitting element
JP5967836B2 (ja) セラミック基板およびその製造方法
JP4737842B2 (ja) 発光素子収納用パッケージの製造方法
JPS6052588B2 (ja) セラミツク基板の均一金メツキ処理法
JP4981696B2 (ja) パッケージ
JP7142080B2 (ja) 電子部品搭載用パッケージ、電子装置および電子モジュール
JPWO2013180247A1 (ja) 配線基板および電子装置
JP6194104B2 (ja) 配線基板、電子装置および電子モジュール
JP6133901B2 (ja) 配線基板、電子装置および発光装置
JP4486583B2 (ja) 発光素子実装用配線基板
JP2004281994A (ja) 発光素子収納用パッケージおよび発光装置
JP2006310796A (ja) 多数個取り用配線基板
JP2017076698A (ja) 配線基板およびその製造方法
JP2017195316A (ja) セラミックパッケージおよびその製造方法
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
JP2006237049A (ja) 発光素子実装用配線基板
JP4612567B2 (ja) セラミックパッケージの製造方法
JP4436336B2 (ja) 多数個取り配線基板およびその製造方法
JP2013008826A (ja) 発光素子実装用配線基板およびその製造方法
JP2006332320A (ja) 発光素子実装用配線基板
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
JP2006156747A (ja) 配線基板
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP2004311916A (ja) 発光素子収納用パッケージおよび発光装置
JP2006269603A (ja) 配線基板および多数個取り用配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100326

R150 Certificate of patent or registration of utility model

Ref document number: 4486583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees