JP2006310796A - 多数個取り用配線基板 - Google Patents

多数個取り用配線基板 Download PDF

Info

Publication number
JP2006310796A
JP2006310796A JP2006070200A JP2006070200A JP2006310796A JP 2006310796 A JP2006310796 A JP 2006310796A JP 2006070200 A JP2006070200 A JP 2006070200A JP 2006070200 A JP2006070200 A JP 2006070200A JP 2006310796 A JP2006310796 A JP 2006310796A
Authority
JP
Japan
Prior art keywords
wiring board
plating
wiring
board assembly
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006070200A
Other languages
English (en)
Inventor
Makoto Nagai
誠 永井
Atsushi Uchida
敦士 内田
Hisashi Wakako
久 若子
Masahito Morita
雅仁 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2006070200A priority Critical patent/JP2006310796A/ja
Publication of JP2006310796A publication Critical patent/JP2006310796A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

【課題】大版サイズの絶縁層におけるどの位置の配線基板であっても、所要の厚みのメッキ層を確実に形成できる多数個取り用配線基板を提供する。
【解決手段】平面視が矩形の多数個取り用配線基板であって、表面4および裏面5を有し且つ複数の配線基板8を平面方向に沿って併設する配線基板集合領域2と、かかる配線基板集合領域2の周囲を囲む耳部3と、を備え、上記耳部3に形成されたメッキ用電極7と、上記配線基板集合領域2に併設される複数の配線基板8ごとの表面4に形成された封止用金属層(導体層)11との間とを接続し、且つ隣接する配線基板8,8の各封止用金属層11の間を接続するタイバー9は、多数個取り用配線基板1の表面4で且つ封止用金属層11が形成される表面4と同じ表面4に形成されている、多数個取り用配線基板1。
【選択図】 図1

Description

本発明は、複数個の配線基板を縦横の平面方向に沿って併有する多数個取り用配線基板に関する。
複数個の発光素子収納用パッケージを得るため、大版サイズである複数の絶縁層を積層し、これらの絶縁層の間に、外部と導通するためのタイバーを引き回すようにした多数個取り用基板が提案されている(例えば、特許文献1参照)。
上記多数個取り用基板では、周囲の耳部に設けたメッキ用電極と上記タイバーとを介して、個々のパッケージにおける凹部の側面に銀メッキ層などを電解メッキにより形成するようにしている。
特開平2004−319939号公報(第1〜11頁、図6)
しかしながら、前記多数個取り用基板では、前記タイバーが複数の絶縁層間に内蔵されつつ引き回されているため、周囲の耳部に設けたメッキ用電極との距離の長短に応じて、個々のパッケージにおける前記銀メッキ層の厚みがバラ付き易くなる。このため、耳部のメッキ用電極に比較的近くして位置するパッケージでは、メッキ層が所要の厚みに形成できる反面、耳部のメッキ用電極から比較的離れて位置するパッケージでは、メッキ層の厚みが薄くなる、という問題があった。
本発明は、前記背景技術において説明した問題点を解決し、大版サイズの絶縁層におけるどの位置の配線基板であっても、所要の厚みのメッキ層を確実に形成できる多数個取り用配線基板を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、タイバーをメッキ液に接触可能な多数個取り用配線基板の表面および裏面の少なくとも一方に露出させ、かかる面に面してメッキすべき導体層を形成するか、あるいは、メッキ用電極を複数の配線基板に対してほぼ等間隔の位置に配置する、ことに着想して成されたものである。
即ち、本発明による第1の多数個取り用配線基板(請求項1)は、平面視が矩形の多数個取り用配線基板であって、表面および裏面を有し且つ複数の配線基板を平面方向に沿って併設する配線基板集合領域と、かかる配線基板集合領域の周囲を囲む耳部と、を備え、上記耳部に形成されたメッキ用電極と、上記配線基板集合領域に併設される複数の配線基板ごとの表面および裏面の少なくとも一方に形成された導体層との間とを接続し、且つ隣接する配線基板の各導体層の間を接続するタイバーは、上記多数個取り用配線基板の表面および裏面の少なくとも一方で且つ上記導体層が形成される面と同じ側に面して形成されている、ことを特徴とする。
これによれば、前記各タイバーは、多数個取り用配線基板の表面および裏面の少なくとも一方で且つ前記導体層が形成される面と同じ側に面して形成されているため、前記メッキ用電極を介して通電状態とした際に、電解メッキ槽のメッキ液中に導体層と共に露出する。この結果、メッキ用電極との距離の長短による影響を最小限として、各タイバーおよび導体層の表面にほぼ均一な厚みのメッキ層を被覆することができる。従って、前記多数個取り用配線基板によれば、導体層の表面にほぼ均一な厚みのメッキ層が被覆されている複数個の配線基板を、確実に提供することが可能となる。
尚、前記多数個取り用配線基板は、例えばアルミナを主成分とするセラミック、低温焼成セラミックの一種であるガラス−セラミック、または、エポキシ系をはじめとする各種の樹脂からなる絶縁材により形成されている。
また、前記配線基板には、その表面に開口し且つ底面にICチップなどの電子部品や発光ダイオードなどの発光素子を実装するキャビティが形成されていても良い。更に、前記「同じ側に面して」とは、同じ面(平面)に限らず、例えば表面およびかかる表面に開口するキャビティの底面や側面も含まれる。
加えて、前記メッキ用電極は、前記耳部の側面に開口する溝を有する断面ほぼ半円形の形態のほか、耳部の表面と裏面との間を貫通する断面ほぼ円形のスルーホールの内面に形成した円筒形状のスルーホール導体型の形態としても良い。
一方、本発明による第2の多数個取り用配線基板(請求項2)は、平面視の外形が矩形の多数個取り用配線基板であって、平面視が矩形の表面および裏面を有し且つ複数の配線基板を縦横の平面方向に沿って併設する配線基板集合領域と、かかる配線基板集合領域の周囲を囲む耳部と、かかる耳部に形成される複数のメッキ用電極と、上記配線基板集合領域における複数の配線基板ごとの導体層と上記複数のメッキ用電極とを導通するタイバーと、を備え、上記複数のメッキ用電極は、上記配線基板集合領域における中心点付近を通過し且つかかる配線基板集合領域の側辺と直交する仮想線上に位置する耳部に、当該配線基板集合領域を挟むように、一対のメッキ用電極が配置されていると共に、上記耳部において、上記メッキ用電極から、上記配線基板集合領域を横切る上記仮想線の長さのほぼ2分の1に相当する距離を置いた位置ごとに、別のメッキ用電極が配置されている、ことを特徴とする。上記「ほぼ」とは、配線基板集合領域を横切る仮想線の長さの2分の1(長さ)に対し、かかる長さの0.8〜0.2倍の範囲を指す。
これによれば、配線基板集合領域の中心点を挟んだ両側の耳部に一対のメッキ用電極が配置され、かかる一対のメッキ用電極から当該耳部において、上記配線基板集合領域を横切る上記仮想線の長さのほぼ2分の1に相当する距離を置いた位置ごとに、別のメッキ用電極が配置されている。このため、配線基板集合領域を挟んだ両側の耳部に、少なくとも3個ずつのメッキ用電極が配置され、その何れかが、上記集合領域に併設された複数の配線基板ごとの導体層に対し、前記タイバーを介してほぼ等間隔の距離にして、導通可能とされている。従って、上記各メッキ用電極との距離の長短による影響を最小限となるため、各タイバーおよび導体層を介して各配線基板の表面などに形成されたパッドの表面に対し、ほぼ均一な厚みのメッキ層を被覆することができる。
尚、前記別のメッキ用電極よりも外側に位置する配線基板集合領域の範囲は、かかる別のメッキ用電極の中心軸から前記仮想線の長さのほぼ4分の1以内の距離である。また、前記配線基板集合領域が平面視で長方形の場合、これを横切る前記仮想線は、かかる集合領域の短辺方向と平行であり、配線基板集合領域が平面視で正方形の場合、対向する何れか一対の辺と平行である。更に、前記配線基板集合領域を挟んだ両側の耳部には、5個ずつまたは7個ずつのメッキ用電極を形成しても良い。加えて、第2の多数個取り用配線基板においても、その配線基板集合領域に併設された複数の配線基板における導体層や、これとメッキ用電極とを接続するタイバーは、当該配線基板集合領域の表面および裏面の少なくとも一方に露出するように、形成しても良い。
また、異なる第2の多数個取り用配線基板(請求項3)は、平面視の外形が矩形の多数個取り用配線基板であって、平面視が矩形の表面および裏面を有し且つ複数の配線基板を縦横の平面方向に沿って併設する配線基板集合領域と、かかる配線基板集合領域の周囲を囲む耳部と、かかる耳部に形成される複数のメッキ用電極と、上記配線基板集合領域における複数の配線基板ごとの導体層と上記複数のメッキ用電極とを導通するタイバーと、を備え、上記複数のメッキ用電極は、配線基板集合領域における中心点付近を通過し且つかかる配線基板集合領域の側辺と直交する仮想線上に位置する耳部の位置から、上記配線基板集合領域を横切る上記仮想線の長さのほぼ4分の1に相当する距離を置いた位置ごとに配置されている、ことを特徴とする。上記「ほぼ」とは、配線基板集合領域を横切る仮想線の長さの4分の1(長さ)に対し、かかる長さの0.8〜0.2倍の範囲を指す。
これによれば、前記配線基板集合領域における中心点付近を通過し且つ当該集合領域の側辺と直交する仮想線上に位置する両側の耳部の位置から、かかる集合領域を横切る上記仮想線の長さのほぼ4分の1に相当する距離を置いた位置ごとに、メッキ用電極がそれぞれ配置されている。このため、配線基板集合領域を挟んだ両側の耳部に、少なくとも2個ずつのメッキ用電極が配置され、その何れかが、上記配線基板集合領域に併設された複数の配線基板ごとの導体層に対し、前記タイバーを介してほぼ等間隔の距離にして、導通可能とされている。従って、上記各メッキ用電極との距離の長短による影響を最小限となるため、各タイバーおよび導体層を介して各配線基板の表面などに形成されたパッドや上記導体層自体の表面に対し、ほぼ均一な厚みのメッキ層を被覆することができる。
尚、前記複数のメッキ用電極のうち、端部に位置するメッキ用電極よりも外側に位置する配線基板集合領域の範囲は、かかるメッキ用電極の中心軸から前記仮想線の長さのほぼ4分の1以内の距離である。また、前記配線基板集合領域を挟んだ両側の耳部には、4個、6個、または8個ずつのメッキ用電極を形成しても良い。
更に、本発明には、前記タイバーおよび導体層は、前記多数個取り用配線基板および各配線基板の表面および裏面の少なくとも一方に接する金属層と、その上に被覆されるメッキ層と、からなる、多数個取り用配線基板(請求項4)も含まれる。上記金属層には、第2の多数個取り用配線基板の導体層も含まれる。
これによれば、金属層の上にこれよりも電気抵抗が比較的低いメッキ層が形成されるため、かかるメッキ層を被覆するたびに、前記耳部に形成されるメッキ用電極と各導体層との間の回路における電気抵抗を低減することが可能となる。このため、メッキ用電極との距離の長短による影響を最小限として、各タイバーおよび導体層は、金属層およびその表面にほぼ均一な厚みで被覆されたメッキ層として形成される。従って、品質が一定である複数個の配線基板を併有する第1または第2の多数個取り用配線基板とすることができる。
尚、前記金属層としては、多数個取り用配線基板がセラミックまたはガラス−セラミックからなる際には、W、Mo、Cu、Agなどからなり、多数個取り用配線基板が樹脂からなる際には、Cu、Agなどが用いられる。また、前記配線基板の表面には、かかる表面に開口するキャビティの側面や底面も含まれる。
付言すれば、本発明には、前記導体層は、前記配線基板ごとの表面に形成される封止用金属層、前記配線基板ごとの表面または当該表面に開口するキャビティの底面に形成される電子部品を搭載するためのパッド、あるいは、前記配線基板ごとの裏面に形成される裏面パッドである、多数個取り用配線基板も含まれ得る。
これによる場合、各配線基板の表面に開口するキャビティを封止するべく、各配線基板の表面に蓋板を接合するロウ材を配設するための封止用金属層(導体層)、各配線基板の表面に電子部品を実装するためのパッド(導体層)、あるいは、当該配線基板自体をマザーボードなどの上に搭載する際に導通を取るための裏面パッド(導体層)を、均一な厚みのメッキ層を含むものとすることが可能となる。
また、本発明には、前記メッキ層は、前記金属層の上に被覆されるNiメッキ層と、かかるNiメッキ層の上に被覆されるAgメッキ層およびAuメッキ層の少なくとも一方と、からなる、多数個取り用配線基板も含まれ得る。
これによる場合、WやCuなどからなる金属層の表面に、例えばNiメッキ層およびAuメッキ層の2層、あるいは、Niメッキ層、Auメッキ層、およびAgメッキ層の3層など、個々の配線基板における導体層の目的に応じて単層または複数層のメッキ層を形成することが可能となる。尚、金属層の上に、Niメッキ層、Auメッキ層、およびAgメッキ層の順にメッキする導体層には、個々の配線基板の表面に開口するキャビティの側面に形成する光反射層が含まれる。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明による第1の多数個取り用配線基板1を示す平面図、図2は、図1中のX−X線の矢視に沿った部分拡大断面図である。
第1の多数個取り用配線基板1は、図1,図2に示すように、平面視の外形が長方形(矩形)であって、縦・横(平面)方向に沿って3個ずつ合計9個の配線基板8を併設する平面視が正方形の配線基板集合領域2と、係る集合領域2の周囲を囲む平面視が四角枠形の耳部3と、を備えている。
かかる多数個取り用配線基板1は、例えばアルミナ系材料からなるセラミック層s1〜s5を一体に積層および焼成したものである。因みに、個々の配線基板8のサイズは、約5×5×3mmである。
尚、図1,図2中に示す破線は、追って個々の配線基板8に分割するための切断予定面を示す仮想線である。また、図1,図2中の符号4は、多数個取り用配線基板1、各配線基板8、耳部3の表面4を共通に示し、図1,図2中の符号5は、多数個取り用配線基板1、各配線基板8、耳部3の裏面5を共通に示す。
図1,図2に示すように、耳部3の各辺中央の外側面には、平面視がほぼ半円形(円弧形)の溝6が多数個取り用配線基板1の厚み方向に沿って形成され、かかる溝6の内面には断面ほぼ半円形のメッキ用電極7が各辺ごとに形成されている。
また、配線基板集合領域2内に位置する個々の配線基板8は、その表面4に開口するキャビティ10を有し、かかるキャビティ10の開口部を囲む表面4には、平面視が四角枠形の封止用金属層(導体層)11が形成されている。かかる封止用金属層11は、後述するタイバー9と同じく、W、Mo、Cu、またはAgなどからなる金属層と、その表面に被覆されるNiメッキ層およびAuメッキ層からなるメッキ層と、からなる。
尚、上記キャビティ10は、セラミック層s1,s2を貫通する断面ほぼ正方形の貫通孔の各側面と、かかる貫通孔の底面に露出するセラミック層s3の表面とからなる。かかるキャビティ10の底面には、ICチップなどの電子部品を実装するための図示しないパッド(導体層)が形成されている。また、個々の配線基板8におけるセラミック層s1〜s5間には、Wなどからなる所定パターンの配線層が形成され、これらを接続するWなどからなるビア導体(何れも図示せず)がセラミックs1〜s5を貫通している。上記パッドや上記配線層は、上記ビア導体を介して、封止用金属層11または後述するタイバー9と接続されている。
図1,図2に示すように、耳部3の各メッキ用電極7と、これに隣接する配線基板集合領域2の配線基板8の表面4に位置する封止用金属層11とは、多数個取り用配線基板1および各配線基板8の表面4に形成されるタイバー9により、接続されている。また、配線基板集合領域2内で隣接する配線基板8,8の各封止用金属層11同士も、多数個取り用配線基板1および各配線基板8の表面4に形成されるタイバー9を介して、互いに接続されている。
上記各タイバー9や封止用金属層11は、図2中の一点鎖線部分Yの拡大断面図中のタイバー9で例示するように、W、Mo、Cu、またはAgなどからなる金属層12と、その表面に被覆されるNiメッキ層およびAuメッキ層からなるメッキ層13とからなる。上記金属層12の厚みは、約10〜30μm、上記メッキ層13の厚みは、約0.1〜15μmである。
前記多数個取り用配線基板1は、以下のようにして製造した。
先ず、追ってセラミック層s1〜s5となる大版サイズのアルミナ系材料からなる5層のグリーンシートの表面に対し、W粉末を含む導電性ペーストをスクリーン印刷により所定パターンで形成し、これらのグリーンシートを積層および圧着してグリーンシート積層体を形成した。
尚、表層寄りに積層される2層のグリーンシートには、予め前記キャビティ10を形成する断面正方形の貫通孔を形成した。また、各グリーンシートの側面中央には、断面ほぼ半円形の溝6が厚み方向に沿って連続するように形成され、積層後のグリーンシート積層体の溝6内にも上記導電性ペーストを形成した。
次に、上記グリーンシート積層体に対し、所定の温度帯で加熱・保持する焼成工程を施して、各グリーンシートをセラミック層s1〜s5とし、上記各導電性ペーストを、メッキ用電極7、タイバー9、封止用金属層11、前記配線層、ビア導体、および各キャビティ10の底面のパッドなどの金属層12とした。
そして、焼成済みのセラミック積層体の各メッキ用電極7に、図示しない電極棒を接触させて通電状態とし、かかるセラミック積層体を、Ni電解メッキ槽のメッキ液中に浸漬し、更に、Au電解メッキ槽のメッキ液中に浸漬して、Ni電解メッキおよびAu電解メッキを順次施した。この結果、各タイバー9、各封止用金属層11、および各キャビティ10の底面のパッドの金属層12の表面には、NiおよびAuメッキ層からなるメッキ層13が形成された。この際、各タイバー9、各封止用金属層11、および各キャビティ10の底面のパッドは、上記各メッキ液に直に接触した。このため、上記金属層12と共に、これによりも電気抵抗が低いNiおよびAuメッキ層をも介して、メッキ用電極7と導通した。この結果、メッキ用電極7からの距離の長短による影響を最小限として、それらの金属層12の表面にほぼ均一な厚みのメッキ層13を形成することができた。
以上のような第1の多数個取り用配線基板1によれば、配線基板集合領域2内の各配線基板8の表面4に位置する封止用金属層11やキャビティ10の底面のパッドは、同じ表面4に面して形成されるタイバー9を介して、耳部3の各メッキ用電極7と接続されている。このため、各メッキ用電極7からの距離の長短による影響を最小限として、配線基板集合領域2内の何れの位置おける配線基板8であっても、各封止用金属層11および各キャビティ10の底面のパッドの金属層12の表面には、メッキ層13がほぼ均一な厚みで形成されている。従って、キャビティ10の開口部に対する蓋板のロウ付けによる封止や、キャビティ10の底面への電子部品の実装が安定して行える複数の配線基板8を確実に提供することができる。
尚、前記図1,図2中の破線で示す切断予定面に沿って、公知のダイシング加工またはブレーク加工を施すことにより、個々の配線基板8に分割すると共に、耳部3を除去することができる。この際、各配線基板8の表面4に残るタイバー9を切除しても良い。
また、断面ほぼ半円形の前記メッキ用電極7に替えて、前記耳部3の表面と裏面との間を貫通する断面ほぼ円形のスルーホールの内面に形成した円筒形状のスルーホール導体型のメッキ用電極としても良い。
更に、個々の配線基板8における前記キャビティを、底面が円形で且つ側面が円筒形またはほぼ円錐形、底面が長円形で且つ側面が長円筒形またはほぼ長円錐形、あるいは、底面が楕円形で且つ側面が楕円筒形またはほぼ楕円錐形の形態としても良い。これらのキャビティの側面に前記メッキ用電極7と導通する前記金属層12を形成しておき、前記電解メッキ工程において、Ni、Au、およびAgメッキ層からなるメッキ層13を順次被覆して、光反射層を形成することができる。かかる光反射層は、当該キャビティの底面に実装する発光ダイオードなどの発光素子からの光を効率良く反射して外部に放射することが可能となる。また、個々の配線基板8におけるキャビティの底面に設けたパッドの表面にもほぼ均一な厚みのNiおよびAuメッキ層が形成できるため、上記パッドとボンディングワイヤとのボンディング性も安定させることが可能となる。尚、上記キャビティの側面や底面も配線基板8の表面4と同じ面に面する部位である。
図3は、異なる形態の第1の多数個取り用配線基板20を示す底面図、図4は、図3中のZ−Z線の矢視に沿った部分拡大断面図である。
多数個取り用配線基板20は、図3,図4に示すように、平面視の外形が正方形(矩形)であって、縦・横(平面)方向に沿って3個ずつ合計9個の配線基板28を併設する平面視が正方形の配線基板集合領域22と、係る集合領域22の周囲を囲む平面視が四角枠形の耳部23と、を備えている。かかる多数個取り用配線基板20も、例えばアルミナ系材料からなるセラミック層s1〜s4を一体に積層および焼成したものである。
尚、図3,図4中に示す破線は、追って個々の配線基板28に分割するための切断予定面を示す仮想線である。また、図3,図4中の符号24は、多数個取り用配線基板20、各配線基板28、耳部23の表面24を共通に示し、図3,図4中の符号25は、多数個取り用配線基板20、各配線基板28、耳部23の裏面25を共通に示す。
図3,図4に示すように、耳部23における左右の各辺中央の外側面には、平面視がほぼ半円形(円弧形)の溝26が多数個取り用配線基板20の厚み方向に沿って形成され、かかる溝26の内面には断面ほぼ半円形のメッキ用電極27が各辺ごとに2個ずつ対称に形成されている。
また、配線基板集合領域22内に位置する個々の配線基板28は、その裏面25の両側に底面視がほぼコ字形の裏面パッド(導体層)30を一対ずつ対称に形成している。各裏面パッド30の中間には、細幅部29が位置している。
更に、個々の配線基板28の表面24における中央部には、複数の表面パッド(導体層)31が間隔を置いて形成されている。
尚、前記集合領域22内で、耳部23に隣接し且つ互いに隣接する2つの配線基板28にまたがって、あるいは、耳部23に隣接せず且つ互いに隣接する4つの配線基板28間にまたがって、2個または4個の裏面パッド30がそれぞれ併設されている。また、裏面パッド30と表面パッド31とは、セラミック層s1〜s4間に形成されるWなどからなる配線層やこれらを接続するビア導体(何れも図示せず)を介して、互いに導通されている。
上記裏面パッド30および表面パッド31は、後述するタイバー19と同じく、W、Mo、Cu、またはAgなどからなる金属層と、その表面に被覆されるNiメッキ層およびAuメッキ層からなるメッキ層と、からなる。
図3,図4に示すように、耳部23の各メッキ用電極27と、これに隣接する配線基板集合領域22内で左右の配線基板28の裏面25に位置する裏面パッド30とは、耳部23の裏面25に形成されるほぼキ字形のタイバー19を介して、接続されている。また、配線基板集合領域22内で左右方向の中間の各配線基板28の裏面25に位置する各裏面パッド30は、耳部23の左右の各辺に隣接する配線基板28の裏面パッド30を介して、メッキ用電極27と導通している。
各タイバー19,29、裏面パッド30、および表面パッド31は、図4中の一点鎖線部分Vの拡大断面図中のタイバー19で例示するように、W、Mo、Cu、またはAgなどからなる金属層32と、その表面に被覆されるNiメッキ層およびAuメッキ層からなるメッキ層33とからなる。かかる金属層32やメッキ層33の厚みも前記と同様である。
以上のような第1の多数個取り用配線基板20も、前記同様の方法により製造した。その際、タイバー19および裏面パッド30は、同じ裏面25に露出し、表面パッド31は、多数個取り用配線基板20および各配線基板28の表面24に露出しているので、前記NiおよびAu電解メッキ工程で、各メッキ液に直に接触した。このため、各裏面パッド30は、上記メッキ工程ごとに、金属層32と共に、これよりも電気抵抗の低いメッキ層33とも介して、メッキ用電極27と導通可能となった。従って、メッキ用電極27との距離の長短による影響を最小限として、これらのWなどからなる金属層32の表面にほぼ均一な厚みのNiおよびAuメッキ層からなるメッキ層33が確実に形成できた。
尚、前記図3,図4中の破線で示す切断予定面に沿って、公知のダイシング加工またはブレーク加工を施すことで、個々の配線基板28に分割すると共に、耳部23を除去することができた。また、断面ほぼ半円形の前記メッキ用電極27に替えて、前記耳部23を貫通する断面ほぼ円形のスルーホールの内面に沿って形成した円筒形状のスルーホール導体型のメッキ用電極としても良い。
以上のような第1の多数個取り用配線基板20によれば、配線基板集合領域22内の各配線基板28の裏面25に位置する各裏面パッド30は、同じ裏面25に形成されるタイバー19を介して、耳部23の各メッキ用電極27と接続されている。このため、各メッキ用電極27からの距離の長短による影響を最小限として、配線基板集合領域22内の何れの位置おける配線基板28であっても、裏面25の裏面パッド30の金属層32の表面には、メッキ層33がほぼ均一な厚みで形成される。また、表面パッド31の金属層32の表面にも同様にしてほぼ均一なメッキ層33が形成される。従って、表面24への電子部品の実装やマザーボードなどへの搭載が安定して行える複数の配線基板28を確実に提供することができる。
図5は、本発明による第2の多数個取り用配線基板40を示す平面図、図6は、図5中のU−U線の矢視に沿った垂直断面図である。
多数個取り用配線基板40は、図5,図6に示すように、平面視の外形が長方形(矩形)であって、縦・横(平面)方向に沿って複数の配線基板pを併設する平面視が長方形(矩形)の配線基板集合領域Pと、係る集合領域Pの周囲を囲む平面視が四角枠形の耳部mと、を備えている。かかる多数個取り用配線基板40も、例えばアルミナ系材料からなる複数のセラミック層を一体に積層・焼成したものである。
尚、図5,図6中に示す破線fは、追って個々の配線基板pに分割するための切断予定面fを示す仮想線である。また、図5,図6中の符号41は、多数個取り用配線基板40、配線基板集合領域P、各配線基板p、および耳部mの表面41を共通に示し、図5,図6中の符号42は、多数個取り用配線基板40、配線基板集合領域P、各配線基板p、および耳部mの裏面42を共通に示す。
図5,図6に示すように、耳部mの対向する左右の長辺には、それらの側面に開口する断面ほぼ半円形の溝45内に沿って、W、Mo、Cu、またはAgなどの金属層からなる断面ほぼ半円形のメッキ用導体46が、3個ずつ互いにほぼ等間隔で且つ対称に形成されている。
また、複数の配線基板pは、その内部にW、Mo、Cu、またはAgなどの金属層からなる導体層51を、その表面41にWなどの金属層からなる大小一対のパッド(導体層)47,48を、その裏面42にWなどの金属層からなる複数の裏面パッド(導体層)54をそれぞれ形成していると共に、これらを接続するWなどからなるビア導体52,53をそれぞれ内設している。比較的大きな上記パッド47は、その上に電子部品(図示せず)を導通状態で搭載し、比較的小さなパッド48は、上記電子部品との間でワイヤボンデイングされる。
上記パッド47,48や裏面パッド54は、W、Mo、Cu、またはAgなどからなる前記同様の金属層と、その表面に被覆されるNiメッキ層およびAgメッキ層からなるメッキ層とから形成されている。
切断予定面fを挟んで隣接する配線基板p,pの導体層51,51間、および切断予定面fを挟んで隣接する配線基板pと耳部mのメッキ用電極46から延びたタイバー49との間は、Wなどからなるタイバー50により接続されている。
図5に示すように、平面視が長方形(矩形)の配線基板集合領域Pにおける左右の長辺を二等分する距離b,b間の仮想線Lと上下の短辺を二等分する距離a,a間の仮想線とが交差する位置、あるいは、かかる集合領域Pにおける2つの対角線(図示せず)が交差する位置に、当該集合領域Pの中心点Cが位置する。
図5において、上記中心点Cを通過し、配線基板集合領域Pを左右に横切って、かかる集合領域Pの各短辺と平行で且つ左右の長辺(側辺)と直交する仮想線L上の両側に位置する左右の耳部mに、前記溝45の中心軸(図示せず)がある一対のメッキ用電極46を、それらの中心軸(図示せず)が上記仮想線L上に位置するように、配置している。
また、図5に示すように、上記左右の耳部mにおいて、上記メッキ用電極46から、配線基板集合領域Pを左右に横切る仮想線Lの長さ2aの2分の1に相当とする距離aを置いた位置ごとに、別のメッキ用電極46がそれぞれ配置されている。即ち、左右の耳部mには、上記距離aを隔てた位置ごとに中心軸を有する3個ずつのメッキ用電極46がそれぞれ対称に配置されている。
更に、図5において、左右の耳部mごとの上・下に位置する別のメッキ用電極46よりも、上下(外側)に位置する配線基板集合領域Pにおける最上段・最下下段の各配線基板pは、上記別のメッキ用電極46の中心軸から前記距離aの半分であるa/2の距離を越えないように、多数個取り用配線基板40における配線基板集合領域Pの位置が設定されている。
前記多数個取り用配線基板40は、次のようにして製造した。
予め、複数の大版用グリーンシートを製作し、それらの表面または裏面の少なくとも一方に、所定パターンの導電性ペーストを印刷すると共に、中層となる複数のグリーンシートには、これらを貫通するビアホールに導電性ペーストを充填した。次に、かかる複数のグリーンシートを積層・圧着して、グリーンシート積層体を形成し、当該グリーンシート積層体の側面に、断面ほぼ半円形の溝45を厚み方向に沿って形成した後、当該溝45内にも上記導電性ペーストを形成した。
次いで、上記グリーンシート積層体に対し、所定の温度帯で加熱・保持する焼成工程を施して、セラミック積層体とすると共に、上記各導電性ペーストを、メッキ用電極46、タイバー49,50、導体層51、パッド47,48、ビア導体52,53、および裏面パッド54とした。
そして、焼成済みのセラミック積層体の各メッキ用電極46に、図示しない電極棒を接触させて通電状態とし、かかるセラミック積層体を、Ni電解メッキ槽、Au電解メッキ槽、およびAg電解メッキ槽のメッキ液中に順次浸漬して、Ni電解メッキ、Au電解メッキ、およびAg電解メッキを順に施した。
この結果、パッド47,48、裏面パッド54の金属層の表面には、Ni、Au、およびAgメッキ層からなるメッキ層が形成された。この際、各配線基板pのパッド47,48,54は、複数のメッキ用電極46のうち、最接近するメッキ用電極46から、前記距離aのほぼ1.2倍以下の距離に位置するため、上記金属層と共に、これによりも電気抵抗が低いNi、Au、およびAgメッキ層とも介して、メッキ用電極46と導通できた。この結果、メッキ用電極46からの距離の長短による影響を最小限として、パッド47,48,54などの金属層の表面にほぼ均一な厚みのメッキ層を形成することができた。
尚、図5,図6中の破線で示す切断予定面fに沿って、公知のダイシング加工などを施すことで、個々の配線基板pに分割でき、且つ耳部mも除去できた。
図7は、異なる形態の第2の多数個取り用配線基板40aを示す平面図である。
多数個取り用配線基板40aは、図7に示すように、平面視がほぼ正方形(矩形)であって、縦・横(平面)方向に沿って複数の配線基板pを併設する平面視が正方形(矩形)の配線基板集合領域Pと、係る集合領域Pの周囲を囲む平面視が四角枠形の耳部mと、を備えている。かかる多数個取り用配線基板40aも、前記同様の複数のセラミック層を一体に積層・焼成したものである。
尚、図7中に示す破線fは、前記同様の切断予定面fを示す仮想線である。また、図7中の符号41は、多数個取り用配線基板40、配線基板集合領域P、各配線基板p、耳部mの表面41を示し、図7中の符号42は、多数個取り用配線基板40、配線基板集合領域P、各配線基板p、耳部mの裏面42を共通に示す。
図7に示すように、耳部mの対向する左右の各辺には、それらの側面に開口する断面ほぼ半円形の溝45内に沿って、WまたはMoからなる断面ほぼ半円形のメッキ用導体46が、2個ずつ互いに対称に形成されている。
また、複数の配線基板pは、前記同様の導体層51、大小一対のパッド47,48、ビア導体52,53、および複数の裏面パッド54を形成している。
更に、切断予定面fを挟んで隣接する配線基板p,pの導体層51,51間、および切断予定面fを挟んで隣接する配線基板pと耳部mのメッキ用電極46から延びたタイバー49との間は、前記同様のタイバー(50)により接続されている。
図7に示すように、平面視が正方形(矩形)の配線基板集合領域Pにおける左右の側辺を二等分する距離a,a間の仮想線Lと上下の側辺を二等分する距離a,a間の仮想線とが交差する位置、あるいは、かかる配線基板集合領域Pにおける2つの対角線(図示せず)が交差する位置に、当該集合領域Pの中心点Cがある。
また、図7において、上記中心点Cを通過し、配線基板集合領域Pを左右に横切って、かかる集合領域Pの上下の側辺と平行で且つ左右の側辺と直交する仮想線L上の両側に位置する左右の耳部mの側面から、上記仮想線Lの長さ2aのほぼ4分の1に相当する距離a/2を置いた位置ごとに、前記溝45の中心軸がある2個(複数)のメッキ用電極46が、それぞれ対称に配置されている。
更に、図7において、左右の耳部mごとに位置する各メッキ用電極46よりも、上下(外側)に位置する配線基板集合領域Pにおける最上段・最下下段の各配線基板pが、上記別のメッキ用電極46の中心軸から前記距離aの半分であるa/2の距離を越えないように、多数個取り用配線基板40aにおける配線基板集合領域Pの位置が設定されている。尚、配線基板集合領域Pが平面視で縦長の長方形である場合には、耳部mの長辺である左右の側辺に、4個、6個、または8個ごとのメッキ用電極46が、それぞれ対称に配置される。
以上のような多数個取り用配線基板40aも前記多数個取り用配線基板40と同様にして製造できた。
図8は、前記多数個取り用配線基板40,40aの変形形態である第2の多数個取り用配線基板40bを示す部分平面図である。
多数個取り用配線基板40bも、図8に示すように、平面視が矩形であって、前記同様の配線基板集合領域P、耳部m、複数の配線基板p、パッド47,48,54、および切断予定面fを有している。
多数個取り用配線基板40bが、前記多数個取り用配線基板40,40aと異なる部分は、耳部mにおける幅広の左右の各辺に、かかる耳部mの表面41と裏面42との間を貫通する断面ほぼ円形のスルーホール55の内面に沿って円筒形状に形成したスルーホール導体型のメッキ用電極56を複数個形成した点である。
前記メッキ用電極56は、多数個取り用配線基板40,40aごとにおける2種類の位置関係の何れかに従って、図8に示すように、耳部mにおける左右の辺ごとに複数個ずつ対称に形成されている。各メッキ用電極56と各配線基板pごとのパッド47,48などとは、前記同様のタイバー(50)などを介して、導通可能とされている。各メッキ用電極56には、耳部mの表面41と裏面42とに開口する中空部57が貫通しており、かかる中空部57に前記電極棒を挿入して、当該メッキ用電極56の内面に接触させることで、各パッド47,48などの表面に前記同様のメッキ層がほぼ均一な厚みにして形成されている。
以上のような多数個取り用配線基板40bも、複数のグリーンシートの周辺に互いに連通する貫通孔を形成し、かかる貫通孔の内面に前記導電性ペーストを塗布する以外は、前記多数個取り用配線基板40と同様にして製造することができた。
以上のような第2の多数個取り用配線基板40,40a,40bによれば、前記配線基板集合領域Pを挟んだ両側の耳部mに、複数個ずつのメッキ用電極46,56の何れかが、上記集合領域Pに併設された複数の配線基板pごと導体層51に対し、前記タイバー50を介してほぼ等間隔の距離にして、導通可能とされている。従って、前記メッキ用電極46,56との距離の長短による影響を最小限にできるため、各タイバー50および導体層51を介して、各配線基板pの表面41などに形成されたパッド47,48などに対し、ほぼ均一な厚みのAgを含むメッキ層を被覆することができる。このため、複数の配線基板pを効率良く製造できる多数個取り用配線基板40,40a,40bを提供することもできる。
尚、多数個取り用配線基板40,40a,40bにおいて、パッド47,48,タイバー50を、各配線基板pの表面41に露出するように形成しても良い。また、各配線基板pは、その表面41に開口する前記同様のキャビティを有する形態とし、かかるキャビティの底面に前記パッド47,48を形成しても良い。
本発明は、以上において説明した各形態に限定されるものではない。
前記タイバーは、前記多数個取り用配線基板および各配線基板の表面と裏面との双方に形成しても良い。かかる2系統のタイバーは、耳部に形成する同じメッキ用電極と導通したり、異なるメッキ用電極と個別に導通するようにしても良い。
また、前記多数個取り用配線基板は、低温焼成セラミックの一種であるガラス−セラミックの積層体や、例えばBT樹脂からなるコア基板の表面および裏面の少なくとも一方にエポキシ系などの樹脂層または樹脂フイルムを積層したものとしても良い。あるいは、セラミックなどからなるコア基板の表面および裏面の少なくとも一方にエポキシ系などの樹脂層を形成した形態としても良い。
更に、本発明の多数個取り用配線基板は、平面視で長方形を呈し、その耳部に周囲を囲まれる配線基板集合領域も上記とほぼ相似形の長方形としても良い。
本発明による第1の多数個取り用配線基板の一形態を示す平面図。 図1中のX−X線の矢視に沿った部分拡大断面図。 異なる形態の第1の多数個取り用配線基板を示す底面図。 図3中のZ−Z線の矢視に沿った部分拡大断面図。 本発明による第2の多数個取り用配線基板の一形態を示す平面図。 図5中のU−U線の矢視に沿った拡大断面図。 異なる形態の第2の多数個取り用配線基板を示す底面図。 更に異なる形態の第2の多数個取り用配線基板を示す部分平面図。
符号の説明
1,20,40,40a,40b…多数個取り用配線基板
2,22,P……………………配線基板集合領域
3,23,m……………………耳部
4,24,41…………………表面
5,25,42…………………裏面
7,27,46,56…………メッキ用電極
8,28,p……………………配線基板
9,19,49,50…………タイバー
11………………………………封止用金属層(導体層)
12,32………………………金属層
13,33………………………メッキ層
30,31,47,48………パッド(導体層)
51………………………………導体層
L…………………………………仮想線
C…………………………………中心点
a…………………………………仮想線の長さの半分の距離

Claims (4)

  1. 平面視の外形が矩形の多数個取り用配線基板であって、
    表面および裏面を有し且つ複数の配線基板を縦横の平面方向に沿って併設する配線基板集合領域と、
    上記配線基板集合領域の周囲を囲む耳部と、を備え、
    上記耳部に形成されたメッキ用電極と、上記配線基板集合領域に併設される複数の配線基板ごとの表面および裏面の少なくとも一方に形成された導体層との間とを接続し、且つ隣接する配線基板の各導体層の間を接続するタイバーは、上記多数個取り用配線基板の表面および裏面の少なくとも一方で且つ上記導体層が形成される面と同じ側に面して形成されている、
    ことを特徴とする多数個取り用配線基板。
  2. 平面視の外形が矩形の多数個取り用配線基板であって、
    平面視が矩形の表面および裏面を有し且つ複数の配線基板を縦横の平面方向に沿って併設する配線基板集合領域と、
    上記配線基板集合領域の周囲を囲む耳部と、
    上記耳部に形成される複数のメッキ用電極と、
    上記配線基板集合領域における複数の配線基板ごとの導体層と上記複数のメッキ用電極とを導通するタイバーと、を備え、
    上記複数のメッキ用電極は、上記配線基板集合領域における中心点付近を通過し且つかかる配線基板集合領域の側辺と直交する仮想線上に位置する耳部に、当該配線基板集合領域を挟むように、一対のメッキ用電極が配置されていると共に、
    上記耳部において、上記メッキ用電極から、上記配線基板集合領域を横切る上記仮想線の長さのほぼ2分の1に相当する距離を置いた位置ごとに、別のメッキ用電極が配置されている、
    ことを特徴とする多数個取り用配線基板。
  3. 平面視の外形が矩形の多数個取り用配線基板であって、
    平面視が矩形の表面および裏面を有し且つ複数の配線基板を縦横の平面方向に沿って併設する配線基板集合領域と、
    上記配線基板集合領域の周囲を囲む耳部と、
    上記耳部に形成される複数のメッキ用電極と、
    上記配線基板集合領域における複数の配線基板ごとの導体層と上記複数のメッキ用電極とを導通するタイバーと、を備え、
    上記複数のメッキ用電極は、配線基板集合領域における中心点付近を通過し且つかかる配線基板集合領域の側辺と直交する仮想線上に位置する耳部の位置から、上記配線基板集合領域を横切る上記仮想線の長さのほぼ4分の1に相当する距離を置いた位置ごとに配置されている、
    ことを特徴とする多数個取り用配線基板。
  4. 前記タイバーおよび導体層は、前記多数個取り用配線基板および各配線基板の表面および裏面の少なくとも一方に接する金属層と、その上に被覆されるメッキ層と、からなる、
    ことを特徴とする請求項1〜3の何れか一項に記載の多数個取り用配線基板。
JP2006070200A 2005-04-01 2006-03-15 多数個取り用配線基板 Pending JP2006310796A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006070200A JP2006310796A (ja) 2005-04-01 2006-03-15 多数個取り用配線基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005105631 2005-04-01
JP2006070200A JP2006310796A (ja) 2005-04-01 2006-03-15 多数個取り用配線基板

Publications (1)

Publication Number Publication Date
JP2006310796A true JP2006310796A (ja) 2006-11-09

Family

ID=37477261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006070200A Pending JP2006310796A (ja) 2005-04-01 2006-03-15 多数個取り用配線基板

Country Status (1)

Country Link
JP (1) JP2006310796A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053306A (ja) * 2005-08-19 2007-03-01 Nichicon Corp 混成集積回路およびその製造方法
JP2008186967A (ja) * 2007-01-30 2008-08-14 Ngk Spark Plug Co Ltd 多数個取り基板
JP2012204389A (ja) * 2011-03-23 2012-10-22 Ngk Spark Plug Co Ltd 多数個取り基板
JP2013229603A (ja) * 2012-04-25 2013-11-07 Semikron Elektronik Gmbh & Co Kg 基板と、少なくとも1つのパワー半導体コンポーネント用の基板を製造するための方法
JP7382279B2 (ja) 2020-05-21 2023-11-16 日本特殊陶業株式会社 多数個取り配線基板および配線基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053306A (ja) * 2005-08-19 2007-03-01 Nichicon Corp 混成集積回路およびその製造方法
JP4589199B2 (ja) * 2005-08-19 2010-12-01 ニチコン株式会社 混成集積回路の製造方法
JP2008186967A (ja) * 2007-01-30 2008-08-14 Ngk Spark Plug Co Ltd 多数個取り基板
JP4676964B2 (ja) * 2007-01-30 2011-04-27 日本特殊陶業株式会社 多数個取り基板
JP2012204389A (ja) * 2011-03-23 2012-10-22 Ngk Spark Plug Co Ltd 多数個取り基板
JP2013229603A (ja) * 2012-04-25 2013-11-07 Semikron Elektronik Gmbh & Co Kg 基板と、少なくとも1つのパワー半導体コンポーネント用の基板を製造するための方法
JP7382279B2 (ja) 2020-05-21 2023-11-16 日本特殊陶業株式会社 多数個取り配線基板および配線基板

Similar Documents

Publication Publication Date Title
US7683393B2 (en) Wiring substrate for mounting light emitting element
JP2004095799A (ja) 半導体装置およびその製造方法
US20140301054A1 (en) Wiring board for having light emitting element mounted thereon
US6555763B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
JP2008294253A (ja) 発光素子実装用配線基板
JP2006310796A (ja) 多数個取り用配線基板
JP2004104048A (ja) チップ型固体電解コンデンサ
JP4219371B2 (ja) 多数個取り配線基板
JP2009071299A (ja) 配線基板
KR100411862B1 (ko) 배선기판 및 반도체장치
JP2004319939A (ja) 発光素子収納用パッケージおよび発光装置
TWI603657B (zh) 配線基板及多片式配線基板
JP2004281994A (ja) 発光素子収納用パッケージおよび発光装置
JP4676964B2 (ja) 多数個取り基板
CN105471405B (zh) 布线基板及多连片式布线基板
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2005136019A (ja) 発光素子収納用パッケージ及びその製造方法
JP2009010103A (ja) 多数個取りセラミック基板
JP2008130946A (ja) 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法
JP4486583B2 (ja) 発光素子実装用配線基板
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
JP6193622B2 (ja) 配線基板ユニットおよびリード付き配線基板の製造方法
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
JP2004311916A (ja) 発光素子収納用パッケージおよび発光装置
JP2006269603A (ja) 配線基板および多数個取り用配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519