JP2009010103A - 多数個取りセラミック基板 - Google Patents
多数個取りセラミック基板 Download PDFInfo
- Publication number
- JP2009010103A JP2009010103A JP2007168898A JP2007168898A JP2009010103A JP 2009010103 A JP2009010103 A JP 2009010103A JP 2007168898 A JP2007168898 A JP 2007168898A JP 2007168898 A JP2007168898 A JP 2007168898A JP 2009010103 A JP2009010103 A JP 2009010103A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor layer
- layer
- ceramic
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】縦横に複数の基板部分を表面および裏面に沿って形成されたブレーク溝により分割してなる多数個取りセラミック基板において、表面および裏面に形成した導体層同士を確実に導通できる各基板部分を得る。
【解決手段】単層のセラミック層Sからなり、ほぼ矩形を呈する複数の基板部分10を縦横に隣接して有する基板本体2と、隣接する基板部分間における基板本体2の表面3および裏面の平面視で同じ位置に形成されたブレーク溝vと、該ブレーク溝vが直角に交差する位置ごとに形成され、基板本体を貫通する複数の貫通孔hと、該貫通孔hごとの内壁面に形成された筒形導体層16と、基板本体2の表面3における基板部分10ごとの四辺に沿って形成され、各コーナ付近で筒形導体層16と接続する表面導体層12とを含み、隣接する基板部分10ごとの表面導体層12は、筒形導体層16のみを介して互いに導通している多数個取りセラミック基板1。
【選択図】図1
【解決手段】単層のセラミック層Sからなり、ほぼ矩形を呈する複数の基板部分10を縦横に隣接して有する基板本体2と、隣接する基板部分間における基板本体2の表面3および裏面の平面視で同じ位置に形成されたブレーク溝vと、該ブレーク溝vが直角に交差する位置ごとに形成され、基板本体を貫通する複数の貫通孔hと、該貫通孔hごとの内壁面に形成された筒形導体層16と、基板本体2の表面3における基板部分10ごとの四辺に沿って形成され、各コーナ付近で筒形導体層16と接続する表面導体層12とを含み、隣接する基板部分10ごとの表面導体層12は、筒形導体層16のみを介して互いに導通している多数個取りセラミック基板1。
【選択図】図1
Description
本発明は、単層のセラミック層の表面に導体層を有する複数の基板部分を縦横に隣接して併有する多数個取りセラミック基板に関する。
水晶振動子や半導体素子などを搭載するセラミック基板を多数個取りで製作するに際し、第1・第2の導体ごとに異なる厚みや種類のメッキ層を効率的に被着するため、絶縁母基板内において縦横に隣接する基板領域間に跨り且つ上層と下層のセラミック層の間に第1のメッキ導通用配線(タイバー)を配置した多数個取り配線基板が提案されている(例えば、特許文献1参照)。
ところで、単層のセラミック層からなるセラミック基板を多数個取りするための多数個取りセラミック基板においては、前記特許文献1のような複数のセラミック層間に、隣接するセラミック基板ごとの各導体を接続するタイバーで配設することが不可能である。しかも、上記多数個取りセラミック基板の表面および裏面において、各セラミック基板の周辺に沿ったブレーク溝が形成されているため、かかるブレーク溝によって、隣接するセラミック基板ごとの表面および裏面の少なくとも一方に形成した表面導体層を接続できない、という問題もあった。
本発明は、背景技術において説明した問題点を解決し、単層のセラミック層からなり、縦横に隣接して複数の基板部分を併有し、かかる複数の基板部分間における表面および裏面に沿ってブレーク溝が形成されても、各基板部分の表面および裏面の少なくとも一方に形成した表面導体層同士を確実に導通できる多数個取りセラミック基板を提供する、ことを課題とする。
本発明は、前記課題を解決するため、単層のセラミック層からなり、縦横に隣接して複数の基板部分を併有する基板本体において、各基板部分ごとのコーナ付近を貫通する貫通孔の内壁面に形成する筒型導体層を介して、互いに隣接する基板部分ごとの表面導体層を接続する、ことに着想して成されたものである。
即ち、本発明の多数個取りセラミック基板(請求項1)は、単層のセラミック層からなり、表面および裏面を有し、且つ平面視でほぼ矩形を呈する複数の基板部分を縦横に隣接して有する基板本体と、上記基板部分の四辺に沿って、隣接する基板部分との間における基板本体の表面および裏面の平面視で同じ位置に形成されたブレーク溝と、かかるブレーク溝が交差する位置に形成され、且つ基板本体の表面と裏面との間を貫通する複数の貫通孔と、かかる貫通孔ごとの内壁面に形成された筒形導体層と、上記基板本体の表面および裏面の少なくとも一方における基板部分ごとにおいて、少なくとも対向する一対の辺にほぼ沿って形成され、且つ上記筒形導体層と接続する表面導体層と、を含み、隣接する基板部分ごとの上記表面導体層は、上記筒形導体層のみを介して互いに導通している、ことを特徴とする。
即ち、本発明の多数個取りセラミック基板(請求項1)は、単層のセラミック層からなり、表面および裏面を有し、且つ平面視でほぼ矩形を呈する複数の基板部分を縦横に隣接して有する基板本体と、上記基板部分の四辺に沿って、隣接する基板部分との間における基板本体の表面および裏面の平面視で同じ位置に形成されたブレーク溝と、かかるブレーク溝が交差する位置に形成され、且つ基板本体の表面と裏面との間を貫通する複数の貫通孔と、かかる貫通孔ごとの内壁面に形成された筒形導体層と、上記基板本体の表面および裏面の少なくとも一方における基板部分ごとにおいて、少なくとも対向する一対の辺にほぼ沿って形成され、且つ上記筒形導体層と接続する表面導体層と、を含み、隣接する基板部分ごとの上記表面導体層は、上記筒形導体層のみを介して互いに導通している、ことを特徴とする。
これによれば、前記複数の基板部分ごとの表面および裏面の少なくとも一方において、少なくとも対向する一対の辺にほぼ沿って形成された表面導体層は、かかる基板部分のコーナで筒形導体層のみを介して、隣接する基板部分の表面導体層と導通している。このため、単層のセラミック層からなる基板本体で且つ各基板部分ごと周辺に沿ってブレーク溝が形成されていても、各基板部分の表面導体層に対し、上記筒形導体層のみを介して、例えば、電解Niメッキおよび電解Auメッキにより、これらの金属メッキ層を所要の厚みで確実に被覆させた多数個取りセラミック基板とすることが可能である。
尚、前記セラミック層には、例えば、アルミナ、窒化アルミニウム、ムライトなどを主成分とする高温焼成セラミックのほか、例えば、ガラス−セラミックなどの低温焼成セラミックからなるものも含まれる。
また、前記貫通孔は、断面がほぼ円形であり、前記ブレーク溝が交差する位置ごとに形成されるほか、複数の交差する位置に対し、1つ置きなどの交互の位置に形成される。
更に、前記貫通孔の内壁面に沿って形成される前記筒形導体層は、ほぼ円筒形を呈し、主にW、Mo、Ag、Cuのメタライズ層と、その表面に被覆されるNiメッキ層およびAuメッキ層などとからなる。
また、前記表面導体層は、複数のセラミック基板ごとの表面および裏面の少なくとも一方に形成され、上記同様のW、MoとNi、Auメッキ層などからなる。
更に、前記ブレーク溝は、断面ほぼV字形で、前記基板本体の表面および裏面の同じ位置から、合計にて基板本体の厚みの40〜50%の深さで形成される。
加えて、前記基板部分は、平面視でほぼ矩形(正方形または長方形)を呈し、前記ブレーク溝に沿って切断・分割することで、例えば、セラミックパッケージの開口部をロウ材を介して密閉する蓋板(リッド)や、互いに離間する一対の表面導体層の上方に跨って電子部品を実装するセラミック基板として活用される。
また、前記貫通孔は、断面がほぼ円形であり、前記ブレーク溝が交差する位置ごとに形成されるほか、複数の交差する位置に対し、1つ置きなどの交互の位置に形成される。
更に、前記貫通孔の内壁面に沿って形成される前記筒形導体層は、ほぼ円筒形を呈し、主にW、Mo、Ag、Cuのメタライズ層と、その表面に被覆されるNiメッキ層およびAuメッキ層などとからなる。
また、前記表面導体層は、複数のセラミック基板ごとの表面および裏面の少なくとも一方に形成され、上記同様のW、MoとNi、Auメッキ層などからなる。
更に、前記ブレーク溝は、断面ほぼV字形で、前記基板本体の表面および裏面の同じ位置から、合計にて基板本体の厚みの40〜50%の深さで形成される。
加えて、前記基板部分は、平面視でほぼ矩形(正方形または長方形)を呈し、前記ブレーク溝に沿って切断・分割することで、例えば、セラミックパッケージの開口部をロウ材を介して密閉する蓋板(リッド)や、互いに離間する一対の表面導体層の上方に跨って電子部品を実装するセラミック基板として活用される。
また、本発明には、前記表面導体層は、前記基板本体の表面における基板部分ごとの四辺に沿ってほぼ矩形枠状に形成され、かかる表面導体層のコーナにおいて、当該基板部分のコーナ付近に位置する前記筒形導体層と接続されている、多数個取りセラミック基板(請求項2)も含まれる。
これによれば、前記複数の基板部分ごとの表面において、その四辺に沿ってほぼ矩形枠状に形成され表面導体層は、そのコーナにおいて、当該基板部分のコーナ付近に位置する複数(2〜4個)の前記筒形導体層と接続されている。このため、単層のセラミック層からなる基板本体で且つ基板部分ごと周辺に沿ってブレーク溝が形成されても、各基板部分の表面導体層に対し、複数の筒形導体層を介して、前記金属メッキ層を確実に被覆した多数個取りセラミック基板とすることが可能である。尚、前記表面導体層は、その各コーナにおいて、4個の筒形導体層と接続する形態が望ましい。
これによれば、前記複数の基板部分ごとの表面において、その四辺に沿ってほぼ矩形枠状に形成され表面導体層は、そのコーナにおいて、当該基板部分のコーナ付近に位置する複数(2〜4個)の前記筒形導体層と接続されている。このため、単層のセラミック層からなる基板本体で且つ基板部分ごと周辺に沿ってブレーク溝が形成されても、各基板部分の表面導体層に対し、複数の筒形導体層を介して、前記金属メッキ層を確実に被覆した多数個取りセラミック基板とすることが可能である。尚、前記表面導体層は、その各コーナにおいて、4個の筒形導体層と接続する形態が望ましい。
更に、本発明には、前記表面導体層は、平面視がほぼ長方形を呈する基板部分ごとの表面において対向する一対の短辺に沿って帯状に一対が形成され、かかる表面導体層が最接近するコーナ付近に位置する前記筒形導体層と接続されている、多数個取りセラミック基板(請求項3)も含まれる。
これによれば、平面視がほぼ長方形を呈する前記複数の基板部分ごとの表面において、その対向する一対の短辺に沿って帯状に形成された一対の表面導体層は、最接近する表面のコーナ付近に位置する前記筒形導体層を介して、隣接する基板部分の表面導体層と導通可能とされている。このため、単層のセラミック層からなる基板本体で且つ基板部分ごと周辺に沿ってブレーク溝が形成されていても、各基板部分における一対の表面導体層に対し、複数の筒形導体層を介して、比較的短かい通電経路で前記金属メッキを確実に被覆した多数個取りセラミック基板となる。尚、個々の表面導体層は、最接近する表面の各コーナ付近に位置する2個の筒形導体層と接続する形態が望ましい。
これによれば、平面視がほぼ長方形を呈する前記複数の基板部分ごとの表面において、その対向する一対の短辺に沿って帯状に形成された一対の表面導体層は、最接近する表面のコーナ付近に位置する前記筒形導体層を介して、隣接する基板部分の表面導体層と導通可能とされている。このため、単層のセラミック層からなる基板本体で且つ基板部分ごと周辺に沿ってブレーク溝が形成されていても、各基板部分における一対の表面導体層に対し、複数の筒形導体層を介して、比較的短かい通電経路で前記金属メッキを確実に被覆した多数個取りセラミック基板となる。尚、個々の表面導体層は、最接近する表面の各コーナ付近に位置する2個の筒形導体層と接続する形態が望ましい。
また、本発明には、前記表面導体層および筒形導体層は、W、Mo、Cu、またはAgからなるメタライズ層と、その表面に被覆されたNiメッキ層およびAuメッキ層からなる、多数個取りセラミック基板(請求項4)も含まれる。
これによれば、前記複数の基板部分ごとの表面および裏面の少なくとも一方に前記パターンで形成された表面導体層は、W、Mo、Cu、またはAgからなるメタライズ層に対し、同様なメタライズからなる前記筒形導体層を介して、所要の厚みのNiメッキ層およびAuメッキ層などが被覆されている。その結果、ロウ付け性や耐食性などに優れた表面導体層とすることができる。
これによれば、前記複数の基板部分ごとの表面および裏面の少なくとも一方に前記パターンで形成された表面導体層は、W、Mo、Cu、またはAgからなるメタライズ層に対し、同様なメタライズからなる前記筒形導体層を介して、所要の厚みのNiメッキ層およびAuメッキ層などが被覆されている。その結果、ロウ付け性や耐食性などに優れた表面導体層とすることができる。
加えて、本発明には、前記基板本体における複数の基板部分うち、最外側に位置して整列する複数の基板部分における少なくとも一辺に沿って、前記セラミック層からなる耳部が設けられ、かかる耳部の側面に形成したメッキ用電極と、上記最外側に位置する複数の基板部分間と耳部との間に位置する前記筒形導体層とが、当該耳部の表面に形成した接続導体層を介して導通可能とされている、多数個取りセラミック基板(請求項5)も含まれる。
これによれば、上記耳部に形成されたメッキ用電極、接続導体層、および、複数の基板部分間と耳部との間に位置する前記筒形導体層を介して、前記複数の基板部分ごとの表面および裏面の少なくとも一方に前記パターンで形成された表面導体層となるメタライズ層に対し、外部電源からメッキ電流を確実に通電可能とされている。このため、所要の厚みのNiメッキ層およびAuメッキ層が被覆された表面導体層を有する複数の基板部分を縦横に併有する多数個取りセラミック基板を提供することが可能である。
これによれば、上記耳部に形成されたメッキ用電極、接続導体層、および、複数の基板部分間と耳部との間に位置する前記筒形導体層を介して、前記複数の基板部分ごとの表面および裏面の少なくとも一方に前記パターンで形成された表面導体層となるメタライズ層に対し、外部電源からメッキ電流を確実に通電可能とされている。このため、所要の厚みのNiメッキ層およびAuメッキ層が被覆された表面導体層を有する複数の基板部分を縦横に併有する多数個取りセラミック基板を提供することが可能である。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明による一形態の多数個取りセラミック基板1を示す平面図、図2は、図1中のX−X線の矢視に沿った断面図、図3は、図1中の一点鎖線部分Yの拡大斜視図、図4は、図1中のZ−Z線の矢視に沿った断面図である。
多数個取りセラミック基板1は、図1,図3,図4に示すように、単層のセラミック層Sからなり、表面3、裏面4、および側面5を有し、平面視がほぼ長方形(矩形)を呈する複数の基板部分10を縦横に隣接している基板領域aと、かかる基板領域aの四辺を囲う平面視がほぼ四角枠形の耳部mと、を有する平面視がほぼ長方形の基板本体2を備えている。上記セラミック層Sは、例えば、アルミナを主成分としており、約200〜300μmの厚みである。
尚、表面3および裏面4は、以下の説明において、基板本体2、各基板部分10、および耳部mに共通して用いられ、側面5は、基板本体2および耳部mに共通して用いられる。
図1は、本発明による一形態の多数個取りセラミック基板1を示す平面図、図2は、図1中のX−X線の矢視に沿った断面図、図3は、図1中の一点鎖線部分Yの拡大斜視図、図4は、図1中のZ−Z線の矢視に沿った断面図である。
多数個取りセラミック基板1は、図1,図3,図4に示すように、単層のセラミック層Sからなり、表面3、裏面4、および側面5を有し、平面視がほぼ長方形(矩形)を呈する複数の基板部分10を縦横に隣接している基板領域aと、かかる基板領域aの四辺を囲う平面視がほぼ四角枠形の耳部mと、を有する平面視がほぼ長方形の基板本体2を備えている。上記セラミック層Sは、例えば、アルミナを主成分としており、約200〜300μmの厚みである。
尚、表面3および裏面4は、以下の説明において、基板本体2、各基板部分10、および耳部mに共通して用いられ、側面5は、基板本体2および耳部mに共通して用いられる。
図1に示すように、基板部分10ごとの表面3には、その四辺に沿って平面視がほぼ長方形(矩形)状であり、中央部のほぼ長方形の中抜き部14を囲む表面導体層12が形成されている。かかる表面導体層12は、WまたはMoからなるメタライズ層と、その表面に所要の厚みで被覆されたNiおよびAuメッキ層(何れも図示せず)とからなる。尚、基板部分10ごとの表面3および裏面4は、例えば、長辺が約3.2mmで且つ短辺が約1.5mmの寸法である。
また、基板部分10ごとの四辺に沿い且つ隣接する基板部分10または耳部mとの間の表面3および裏面4には、断面ほぼV形のブレーク溝vが対称に形成され、これら全体の深さは、セラミック層Sの厚みの約40〜50%である。尚、図4中におけるブレーク溝v,v間の破線は、仮想の切断予定面fを示す。
また、基板部分10ごとの四辺に沿い且つ隣接する基板部分10または耳部mとの間の表面3および裏面4には、断面ほぼV形のブレーク溝vが対称に形成され、これら全体の深さは、セラミック層Sの厚みの約40〜50%である。尚、図4中におけるブレーク溝v,v間の破線は、仮想の切断予定面fを示す。
更に、図1〜図3に示すように、上記ブレーク溝vが直角に交差する基板部分10ごとの各コーナ付近、あるいは、基板領域aの最外側に位置する基板部分10の各コーナ付近と耳部mとの間には、それぞれ基板本体2の表面3と裏面4との間を、断面ほぼ円形の貫通孔hが貫通している。また、かかる貫通孔hごとの内壁面に沿って、全体がほぼ円筒形を呈する筒形導体層16が形成されている。
図3の部分斜視図で例示するように、互いに隣接する4個の基板部分10ごとの表面導体層12の各コーナ付近の部分は、縦横のブレーク溝vが直角に交差する位置を貫通する貫通孔hの内壁面に形成された筒形導体層16を介して、互いに導通可能とされている。このため、基板本体2の表面3のレベルでは、隣接する基板部分10,10の表面導体層12,12は、これらの間に形成されたブレーク溝vによって絶縁されているが、それらのコーナ付近の各貫通孔hごとに形成された複数の筒形導体層16を介して、互いに導通可能となっている。
尚、図2に示すように、各筒形導体層16における基板本体2の裏面4側には、底面視で円環形状の張出部18が接続されている。
図3の部分斜視図で例示するように、互いに隣接する4個の基板部分10ごとの表面導体層12の各コーナ付近の部分は、縦横のブレーク溝vが直角に交差する位置を貫通する貫通孔hの内壁面に形成された筒形導体層16を介して、互いに導通可能とされている。このため、基板本体2の表面3のレベルでは、隣接する基板部分10,10の表面導体層12,12は、これらの間に形成されたブレーク溝vによって絶縁されているが、それらのコーナ付近の各貫通孔hごとに形成された複数の筒形導体層16を介して、互いに導通可能となっている。
尚、図2に示すように、各筒形導体層16における基板本体2の裏面4側には、底面視で円環形状の張出部18が接続されている。
図1,図4に示すように、耳部mにおける一対の対向する長辺の側面5には、平面視がほぼ半円形の凹部6が複数形成され、各凹部6の内壁面に沿って、断面ほぼ半円形のメッキ用電極7が複数形成されている。各長辺の耳部mごとの表面3に露出する各メッキ用電極7の上端部には、当該耳部mの表面3の長手方向に沿って形成された接続導体層8が接続されている。かかる接続導体層8は、基板領域aの最外側に位置する基板部分10の各コーナ付近と当該耳部mとの間に位置する貫通孔hごとの筒形導体層16と、それらの上端から表面3の耳部m側にほぼ半円形に拡がる張出部17および複数の短い接続導体層9を介して、導通可能とされている。尚、メッキ用電極7および接続導体層8,9も、WまたはMoなどからなるメタライズ層と、その表面に所要の厚みで被覆されたNiおよびAuメッキ層(何れも図示せず)とからなる。また、メッキ用電極7および接続導体層8,9は、短辺の耳部mにも更に形成しても良い。
図1〜図4に示すように、複数の基板部分10ごとの表面導体層12は、それらの周辺を囲むブレーク溝vによって、互いに絶縁されているが、かかる表面導体層12の各コーナごとにおける貫通孔hごとの内壁面に沿った4個の筒形導体層16と導通すると共に、長辺の耳部mごとに形成された接続導体層8,9を介して、複数のメッキ用電極7とも互いに導通可能とされている。
以上のような多数個取りセラミック基板1によれば、複数の基板部分10ごとの表面3における四辺に沿って形成された表面導体層12は、かかる基板部分10の各コーナ付近で筒形導体層16のみを介して、隣接する基板部分10の表面導体層12と導通している。このため、単層のセラミック層Sからなる基板本体2で且つ各基板部分10ごと周辺に沿ってブレーク溝vが形成されていても、各基板部分10の表面導体層12に対し、筒形導体層16および接続導体層8,9を介して、メッキ用電極7に接触させる電極棒により、電解Niメッキおよび電解Auメッキを施すことができる。従って、所要厚さの金属メッキ層を基板部分10ごとの表面導体層12に確実に被覆した多数個取りセラミック基板1となる。
以上のような多数個取りセラミック基板1によれば、複数の基板部分10ごとの表面3における四辺に沿って形成された表面導体層12は、かかる基板部分10の各コーナ付近で筒形導体層16のみを介して、隣接する基板部分10の表面導体層12と導通している。このため、単層のセラミック層Sからなる基板本体2で且つ各基板部分10ごと周辺に沿ってブレーク溝vが形成されていても、各基板部分10の表面導体層12に対し、筒形導体層16および接続導体層8,9を介して、メッキ用電極7に接触させる電極棒により、電解Niメッキおよび電解Auメッキを施すことができる。従って、所要厚さの金属メッキ層を基板部分10ごとの表面導体層12に確実に被覆した多数個取りセラミック基板1となる。
図5は、前記多数個取りセラミック基板1を、その基板本体2の表・裏面3,4間で対向する前記ブレーク溝v,vおよびこれらの間の切断予定面fに沿って、基板本体2を切断・分割して得られた複数個のうちの1個のセラミック基板10を、表面3側から示した斜視図、図6は、その裏面4側から示した斜視図である。
図5,図6に示すように、セラミック基板10は、ほぼ直方体を呈するセラミック製の本体11、その表面3に形成され且つ中抜き部14を囲む表面導体層12、上記本体11の各コーナごとの厚み方向に沿った浅い円弧形の凹部13に形成された曲面導体層15、および裏面4側の各凹部13に沿って形成された円弧形導体層19と、を備えている。
図5,図6に示すように、セラミック基板10は、ほぼ直方体を呈するセラミック製の本体11、その表面3に形成され且つ中抜き部14を囲む表面導体層12、上記本体11の各コーナごとの厚み方向に沿った浅い円弧形の凹部13に形成された曲面導体層15、および裏面4側の各凹部13に沿って形成された円弧形導体層19と、を備えている。
前記本体11の各凹部13ごとにおいて、表面導体層12の各コーナ部分、曲面導体層15、および円弧形導体層19は、互いに導通可能に接続されている。前記曲面導体層15は、前記筒形導体層16が軸方向に沿って4分割されたものであり、前記円弧形導体層19は、筒形導体層16の前記張出部18が同じく4分割されたものである。
以上のようなセラミック基板10は、その表面3に中抜き部14を囲むほぼ長方形の表面導体層12が、WまたはMoからなるメタライズ層と、その表面に所要の厚みで被覆されたNiメッキ層およびAuメッキ層からなっている。従って、水晶振動子などの電子部品をキャビティ内に搭載したセラミックパッケージの開口部に、ロウ材を介して表面導体層12を接合することで、かかるパッケージの開口部を確実に密閉する蓋板(リッド)として活用することが可能となる。
以上のようなセラミック基板10は、その表面3に中抜き部14を囲むほぼ長方形の表面導体層12が、WまたはMoからなるメタライズ層と、その表面に所要の厚みで被覆されたNiメッキ層およびAuメッキ層からなっている。従って、水晶振動子などの電子部品をキャビティ内に搭載したセラミックパッケージの開口部に、ロウ材を介して表面導体層12を接合することで、かかるパッケージの開口部を確実に密閉する蓋板(リッド)として活用することが可能となる。
ここで、前記多数個取りセラミック基板1の製造方法について、説明する。
予め、所定量ずつのアルミナ粉末、樹脂バインダ、および各種の溶剤を、セラミック製のポット内で攪拌・混合して、セラミックスラリを製作した。
かかるセラミックスラリに対し、ドクターブレード法に施して、図7の断面図で示すように、厚みが250μmで、表面3、裏面4、および四辺の側面5を有する大判のグリーンシートsを製作した。かかるグリーンシートsは、図7の前後方向および左右方向に沿って設定された仮想の切断予定面fに囲まれ且つ縦横に隣接する複数の基板部分(10)となる基板領域aと、その周囲を囲む耳部mとからなる。尚、グリーンシートsは、未焼成の前記基板本体2とほぼ同じである。
予め、所定量ずつのアルミナ粉末、樹脂バインダ、および各種の溶剤を、セラミック製のポット内で攪拌・混合して、セラミックスラリを製作した。
かかるセラミックスラリに対し、ドクターブレード法に施して、図7の断面図で示すように、厚みが250μmで、表面3、裏面4、および四辺の側面5を有する大判のグリーンシートsを製作した。かかるグリーンシートsは、図7の前後方向および左右方向に沿って設定された仮想の切断予定面fに囲まれ且つ縦横に隣接する複数の基板部分(10)となる基板領域aと、その周囲を囲む耳部mとからなる。尚、グリーンシートsは、未焼成の前記基板本体2とほぼ同じである。
次いで、平面視で縦横の切断予定面fが交差する位置ごとに、パンチングを行って、図8に示すように、複数の貫通孔hを形成した。また、図8で対向する左右の耳部mの側面5における所定の位置に対し、打ち抜き加工を行って、平面視がほぼ半円形である複数の凹部6を形成した。
次に、グリーンシートsの表面3において、縦横の切断予定面f,fに囲まれた部分ごとに対し、W粉末を含む導電性ペーストをスクリーン印刷して、図9に示すように、内側に中抜き部14を有する平面視がほぼ長方形のパターンを呈するメタライズ層のみからなる表面導体層12を格子状にして複数個形成した。
更に、対向する一対の耳部mの表面3に上記同様の導電性ペーストをスクリーン印刷して、図9に示すように、メタライズ層からなる接続導体層8(9)を形成すると共に、一対の耳部mの側面5の各凹部6の内壁面に沿って、メタライズ層のみからなるメッキ用電極7を形成した。
次に、グリーンシートsの表面3において、縦横の切断予定面f,fに囲まれた部分ごとに対し、W粉末を含む導電性ペーストをスクリーン印刷して、図9に示すように、内側に中抜き部14を有する平面視がほぼ長方形のパターンを呈するメタライズ層のみからなる表面導体層12を格子状にして複数個形成した。
更に、対向する一対の耳部mの表面3に上記同様の導電性ペーストをスクリーン印刷して、図9に示すように、メタライズ層からなる接続導体層8(9)を形成すると共に、一対の耳部mの側面5の各凹部6の内壁面に沿って、メタライズ層のみからなるメッキ用電極7を形成した。
また、各貫通孔hの内壁面に対し、裏面4側からの負圧を利用しつつ、表面3側から上記同様の導電性ペーストを吸引・塗布させて、図9に示すように、メタライズ層からなり且つほぼ円筒形の筒形導体層16aを、貫通孔hごとに形成した。この際、各筒形導体層16aの上端には、グリーンシートsの表面3に円環状に拡がる張出部17が併せて形成されるため、複数の前記表面導体12の各コーナ部と接続されると共に、基板領域aの最外側の各筒形導体層16aの上端に形成された張出部17は、前記接続導体層9の何れかと接続された。
引き続いて、各貫通孔hの内壁面で且つ筒形導体層16aに覆われていない部分に対し、表面3側からの負圧を利用しつつ、裏面4側から上記同様の導電性ペーストを吸引・塗布させて、図10に示すように、各貫通孔hごとの内壁面に沿ったメタライズ層のみからなるほぼ円筒形の筒形導体層16を形成した。この際、各筒形導体層16の下端には、グリーンシートsの裏面4に円環状に拡がる張出部18が併せて形成された。
引き続いて、各貫通孔hの内壁面で且つ筒形導体層16aに覆われていない部分に対し、表面3側からの負圧を利用しつつ、裏面4側から上記同様の導電性ペーストを吸引・塗布させて、図10に示すように、各貫通孔hごとの内壁面に沿ったメタライズ層のみからなるほぼ円筒形の筒形導体層16を形成した。この際、各筒形導体層16の下端には、グリーンシートsの裏面4に円環状に拡がる張出部18が併せて形成された。
更に、図11に示すように、グリーンシートsの表面3に形成された複数の表面導体層12ごとの周囲に沿うと共に、各筒形導体層16の中心部を通過するように、図示しないブレードを縦横に複数回挿入して、ブレーク溝vを格子枠状にして形成した。引き続いて、グリーンシートsの裏面4からも、平面視で表面3側の各ブレーク溝vと同じ位置にブレーク溝vを格子枠状にして形成した。
そして、表・裏面3,4にブレーク溝vが形成されたグリーンシートsを、図示しない焼成炉に挿入して、所定の温度帯で焼成した。
その結果、前記図1〜図4で示した多数個取りセラミック基板1を得ることができた。
そして、焼成後の多数個取りセラミック基板1を、厚み方向に対向する各ブレーク溝v,vおよび前記切断予定面fに沿って、切断・分割することにより、前記図5,図6で示したセラミック基板10を同時に複数個得ることができた。
そして、表・裏面3,4にブレーク溝vが形成されたグリーンシートsを、図示しない焼成炉に挿入して、所定の温度帯で焼成した。
その結果、前記図1〜図4で示した多数個取りセラミック基板1を得ることができた。
そして、焼成後の多数個取りセラミック基板1を、厚み方向に対向する各ブレーク溝v,vおよび前記切断予定面fに沿って、切断・分割することにより、前記図5,図6で示したセラミック基板10を同時に複数個得ることができた。
図12は、異なる形態の多数個取りセラミック基板1aを示す平面図、図13は、図12中の一点鎖線部分Qの部分斜視図、図14は、図12中のR−R線の矢視に沿った断面図である。
多数個取りセラミック基板1aは、図12,図14に示すように、単層のセラミック層Sからなり、表面3、裏面4、および側面5を有し、平面視がほぼ長方形(矩形)を呈する複数の基板部分20を縦横に隣接している基板領域aと、かかる基板領域aの周囲を囲う前記同様の耳部mと、を有する前記同様の基板本体2を備えている。
図12に示すように、各基板部分20において、平面視がほぼ長方形(矩形)を呈する表面3には、対向する一対の短辺に沿って帯状に延びた一対の表面導体層22と、かかる表面導体層22ごとの中間から表面3の中央側に対称に延びた実装部23とが形成されている。かかる表面導体層22および実装部23は、WまたはMoなどからなるメタライズ層と、その表面に所要の厚みで被覆されたNiメッキ層およびAuメッキ層(何れも図示せず)とからなる。
多数個取りセラミック基板1aは、図12,図14に示すように、単層のセラミック層Sからなり、表面3、裏面4、および側面5を有し、平面視がほぼ長方形(矩形)を呈する複数の基板部分20を縦横に隣接している基板領域aと、かかる基板領域aの周囲を囲う前記同様の耳部mと、を有する前記同様の基板本体2を備えている。
図12に示すように、各基板部分20において、平面視がほぼ長方形(矩形)を呈する表面3には、対向する一対の短辺に沿って帯状に延びた一対の表面導体層22と、かかる表面導体層22ごとの中間から表面3の中央側に対称に延びた実装部23とが形成されている。かかる表面導体層22および実装部23は、WまたはMoなどからなるメタライズ層と、その表面に所要の厚みで被覆されたNiメッキ層およびAuメッキ層(何れも図示せず)とからなる。
また、基板部分20ごとの四辺に沿い且つ隣接する基板部分20,20間およびこれらと耳部mとの間の表面3および裏面4には、前記同様の断面ほぼV形であるブレーク溝vが対称に形成されている。尚、図14中におけるブレーク溝v,v間の破線は、仮想の切断予定面fを示す。
更に、図12〜図14に示すように、上記ブレーク溝vが直角に交差する基板部分20ごとの各コーナ付近、あるいは、基板領域aの最外側に位置する基板部分20の各コーナ付近と耳部mとの間には、それぞれ基板本体2の表面3と裏面4との間を断面ほぼ円形の貫通孔hが貫通しており、かかる貫通孔hごとの内壁面に沿って、前記同様の筒形導体層16が形成されている。
更に、図12〜図14に示すように、上記ブレーク溝vが直角に交差する基板部分20ごとの各コーナ付近、あるいは、基板領域aの最外側に位置する基板部分20の各コーナ付近と耳部mとの間には、それぞれ基板本体2の表面3と裏面4との間を断面ほぼ円形の貫通孔hが貫通しており、かかる貫通孔hごとの内壁面に沿って、前記同様の筒形導体層16が形成されている。
図13の部分斜視図で例示するように、互いに隣接する4個の基板部分20ごとの表面導体層22の各コーナ部分は、縦横のブレーク溝vが直角に交差する位置を貫通する貫通孔hの内壁面に形成された筒形導体層16を介して、互いに導通可能とされている。このため、基板本体2の表面3のレベルでは、隣接する各基板部分20の表面導体層22および実装部23は、これらの間に形成されたブレーク溝vによって互いに絶縁されているが、それらが最接近するコーナ付近の各貫通孔hごとに形成された複数の筒形導体層16を介して、互いに導通可能となっている。
図12に示すように、耳部mにおける一対の対向する長辺の側面5には、前記同様の凹部6が複数形成され、各凹部6の内壁面に沿って、前記同様のメッキ用電極7が複数形成されている。各長辺の耳部mの表面3に露出する各メッキ用電極7の上端部には、当該耳部mの表面3に形成された前記同様の接続導体層8が接続されている。かかる接続導体層8は、基板領域aの最外側に位置する基板部分20の各コーナ付近と当該耳部mとの間に位置する貫通孔hごとの筒形導体層16と、それらの上端から表面3の耳部m側にほぼ半円形に拡がる張出部17および複数の接続導体層9とを介して、導通可能とされている。尚、メッキ用電極7および接続導体層8,9は、短辺の耳部mにも形成しても良い。
図12〜図14に示すように、複数の基板部分20ごとにおける一対ずつの表面導体層22および実装部23は、それらの周辺を囲むブレーク溝vによって、互いに絶縁されている。しかし、かかる一対ずつの表面導体層22は、それらが最接近する各コーナごとの貫通孔hごとに沿った筒形導体層16と導通すると共に、長辺の耳部mごとに形成された接続導体層8,9を介して、複数のメッキ用電極7とも互いに導通可能とされている。
図12〜図14に示すように、複数の基板部分20ごとにおける一対ずつの表面導体層22および実装部23は、それらの周辺を囲むブレーク溝vによって、互いに絶縁されている。しかし、かかる一対ずつの表面導体層22は、それらが最接近する各コーナごとの貫通孔hごとに沿った筒形導体層16と導通すると共に、長辺の耳部mごとに形成された接続導体層8,9を介して、複数のメッキ用電極7とも互いに導通可能とされている。
以上のような多数個取りセラミック基板1aによれば、複数の基板部分20ごとの表面3において、対向する一対の短辺に沿って形成された表面導体層22および実装部23は、かかる基板部分20の各コーナ付近で筒形導体層16のみを介して、隣接する基板部分20の表面導体層22などと導通している。このため、単層のセラミック層Sからなる基板本体2で且つ基板部分20ごと周辺に沿ってブレーク溝vが形成されていても、各基板部分20の表面導体層22などに対し、筒形導体層16および接続導体層8,9を介して、導通するメッキ用電極7に、電極棒に接触させることにより、電解Niメッキおよび電解Auメッキを施すことができる。
従って、これらの金属メッキ層を基板部分20ごとの表面導体層22および実装部23に確実に被覆した多数個取りセラミック基板1aとなっている。
尚、多数個取りセラミック基板1aも、前記同様の方法によって製造される。
従って、これらの金属メッキ層を基板部分20ごとの表面導体層22および実装部23に確実に被覆した多数個取りセラミック基板1aとなっている。
尚、多数個取りセラミック基板1aも、前記同様の方法によって製造される。
図15は、前記多数個取りセラミック基板1aを、その基板本体2の表・裏面3,4間で対向する前記ブレーク溝v,vおよび切断予定面fに沿って、基板本体2を切断・分割して得られた複数個のセラミック基板20うち、1個のセラミック基板20を、表面3側から示した斜視図である。
図15に示すように、セラミック基板20は、ほぼ直方体を呈するセラミック製の本体21、その表面3の対向する短辺に沿って形成された一対の表面導体層22、これらの中間から表面3の中央側に対称に延びた一対の実装部23、本体21の各コーナごとの厚み方向に沿った浅い円弧形の凹部25に沿って形成された曲面導体層24、を備えている。尚、裏面4側の各凹部25に沿って、前記同様の円弧形導体層26が形成されている。
図15に示すように、セラミック基板20は、ほぼ直方体を呈するセラミック製の本体21、その表面3の対向する短辺に沿って形成された一対の表面導体層22、これらの中間から表面3の中央側に対称に延びた一対の実装部23、本体21の各コーナごとの厚み方向に沿った浅い円弧形の凹部25に沿って形成された曲面導体層24、を備えている。尚、裏面4側の各凹部25に沿って、前記同様の円弧形導体層26が形成されている。
前記本体21の各凹部25ごとにおいて、一対の表面導体層22ごとの各コーナ部分、曲面導体層24、および円弧形導体層26は、互いに導通可能に接続されている。前記曲面導体層24は、前記筒形導体層16が軸方向に沿って4分割されたものであり、次述する円弧形導体層26は、筒形導体層16の前記張出部18が同じく4分割されたものである。
図16で例示するように、セラミック基板20には、その表面3の中央部において対称に位置する一対の実装部23,23間に跨って、樹脂絶縁層27またはロウ材を介して、半導体素子などの電子部品28が実装がされる。かかる電子部品28は、ボンディングワイヤwを介して、一対の表面導体層22と個別に導通され、かかる表面導体層22は、それぞれ各コーナの曲面導体層24および円弧形導体層26と、個別に導通している。尚、上記ロウ材を介して実装した電子部品28の場合には、上記ワイヤwは省略される。
図16で例示するように、セラミック基板20には、その表面3の中央部において対称に位置する一対の実装部23,23間に跨って、樹脂絶縁層27またはロウ材を介して、半導体素子などの電子部品28が実装がされる。かかる電子部品28は、ボンディングワイヤwを介して、一対の表面導体層22と個別に導通され、かかる表面導体層22は、それぞれ各コーナの曲面導体層24および円弧形導体層26と、個別に導通している。尚、上記ロウ材を介して実装した電子部品28の場合には、上記ワイヤwは省略される。
例えば、図16に示すように、セラミック基板20の各円弧形導体層26を、プリント基板などのマザーボード30の表面31に形成された一対の表面端子32上に載置し、各曲面導体層24と各表面端子32との間に、フィレット形状のハンダ29を形成して、当該セラミック基板20をマザーボード30の表面31上に搭載することもできる。その結果、マザーボード30側の図示しない回路からセラミック基板20に実装された電子部品28を制御することが可能となる。
尚、セラミック基板20の表面3に形成される一対の表面導体層22から、それぞれ2つ以上の実装部を平行に延在させることで、複数の電子部品を実装したり、多数の外部端子を有する1つの電子部品を実装することも可能である。
尚、セラミック基板20の表面3に形成される一対の表面導体層22から、それぞれ2つ以上の実装部を平行に延在させることで、複数の電子部品を実装したり、多数の外部端子を有する1つの電子部品を実装することも可能である。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記セラミック層Sは、ガラス−セラミックなどの低温焼成セラミックからなるものとしても良く、かかる場合では、前記表面導体層12,22などには、AgまたはCuからなるメタライズ層と、その表面に被覆されるNiメッキ層およびAuメッキ層などと、からなる形態が適用される。
また、前記多数個取りセラミック基板1,1aにおける複数の基板部分10,20の裏面4側にも、複数のコーナ付近の筒形導体層16と接続される裏面(表面)導体層を形成することも可能である。
更に、前記多数個取りセラミック基板1aにおける複数の基板部分20の表面3に、一対の短辺に沿って形成される前記一対の表面導体層22,22と、これらの間を接続する中央導体層とを形成し、平面視が全体としてほぼエ字形を呈する単一の表面導体層としても良い。あるいは、上記一対の表面導体層22,22と、これらの一端から一辺に沿って延びた一対の側辺導体層とを形成し、平面視がほぼL字形およびほぼ逆L字形を呈する一対の表面導体層としても良い。
加えて、前記基板本体2や基板部分10,20は、平面視でほぼ正方形を呈する形態としても良い。
例えば、前記セラミック層Sは、ガラス−セラミックなどの低温焼成セラミックからなるものとしても良く、かかる場合では、前記表面導体層12,22などには、AgまたはCuからなるメタライズ層と、その表面に被覆されるNiメッキ層およびAuメッキ層などと、からなる形態が適用される。
また、前記多数個取りセラミック基板1,1aにおける複数の基板部分10,20の裏面4側にも、複数のコーナ付近の筒形導体層16と接続される裏面(表面)導体層を形成することも可能である。
更に、前記多数個取りセラミック基板1aにおける複数の基板部分20の表面3に、一対の短辺に沿って形成される前記一対の表面導体層22,22と、これらの間を接続する中央導体層とを形成し、平面視が全体としてほぼエ字形を呈する単一の表面導体層としても良い。あるいは、上記一対の表面導体層22,22と、これらの一端から一辺に沿って延びた一対の側辺導体層とを形成し、平面視がほぼL字形およびほぼ逆L字形を呈する一対の表面導体層としても良い。
加えて、前記基板本体2や基板部分10,20は、平面視でほぼ正方形を呈する形態としても良い。
1,1a……多数個取りセラミック基板
2……………基板本体
3……………表面
4……………裏面
5……………側面
7……………メッキ用電極
8,9………接続導体層
10,20…基板部分
12,22…表面導体層
16…………筒形導体層
S……………セラミック層
m……………耳部
h……………貫通孔
v……………ブレーク溝
2……………基板本体
3……………表面
4……………裏面
5……………側面
7……………メッキ用電極
8,9………接続導体層
10,20…基板部分
12,22…表面導体層
16…………筒形導体層
S……………セラミック層
m……………耳部
h……………貫通孔
v……………ブレーク溝
Claims (5)
- 単層のセラミック層からなり、表面および裏面を有し、且つ平面視でほぼ矩形を呈する複数の基板部分を縦横に隣接して有する基板本体と、
上記基板部分の四辺に沿って、隣接する基板部分との間における基板本体の表面および裏面の平面視で同じ位置に形成されたブレーク溝と、
上記ブレーク溝が交差する位置に形成され、且つ基板本体の表面と裏面との間を貫通する複数の貫通孔と、
上記貫通孔ごとの内壁面に形成された筒形導体層と、
上記基板本体の表面および裏面の少なくとも一方における基板部分ごとにおいて、少なくとも対向する一対の辺にほぼ沿って形成され、且つ上記筒形導体層と接続する表面導体層と、を含み、
隣接する基板部分ごとの上記表面導体層は、上記筒形導体層のみを介して互いに導通している、
ことを特徴とする多数個取りセラミック基板。 - 前記表面導体層は、前記基板本体の表面における基板部分ごとの四辺に沿ってほぼ矩形枠状に形成され、かかる表面導体層のコーナにおいて、当該基板部分のコーナ付近に位置する前記筒形導体層と接続されている、
ことを特徴とする請求項1に記載の多数個取りセラミック基板。 - 前記表面導体層は、平面視がほぼ長方形を呈する基板部分ごとの表面において対向する一対の短辺に沿って帯状に一対が形成され、かかる表面導体層が最接近するコーナ付近に位置する前記筒形導体層と接続されている、
ことを特徴とする請求項1に記載の多数個取りセラミック基板。 - 前記表面導体層および筒形導体層は、W、Mo、Cu、またはAgからなるメタライズ層と、その表面に被覆されたNiメッキ層およびAuメッキ層からなる、
ことを特徴とする請求項1乃至3の何れか一項に記載の多数個取りセラミック基板。 - 前記基板本体における複数の基板部分うち、最外側に位置して整列する複数の基板部分における少なくとも一辺に沿って、前記セラミック層からなる耳部が設けられ、かかる耳部の側面に形成したメッキ用電極と、上記最外側に位置する複数の基板部分間と耳部との間に位置する前記筒形導体層とが、当該耳部の表面に形成した接続導体層を介して導通可能とされている、
ことを特徴とする請求項1乃至4の何れか一項に記載の多数個取りセラミック基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007168898A JP2009010103A (ja) | 2007-06-27 | 2007-06-27 | 多数個取りセラミック基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007168898A JP2009010103A (ja) | 2007-06-27 | 2007-06-27 | 多数個取りセラミック基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009010103A true JP2009010103A (ja) | 2009-01-15 |
Family
ID=40324919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007168898A Pending JP2009010103A (ja) | 2007-06-27 | 2007-06-27 | 多数個取りセラミック基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009010103A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012108229A1 (ja) * | 2011-02-07 | 2012-08-16 | 株式会社村田製作所 | セラミック基板およびその製造方法 |
WO2012144115A1 (ja) * | 2011-04-19 | 2012-10-26 | 日本特殊陶業株式会社 | セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法 |
CN102933034A (zh) * | 2012-11-06 | 2013-02-13 | 大连太平洋电子有限公司 | 一种带有金手指插头印制板的划槽加工方法 |
JP2013214667A (ja) * | 2012-04-03 | 2013-10-17 | Ngk Spark Plug Co Ltd | セラミック配線基板の製造方法 |
JPWO2018216693A1 (ja) * | 2017-05-23 | 2020-03-19 | 京セラ株式会社 | 多数個取り配線基板、電子部品収納用パッケージ、および電子装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH058971U (ja) * | 1991-07-16 | 1993-02-05 | 京セラ株式会社 | 多数個取りセラミツク基板 |
JPH10223994A (ja) * | 1997-02-06 | 1998-08-21 | Murata Mfg Co Ltd | 電子回路基板 |
JP2000151037A (ja) * | 1998-11-17 | 2000-05-30 | Kyocera Corp | 多数個取り配線基板 |
JP2002134646A (ja) * | 2000-10-30 | 2002-05-10 | Kyocera Corp | 配線基板の製造方法 |
JP2003318314A (ja) * | 2002-04-24 | 2003-11-07 | Kyocera Corp | 多数個取り配線基板 |
JP2004047821A (ja) * | 2002-07-12 | 2004-02-12 | Kyocera Corp | 多数個取り配線基板 |
JP2006005035A (ja) * | 2004-06-16 | 2006-01-05 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ |
JP2006041310A (ja) * | 2004-07-29 | 2006-02-09 | Kyocera Corp | 多数個取り配線基板 |
JP2006128297A (ja) * | 2004-10-27 | 2006-05-18 | Kyocera Corp | 多数個取り配線基板および電子装置 |
-
2007
- 2007-06-27 JP JP2007168898A patent/JP2009010103A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH058971U (ja) * | 1991-07-16 | 1993-02-05 | 京セラ株式会社 | 多数個取りセラミツク基板 |
JPH10223994A (ja) * | 1997-02-06 | 1998-08-21 | Murata Mfg Co Ltd | 電子回路基板 |
JP2000151037A (ja) * | 1998-11-17 | 2000-05-30 | Kyocera Corp | 多数個取り配線基板 |
JP2002134646A (ja) * | 2000-10-30 | 2002-05-10 | Kyocera Corp | 配線基板の製造方法 |
JP2003318314A (ja) * | 2002-04-24 | 2003-11-07 | Kyocera Corp | 多数個取り配線基板 |
JP2004047821A (ja) * | 2002-07-12 | 2004-02-12 | Kyocera Corp | 多数個取り配線基板 |
JP2006005035A (ja) * | 2004-06-16 | 2006-01-05 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ |
JP2006041310A (ja) * | 2004-07-29 | 2006-02-09 | Kyocera Corp | 多数個取り配線基板 |
JP2006128297A (ja) * | 2004-10-27 | 2006-05-18 | Kyocera Corp | 多数個取り配線基板および電子装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012108229A1 (ja) * | 2011-02-07 | 2012-08-16 | 株式会社村田製作所 | セラミック基板およびその製造方法 |
WO2012144115A1 (ja) * | 2011-04-19 | 2012-10-26 | 日本特殊陶業株式会社 | セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法 |
JP2012227299A (ja) * | 2011-04-19 | 2012-11-15 | Ngk Spark Plug Co Ltd | セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法 |
CN103477723A (zh) * | 2011-04-19 | 2013-12-25 | 日本特殊陶业株式会社 | 陶瓷布线基板、组合陶瓷布线基板及其制造方法 |
TWI488548B (zh) * | 2011-04-19 | 2015-06-11 | Ngk Spark Plug Co | 陶瓷配線基板、多片式陶瓷配線基板、及其製造方法 |
KR101550125B1 (ko) * | 2011-04-19 | 2015-09-03 | 니혼도꾸슈도교 가부시키가이샤 | 세라믹 배선기판, 다수개 취득 세라믹 배선기판, 및 그 제조방법 |
US9232643B2 (en) | 2011-04-19 | 2016-01-05 | Ngk Spark Plug Co., Ltd. | Ceramic wiring board, multi-piece ceramic wiring board, and method for producing same |
JP2013214667A (ja) * | 2012-04-03 | 2013-10-17 | Ngk Spark Plug Co Ltd | セラミック配線基板の製造方法 |
CN102933034A (zh) * | 2012-11-06 | 2013-02-13 | 大连太平洋电子有限公司 | 一种带有金手指插头印制板的划槽加工方法 |
JPWO2018216693A1 (ja) * | 2017-05-23 | 2020-03-19 | 京セラ株式会社 | 多数個取り配線基板、電子部品収納用パッケージ、および電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981696B2 (ja) | パッケージ | |
JP4676964B2 (ja) | 多数個取り基板 | |
JP2009010103A (ja) | 多数個取りセラミック基板 | |
JP2009071299A (ja) | 配線基板 | |
CN105471405B (zh) | 布线基板及多连片式布线基板 | |
TWI603657B (zh) | 配線基板及多片式配線基板 | |
JP2007251017A (ja) | 配線基板および多数個取り配線基板ならびにその製造方法 | |
JP2010074118A (ja) | 多数個取り配線基板 | |
JP2017076698A (ja) | 配線基板およびその製造方法 | |
JP6193622B2 (ja) | 配線基板ユニットおよびリード付き配線基板の製造方法 | |
JP5855822B2 (ja) | 多数個取り配線基板 | |
JP4272550B2 (ja) | 多数個取り配線基板 | |
JP5956185B2 (ja) | 多数個取り配線基板 | |
JP2017063093A (ja) | 配線基板、電子装置および電子モジュール | |
JP2006269603A (ja) | 配線基板および多数個取り用配線基板 | |
JP2003017816A (ja) | 多数個取り配線基板 | |
JP2009194000A (ja) | 多数個取り配線基板 | |
JP2005191141A (ja) | 多数個取り配線基板 | |
JP2007318153A (ja) | 配線基板集合体およびその製造方法ならびに配線基板 | |
JP4025655B2 (ja) | 配線基板 | |
JP7122939B2 (ja) | 配線基板およびその製造方法 | |
JP6506132B2 (ja) | 多数個取り配線基板および配線基板 | |
JP2006041310A (ja) | 多数個取り配線基板 | |
JP2009283645A (ja) | 配線基板および多数個取り配線基板 | |
JP2018107282A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100612 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100824 |