JP2009283645A - 配線基板および多数個取り配線基板 - Google Patents

配線基板および多数個取り配線基板 Download PDF

Info

Publication number
JP2009283645A
JP2009283645A JP2008133816A JP2008133816A JP2009283645A JP 2009283645 A JP2009283645 A JP 2009283645A JP 2008133816 A JP2008133816 A JP 2008133816A JP 2008133816 A JP2008133816 A JP 2008133816A JP 2009283645 A JP2009283645 A JP 2009283645A
Authority
JP
Japan
Prior art keywords
wiring board
electronic component
substrate body
center
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008133816A
Other languages
English (en)
Inventor
Yutaka Kachi
豊 加地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008133816A priority Critical patent/JP2009283645A/ja
Publication of JP2009283645A publication Critical patent/JP2009283645A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】実装すべき電子部品の中心が、基板本体の表面の中心に対して偏心していても、確実に実装し得る配線基板および多数個取り配線基板を提供する。
【解決手段】セラミック層(絶縁材)s1〜s3を積層してなり、平面視が矩形の表面3、裏面4、およびこれらの間に位置する4つの側面5を有する基板本体2と、該基板本体2の表面3に位置し、該表面3の中心cに対して、中心Cが何れかの方向に偏心した平面視が矩形の電子部品実装エリアAと、を備え、上記基板本体2の表面3において、上記電子部品実装エリアAが偏心した方向の側面5近傍には絶縁材の凸部がなく、且つ前記偏心した方向以外の側面5近傍にはセラミック層(絶縁材)s4,s5の凸部6,7が形成されている、配線基板1a。
【選択図】 図2

Description

本発明は、絶縁材からなる基板本体の表面に該表面の中心に対して中心が偏心する電子部品実装エリアを有し、且つ上記基板本体における何れかの側面近傍に絶縁材からなる凸部が形成されている配線基板および多数個取り配線基板に関する。
例えば、CCD(電荷結合素子)やC−MOSのような撮像素子(電子部品)を、傾斜させることなくキャビティの底面に実装するため、該キャビティの底面上における上記撮像素子の外周縁と重なる位置に、枠状のスペーサを設けたセラミックパッケージが提案されている(例えば、特許文献1参照)。
上記セラミックパッケージは、複数のセラミック層を積層してなり、その表面には、上層側のセラミック層に周囲を囲まれ且つ平面視が矩形のキャビティが開口している。
特開2005−353826号公報(第1〜7頁、図1〜5)
ところで、前記C−MOSのような撮像素子の電子部品は、そのフォーカス・ポイント(焦点で且つ中心)が実装すべき配線基板の表面の中心に対して、偏心している場合がある。このため、前記特許文献1のセラミックパッケージのように、上層側のセラミック層に周囲を囲まれたキャビティの底面に実装する際に、実装エリアの一部がキャビティを囲むキャビティの何れかの側壁と干渉することになる。その結果、前記電子部品の実装ができなくなる、という問題があった。
本発明は、背景技術において説明した問題点を解決し、実装すべき電子部品の中心が、基板本体の表面の中心に対して偏心していても、確実に実装し得る配線基板およびこれらを含む多数個取り配線基板を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、基板本体の表面の中心に対し、中心を偏心させた電子部品実装エリアを該表面に配置すると共に、少なくとも前記偏心した方向の基板本体の側面近傍の表面には、絶縁材の凸部を形成しない、ことに着想して成されたものである。
即ち、本発明の配線基板(請求項1)は、絶縁材からなり、平面視が矩形の表面、裏面、およびこれらの間に位置する4つの側面を有する基板本体と、該基板本体の表面に位置し、該表面の中心に対して、中心が何れかの方向に偏心した平面視が矩形の電子部品実装エリアと、を備え、上記基板本体の表面において、少なくとも上記電子部品実装エリアが偏心した方向の側面近傍には絶縁材の凸部がなく、且つ前記偏心した方向以外の側面近傍の何れかには絶縁材の凸部が形成されている、ことを特徴とする。
これによれば、基板本体における表面の中心に対して、電子部品実装エリアの中心が何れかの方向に偏心していても、少なくとも該偏心した方向における基板本体の側面近傍には凸部が形成されていない。このため、該側面に隣接する基板本体の表面に、実装すべき電子部品と接続するための電極パッドを形成することができる。従って、基板本体における表面の中心に対して、電子部品実装エリアの中心が何れかの方向に偏心している場合でも、電子部品を傾けることなく、所定の姿勢で正確且つ確実に実装することが可能となる。
尚、前記絶縁材は、セラミックあるいは樹脂であり、該セラミックには、アルミナなどの高温焼成セラミック(HTCC)や、ガラス−セラミックなどの低温焼成セラミック(LTCC)が含まれ、上記樹脂には、例えば、エポキシ系樹脂などが含まれる。
また、前記電子部品実装エリアは、実装すべきICなどの電子部品の底面とほぼ相似形を呈する平面視で矩形(正方形あるいは長方形)の仮想領域である。
更に、前記凸部は、基板本体の前記側面の全長に沿った細長い形態(凸条)のほか、該側面の一部に沿った形態も含まれる。該凸部には、基板本体の側面と面一の外側面を有する形態のほか、該側面よりも基板本体の中心側に外側面がずれて位置する形態も含まれる。
また、前記基板本体の絶縁材および凸部の絶縁材は、同一または同種のセラミックあるいは樹脂からなる場合のほか、異種のセラミック、あるいは異種の樹脂からなる場合もある。
更に、前記凸部の上面(表面)には、実装されるICなどの電子部品の外部接続端子と、ボンディングワイヤを介して接続される電極パッドや、コンデンサなどの電子部品を実装するための電極パッドなどが形成される。あるいは、複数の凸部に跨って装着される電子部品保護用のカバー、あるいはレンズホルダなどの底辺が接着または接合される。または、基板本体内の配線層と接続するメタライズ層が形成され場合もある。
加えて、前記凸部がない基板本体の側面近傍には、基板本体の表面の中心に対し、電子部品実装エリアの中心が偏心した方向のほか、該偏心した方向と反対方向の側面近傍も含まれる。
また、本発明には、前記凸部は、前記基板本体の表面において、対向する一対の側面近傍に該側面に沿って一対が形成されているか、あるいは、対向する一対の側面近傍およびこれらの間に位置する一方の側面近傍に沿って平面視がほぼコ字形を呈して形成されている、配線基板(請求項2)も含まれる。
これによれば、基板本体の表面において、対向する一対の側面近傍に該側面に沿って一対の凸部が形成されているか、あるいは更にこれらの間に位置する一方の側面近傍に沿って平面視がほぼコ字形を呈する凸部が形成されている。そのため、基板本体の表面の中心に対して、電子部品実装エリアの中心が何れかの方向に偏心していても、電子部品を容易且つ確実に実装できる。しかも、上記凸部は、一対の凸部が平面視でほぼ二字形やほぼコ字形を呈するので、例えば、レンズホルダや保護カバーなどの底辺を、上記凸部の表面上に安定して支持することも可能となる。
更に、本発明の多数個取り配線基板(請求項3)は、複数の前記配線基板を縦横に隣接させているか、あるいは捨て代を挟んで縦横に隣接している製品エリアと、該製品エリアの少なくとも一辺に沿って位置する耳部と、を備えている、ことを特徴とする。
これによれば、複数の前記配線基板を縦横に直にあるいは間接的に隣接させた製品エリアを含むので、隣接する配線基板同士の間、前記捨て代と耳部との間、あるいは配線基板と耳部との間を区画する切断予定面に沿って、刃物を挿入することで、複数の前記配線基板を容易に個片化して提供することが可能となる。
尚、隣接する配線基板同士の間、前記捨て代と耳部との間、および前記配線基板と耳部との間は、例えば、積層された複数のセラミック層の表面および裏面から個々に挿入された一対のブレーク溝を含む切断予定面によって、区画されている。
また、前記耳部の外側面には、製品エリア内の配線基板ごとの電極パッドの表面に、NiメッキやAuメッキを形成するためのメッキ用電極が形成されている。
更に、複数の前記配線基板を縦横に直に隣接させた製品エリアを含む形態では、対向する基板本体の表面における一対の側面近傍に位置する前記一対の凸部を、長手方向に沿って個別に連続させ、これらの間に位置する細長い凹部を、焼成後に上層側のセラミック層となるグリーンシートに貫通させた細長い貫通孔によって、形成するようにしても良い。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明による一形態の配線基板1aを示す斜視図、図2は、該配線基板1aの平面図、図3は、図2中のX−X線の矢視に沿った垂直断面図である。
配線基板1aは、図1〜図3に示すように、例えば、アルミナなどの高温焼成セラミック(絶縁材)からなり、平面視が正方形(矩形)の表面3、裏面4、およびこれらの間に位置する4つの側面5を有する基板本体2と、該基板本体2の表面3に位置し且つ平面視が長方形(矩形)の電子部品実装エリアAと、基板本体2の表面3上に形成され、基板本体2における3つの側面5に沿っており、平面視が全体でほぼコ字形を呈する凸部6,7とを備えている。
前記基板本体2は、複数のセラミック層s1〜s3を積層してなるものである。該基板本体2の表面3に形成された一対の凸部6と、これらに挟まれた一方の端部間を接続する凸部7とは、平面視で全体がほぼコ字形を呈するセラミック層s4,s5を積層したものである。該凸部6,7の外側面は、基板本体2の各側面5と面一である。尚、上記セラミック層s4,s5も、前記同様の高温焼成セラミックからなる。
また、前記電子部品実装エリアAは、その平面視における中心Cが、基板本体2における表面3の中心cに対して、図2中で下側の側面5の方向に、偏心するように予め配設されている。該電子部品実装エリアAは、基板本体2の表面3において、接着剤などを介して実装すべき電子部品(例えば、C−MOSのような撮像素子)の底面とほぼ相似形を呈する平面視で長方形の仮想領域である。
更に、基板本体2の表面3において、電子部品実装エリアAの中心Cが偏心している方向の側面5近傍には、前記セラミック(絶縁材)の凸部が形成されておらず、該側面5に沿った表面3の端部には、該側面5に沿って複数の電極パッド8が形成されている。一方、基板本体2における表面3の中心cを挟んで、電極パッド8と反対側に位置する凸部7における上面には、電子部品実装エリアA側に沿って複数の電極パッド9が形成されている。
上記電極パッド8,9は、WあるいはMoからなるメタライズ層の表面にNiメッキ層およびAuメッキ層を順次被覆したものであり、追って上記実装エリアAに実装される電子部品の外部接続端子との間を、図示しないボンディングワイヤを介して接続される。
図3に示すように、基板本体2を構成するセラミック層s1〜s3間には、所定パターンの配線層10,12が形成され、基板本体2の裏面4には、複数の外部接続端子14が形成されている。上記配線層10,12、外部接続端子14、および前記電極パッド8,9は、セラミック層s1〜s3を貫通するビア導体vを介して互いに導通可能とされている。
尚、配線層10,12、およびビア導体vは、WあるいはMoからなる。また、外部接続端子14は、WあるいはMoからなるメタライズ層の表面にNiおよびAuメッキ層を被覆したものであり、本配線基板1を実装するプリント基板(マザーボード、図示せず)との導通に使用される。
以上のような配線基板1aによれば、基板本体2における表面3の中心cに対して、電子部品実装エリアAの中心Cが1つの方向に偏心していても、該偏心した方向における基板本体2の側面5近傍には凸部が形成されていないため、該側面5に隣接する基板本体2の表面3の端部に、実装すべき電子部品と接続するための電極パッド8を容易に形成できる。従って、基板本体2における表面3の中心cに対して、電子部品実装エリアAの中心Cが1つの方向に偏心している場合でも、電子部品を所定の姿勢で正確且つ確実に実装することが可能となる。
尚、前記凸部6,7の上面には、コンデンサなどの電子部品を実装するための電極パッドや、電子部品保護用の金属カバー、あるいはレンズホルダなどの底辺をハンダ付けするためのメタライズ層や、前記配線層10などと接続するメタライズ層を形成しても良い。
図4は、異なる形態の配線基板1bを示す斜視図、図5は、該配線基板1bの平面図、図6は、図5中のY−Y線の矢視に沿った垂直断面図である。
配線基板1bは、図4〜図6に示すように、前記同様の基板本体2と、該基板本体2の表面3に位置する前記同様の電子部品実装エリアAと、上記基板本体2の表面3上に形成され、基板本体2おいて対向する一対の側面5に沿っている一対の凸部6とを備えている。
上記電子部品実装エリアAは、その平面視における中心Cが、基板本体2における表面3の中心cに対して、図5中で下側の側面5側の方向に、偏心するように予め配設されている。また、基板本体2の表面3において、電子部品実装エリアAの中心Cが偏心している方向の側面5近傍には、前記セラミック(絶縁材)の凸部が形成されておらず、該側面5に沿った表面3の端部には、前記同様の電極パッド8が形成されている。
図4,図5に示すように、基板本体2における表面3の中心cを挟んで、電子部品実装エリアAの中心Cが偏心している方向と反対側の表面3の端部にも、凸部が形成されておらず、該表面3の端部には、隣接する側面5と電子部品実装エリアAとに挟まれ、且つ前記同様である複数の電極パッド9が形成されている。
即ち、配線基板1bは、基板本体2の表面3上に、一対の凸部6,6と、これらに挟まれた表面3に位置する電子部品実装エリアAおよび電極パッド8,9とを設けている。尚、電子部品実装エリアAと電極パッド8,9とは、図4,図5において、基板本体2の表面3で上下が逆の位置に配設された形態としても良い。
更に、図6に示すように、基板本体2の内部には、前記同様の配線層10,12、およびビア導体vが形成され、基板本体2の裏面4には、前記同様の外部接続端子14が形成されていると共に、これらは、前記電極パッド8,9とも導通可能とされている。
以上のような配線基板1bによれば、基板本体2における表面3の中心cに対して、電子部品実装エリアAの中心Cが互いに逆向きの2つの方向の何れかに偏心していても、該偏心した方向およびその反対側における基板本体2の側面5ごと近傍には凸部が形成されていないため、該側面5ごとに隣接する基板本体2の表面3に、実装すべき電子部品と接続するための電極パッド8,9を容易に形成できる。従って、基板本体2における表面3の中心cに対して、電子部品実装エリアAの中心Cが相対向する2つの方向の何れか一方に偏心している場合でも、電子部品を所定の姿勢で正確且つ確実に実装することが可能となる。
図7は、複数の前記配線基板1aを含む多数個取り配線基板20aを示す平面図である。該多数個取り配線基板20aは、図7に示すように、前記同様の複数セラミック層を積層してなる捨て代19を挟んで縦横に複数の前記配線基板1aを隣接させた製品エリア21と、その四辺に沿って位置し且つ前記同様の複数セラミック層を積層してなる平面視が矩形枠状を呈する耳部16と、を備えている。
上記製品エリア21は、縦横に格子形に配置した捨て代19と、これらの捨て代19、あるいは捨て代19および耳部16に囲まれた複数の配線基板1aとからなる。配線基板1aごとの外周辺、隣接する配線基板1a,1a間の捨て代19、およびこれらと耳部16との間には、積層された複数の前記セラミック層s1〜s5に図7の前後方向から挿入された一対のブレーク溝を含む切断予定面zが形成されている。
また、図7に示すように、耳部16の外側面には、平面視で円弧形の凹部17が複数形成され、それらの内壁面に沿って平面視で円弧形を呈するメッキ用電極18が個別に形成されている。該メッキ用電極18は、WあるいはMoからなり、各耳部16を幅方向に沿って貫通する接続配線、および隣接する配線基板1a,1a間の捨て代19を貫通するメッキ用結線(何れも図示せず)を介して、配線基板1aごとの電極パッド8,9、および外部接続端子14に導通可能され、これらの表面にNiメッキ層およびAuメッキ層を被覆するために用いられる。
四辺の耳部16、製品エリア21の捨て代19、および配線基板1aごとのうちで凸部6,6,7は、前記セラミック層s1〜s5を積層したものである。
一方、製品エリア21の配線基板1aごとの凸部6,6,7および隣接する捨て代19に囲まれた位置には、上層側のセラミック層s4,s5に平面視で格子状の位置に貫通して形成した複数の矩形の貫通孔が配置され、それらの底面には、基板本体2ごとの前記表面3および前記電子部品実装エリアAが露出している。
前記多数個取り配線基板20aおよび前記配線基板1aは、以下のようにして製造された。
予め、前記セラミック層s1〜s5となるアルミナを主成分とする大版サイズである複数のグリーンシートを製作した。該グリーンシートごとの所定の位置に、図示しないビアホールを形成し、それらの表・裏面や前記ビアホール内に、W粉末などを含む導電性ペーストを印刷あるいは充填して、未焼成の電極パッド8,9、前記配線層10,12、ビア導体v、外部接続端子14などの導体を形成した。
次いで、上層側の前記セラミック層s4,s5となるグリーンシートごとの所定の位置に打ち抜き加工を施して、平面視が矩形の貫通孔を格子状に複数個形成した。
次に、前記5層のグリーンシートを積層してグリーンシート積層体を形成した。
更に、上記グリーンシート積層体の外側面ごとに、切り欠き加工を施して、複数の前記凹部17を形成し、これらの内壁面に対し前記同様の導電性ペーストを塗布して、未焼成の前記メッキ用電極18を形成した。この際、該メッキ用電極18と、前記電極パッド8,9および外部接続端子14とが導通可能とされた。
次に、前記切断予定面zに沿って、上層側および下層側のグリーンシートに対し、ブレードを垂直に挿入して、上下一対のブレーク溝を対称に形成した。
次いで、以上のようなグリーンシート積層体を所定温度帯で焼成して、前記セラミック層s1〜s5からなるセラミック積層体を形成した。
更に、焼成された複数のメッキ用電極18に電極棒を接触させた状態で、セラミック積層体を所要のメッキ液槽に浸漬して、電解Niメッキおよび電解Auメッキを順次施し、電極パッド8,9や外部接続端子14ごとの表面に、Niメッキ層およびAuメッキ層を所要の厚みで順次被覆した。
その結果、図7に示した前記多数個取り配線基板20aが得られた。
そして、該多数個取り配線基板20aを前記切断予定面z(ブレーク溝)に沿って切断・分割することで、複数の配線基板1aが同時に得られた。
図8は、複数の前記配線基板1bを含む多数個取り配線基板20bを示す平面図である。該多数個取り配線基板20bは、図8に示すように、複数の前記配線基板1bを縦横に隣接させ且つ平面視が矩形の製品エリア22と、その四辺に沿って位置し且つ前記同様の複数セラミック層を積層してなる平面視が矩形枠状を呈する耳部16と、を備えている。該耳部16には、前記同様の凹部17およびメッキ用電極18が形成されている。また、隣接する配線基板1b,1b間、およびこれらと耳部16との間には、積層された複数セラミック層を図8の前後方向から挿入された一対のブレーク溝を含む切断予定面zが形成されている。
更に、図8に示すように、図示で上下方向に隣接する複数の配線基板1b,1bに跨って、左右一対の凸部6が連続していると共に、こらの間および図8で上・下辺の耳部16に達する複数の細長い凹部24が、平行に形成されている。
前記多数個取り配線基板20bは、追って上層側の前記セラミック層s4,s5となるグリーンシートに、前記凹部24となる貫通孔を形成する工程のほかは、前記同様の製造方法によって製造され、これを前記切断予定面zに沿って、切断・分割することで、複数の前記配線基板1bを同時に得ることが可能である。
以上のような多数個取り配線基板20a,20bによれば、複数の前記配線基板a,1bを縦横に直にあるいは捨て代19を介して隣接させた製品エリア21,22を含むので、隣接する配線基板1b,1b間、または配線基板1aと前記捨て代19と耳部16との間、あるいは配線基板1a,1bと耳部16との間を区画する切断予定面zに沿って、刃物を挿入することで、複数の前記配線基板1a,1bを容易に個片化して提供することが可能となる。
図9は、前記配線基板1aの変形形態である配線基板1cの概略を示す平面図である。該配線基板1cは、図9に示すように、前記同様で、平面視が長方形の表面3、裏面4、および4辺の側面5を有する基板本体2と、該基板本体2の表面3において、該表面3の中心cに対し、中心Cが図示で下側の方向に偏心した電子部品実装エリアAと、該基板本体2の表面3における3つの側面5の近傍に個別に形成された凸部6,7とを備えている。一対の凸部6と、これらの間で且つ図9で上側の側面5の近傍に位置する凸部7とは、基板本体2の各側面5に平行で、且つ平面視で全体がほぼコ字形を呈すると共に、各側面5とは、外側面が面一にならず、各側面5から中心c側の位置に僅かに離れている。
上記一対の凸部6と凸部7とは、例えば、基板本体2の表面3にアルミナ粉末を含む絶縁性ペースト、あるいはエポキシ系樹脂からなる絶縁性ペーストを、1回ないし複数回スクリーン印刷あるいはメタルマスク印刷することで形成される。
尚、図9に示すように、基板本体2の表面3における凸部のない側面5の近傍には、前記同様の電極パッド8が形成され、凸部7の上面における電子部品実装エリアA側には、前記同様の電極パッド9が形成されている。
図10は、前記配線基板1aの異なる変形形態である配線基板1dの概略を示す平面図である。該配線基板1dは、図10に示すように、前記同様の基板本体2と、電子部品実装エリアAと、基板本体2の表面3において、対向する左右一対の側面5近傍および図示でこれらの上端部に連続し且つ図示で上側の側面5近傍に沿って平面視がほぼL字形で左右一対の対称な凸部11と、を備えている。
上記一対の凸部11も、前記同様のスクリーン印刷などで形成され、平面視で全体がほぼコ字形を呈する。尚、図10に示すように、基板本体2の表面3における凸部のない側面5の近傍には、前記同様の電極パッド8が形成され、一対の凸部11の短辺ごとの電子部品実装エリアA側には、前記同様の電極パッド9が形成されている。
以上のような配線基板1c,1dによっても、前記配線基板1aと同様な効果を奏することが可能である。
図11は、更に異なる形態の配線基板1eの概略を示す平面図である。
該配線基板1eは、図11に示すように、前記同様の基板本体2と、該基板本体2の表面3において、該表面3の中心cに対し、中心Cが図示で斜め右下側の方向に偏心した電子部品実装エリアAと、該基板本体2の表面3において、図11で左側の側面5の近傍に該側面5に沿って形成された凸部13と、図11で上側の側面5の近傍に該側面5に沿い且つ凸部13のない位置に形成された凸部15と、を備えている。該凸部13,15は、それぞれ前記同様のスクリーン印刷などで形成され、平面視で全体がほぼL字形を呈する。
前記基板本体2の表面3において、上記電子部品実装エリアA中心Cが偏心した方向の図11で右側および下側の側面5近傍には、それぞれ絶縁材の凸部がなく、且つ右側の側面5近傍には、前記同様の電極パッド8が形成されている。また、凸部13と電子部品実装エリアAとに挟まれた基板本体2の表面3には、前記同様の電極パッド9が複数個形成されている。
更に、図11に示すように、凸部13,15の上面には、これらの長手方向に沿って、基板本体2内の前記配線層10などに接続されるメタライズ層hが形成されている。
以上のような配線基板1eによれば、基板本体2における表面3の中心cに対して、電子部品実装エリアAの中心Cが2つの方向を含む斜め方向に偏心していても、該偏心した方向における基板本体2の側面5ごと近傍には凸部が形成されていないため、該側面5ごとに隣接する基板本体2の表面3に、実装すべき電子部品と接続するための電極パッド8を容易に形成でき、上記偏心方向と反対側の表面3にも電極パッド9を形成できる。従って、基板本体2における表面3の中心cに対して、電子部品実装エリアAの中心Cが斜め方向に偏心している場合でも、電子部品を所定の姿勢で正確且つ確実に実装できる。更に、凸部13,15の上面に跨って、レンズホルダや、実装される電子部品を保護する金属カバーを、ハンダ付けにより、容易に取り付けることもできる。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記基板本体およびこれを構成する絶縁材は、ガラス−セラミックなどの低温焼成セラミックからなる複数のセラミック層としたり、あるいは、BT樹脂のコア基板とその表・裏面の少なくとも一方にエポキシ系樹脂の絶縁層を複数積層した多層樹脂基板としても良い。
また、前記凸部は、基板本体の表面において、電子部品実装エリアを除いた位置に形成され、平面視で円形、長円形、楕円形などを呈する形態としても良い。
更に、電子部品実装エリアは、1個の基板本体における同じ表面に、2つを前記のように偏心させて併設することも可能である。あるいは、電子部品実装エリアは、前記形態に限らず、導通すべき複数の電極パッドとハンダを介して接続され、且つ該電極パッドを該エリアの内側に有する形態としても良い。
加えて、前記配線基板1c〜1eも、これらを複数併有する多数個取り配線基板の形態としても良い。
本発明による一形態の配線基板を示す斜視図。 上記配線基板の平面図。 図2中のX−X線の矢視に沿った垂直断面図。 異なる形態の配線基板1bを示す斜視図。 上記配線基板の平面図。 図5中のY−Y線の矢視に沿った垂直断面図。 図1〜図3の配線基板を含む多数個取り配線基板を示す平面図。 図4〜図6の配線基板を含む多数個取り配線基板を示す平面図。 図1〜図3の配線基板の変形形態の配線基板を示す平面図。 図1〜図3の配線基板の異なる変形形態の配線基板を示す平面図。 更に異なる形態の配線基板を示す平面図。
符号の説明
1a〜1e………………配線基板
2…………………………基板本体
3…………………………表面
4…………………………裏面
5…………………………側面
6,7,11,13,15…凸部
20a,20b…………多数個取り配線基板
21,22………………製品エリア
c…………………………基板本体の表面の中心
A…………………………電子部品実装エリア
C…………………………電子部品実装エリアの中心
s1〜s5………………セラミック層(絶縁材)

Claims (3)

  1. 絶縁材からなり、平面視が矩形の表面、裏面、およびこれらの間に位置する4つの側面を有する基板本体と、
    上記基板本体の表面に位置し、該表面の中心に対して、中心が何れかの方向に偏心した平面視が矩形の電子部品実装エリアと、を備え、
    上記基板本体の表面において、少なくとも上記電子部品実装エリアが偏心した方向の側面近傍には絶縁材の凸部がなく、且つ前記偏心した方向以外の側面近傍の何れかには絶縁材の凸部が形成されている、
    ことを特徴とする配線基板。
  2. 前記凸部は、前記基板本体の表面において、対向する一対の側面近傍に該側面に沿って一対が形成されているか、あるいは、対向する一対の側面近傍およびこれらの間に位置する一方の側面近傍に沿って平面視がほぼコ字形を呈して形成されている、
    ことを特徴とする請求項1に記載の配線基板。
  3. 請求項1または2に記載の複数の配線基板を縦横に隣接させているか、あるいは捨て代を挟んで縦横に隣接している製品エリアと、
    上記製品エリアの少なくとも一辺に沿って位置する耳部と、を備えている、
    ことを特徴とする多数個取り配線基板。
JP2008133816A 2008-05-22 2008-05-22 配線基板および多数個取り配線基板 Pending JP2009283645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008133816A JP2009283645A (ja) 2008-05-22 2008-05-22 配線基板および多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008133816A JP2009283645A (ja) 2008-05-22 2008-05-22 配線基板および多数個取り配線基板

Publications (1)

Publication Number Publication Date
JP2009283645A true JP2009283645A (ja) 2009-12-03

Family

ID=41453805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008133816A Pending JP2009283645A (ja) 2008-05-22 2008-05-22 配線基板および多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP2009283645A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191054A (ja) * 2011-03-11 2012-10-04 Kyocera Corp 多数個取り配線基板および配線基板
EP3683830A1 (en) * 2019-01-17 2020-07-22 Ngk Spark Plug Co., Ltd. Package for electronic component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245460A (ja) * 1991-01-30 1992-09-02 Shinko Electric Ind Co Ltd 電子部品収納装置とその製造方法
JP2001330678A (ja) * 2000-05-19 2001-11-30 Hamamatsu Photonics Kk 放射線検出器
JP2005045635A (ja) * 2003-07-24 2005-02-17 Seiko Precision Inc 固体撮像装置
WO2007075007A1 (en) * 2005-12-24 2007-07-05 Hyun-Kyu Choi Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
JP2007258318A (ja) * 2006-03-22 2007-10-04 Ngk Spark Plug Co Ltd 多数個取り配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245460A (ja) * 1991-01-30 1992-09-02 Shinko Electric Ind Co Ltd 電子部品収納装置とその製造方法
JP2001330678A (ja) * 2000-05-19 2001-11-30 Hamamatsu Photonics Kk 放射線検出器
JP2005045635A (ja) * 2003-07-24 2005-02-17 Seiko Precision Inc 固体撮像装置
WO2007075007A1 (en) * 2005-12-24 2007-07-05 Hyun-Kyu Choi Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
JP2007258318A (ja) * 2006-03-22 2007-10-04 Ngk Spark Plug Co Ltd 多数個取り配線基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191054A (ja) * 2011-03-11 2012-10-04 Kyocera Corp 多数個取り配線基板および配線基板
EP3683830A1 (en) * 2019-01-17 2020-07-22 Ngk Spark Plug Co., Ltd. Package for electronic component
KR20200089615A (ko) * 2019-01-17 2020-07-27 니혼도꾸슈도교 가부시키가이샤 패키지
KR102425194B1 (ko) 2019-01-17 2022-07-25 니혼도꾸슈도교 가부시키가이샤 패키지
US11551984B2 (en) 2019-01-17 2023-01-10 Ngk Spark Plug Co., Ltd. Package

Similar Documents

Publication Publication Date Title
JP4981696B2 (ja) パッケージ
JP4676964B2 (ja) 多数個取り基板
CN110612780B (zh) 多连配线基板、电子部件收纳用封装件以及电子装置
JP2009283645A (ja) 配線基板および多数個取り配線基板
JP2009010103A (ja) 多数個取りセラミック基板
JP6193622B2 (ja) 配線基板ユニットおよびリード付き配線基板の製造方法
JP2017076698A (ja) 配線基板およびその製造方法
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP5046625B2 (ja) 多数個取り配線基板
JP6121860B2 (ja) 配線基板および電子装置
JP4241923B2 (ja) セラミックパッケージの製造方法
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
JP2003017816A (ja) 多数個取り配線基板
JP2001274280A (ja) 多数個取りセラミック配線基板
JP2002299520A (ja) 配線基板および多数個取り配線基板
JP2001217334A (ja) 配線基板用多数個取り配列基板の製造方法
JP2002231845A (ja) 電子部品収納用パッケージ
JP7025845B2 (ja) 配線基板、電子装置および電子モジュール
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP3878842B2 (ja) 多数個取り配線基板
JP2006041310A (ja) 多数個取り配線基板
JP6258768B2 (ja) 配線基板および電子装置
JP2004023051A (ja) 多数個取り配線基板
JP4796614B2 (ja) セラミックパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130521