KR102425194B1 - 패키지 - Google Patents

패키지 Download PDF

Info

Publication number
KR102425194B1
KR102425194B1 KR1020200003260A KR20200003260A KR102425194B1 KR 102425194 B1 KR102425194 B1 KR 102425194B1 KR 1020200003260 A KR1020200003260 A KR 1020200003260A KR 20200003260 A KR20200003260 A KR 20200003260A KR 102425194 B1 KR102425194 B1 KR 102425194B1
Authority
KR
South Korea
Prior art keywords
package body
electronic component
package
concave portions
electrode pad
Prior art date
Application number
KR1020200003260A
Other languages
English (en)
Other versions
KR20200089615A (ko
Inventor
다카유키 미야지
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20200089615A publication Critical patent/KR20200089615A/ko
Application granted granted Critical
Publication of KR102425194B1 publication Critical patent/KR102425194B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/008—Intrinsically safe circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

(과제) 복수의 절연층으로 이루어지는 패키지 본체의 표면에 복수의 전극 패드를 서로 인접하게 배치하더라도, 상기 표면에 포함되는 탑재부에 탑재되는 전자부품의 실장시에 있어서, 상기 전극 패드 사이에서 합선을 일으키기 어려운 패키지를 제공한다.
(해결수단) 복수의 세라믹층(절연층)(c1, c2)을 적층하여 이루어지며, 전자부품(7)의 탑재부(6)를 포함하는 표면(3), 상기 표면(3)에 대향하는 이면(4), 및 표면(3)과 이면(4) 사이에 위치하는 측면(5)을 가지는 패키지 본체(2a)와; 상기 패키지 본체(2a)의 표면(3)에 서로 인접하게 개구되는 1쌍의 오목부(10)와; 상기 오목부(10)의 저면마다 개별적으로 배치된 복수의 전극 패드(12);를 구비하며, 전극 패드(12)의 표면은 패키지 본체(2a)의 표면(3)보다도 낮은 위치에 있고, 전극 패드(12)는 패키지 본체(2a)의 이면(4) 및 측면(5)에 형성된 도체층(16,17)과 전기적으로 접속되어 있는 패키지(1a).

Description

패키지{PACKAGE}
본 발명은, 복수의 절연층을 적층하여 이루어지는 패키지 본체의 표면에 전자부품의 탑재부를 가지며, 상기 표면에 서로 인접하게 형성된 복수의 전극 패드에 상기 전자부품의 외부접속단자를 접속하여 실장하였을 때에, 상기 전극 패드 사이에 합선이 일어나기 어렵도록 이루어지는 패키지에 관한 것이다.
예를 들면, 복수의 세라믹층을 적층하여 상자형상으로 한 패키지 기체(基體)의 내측(캐비티)의 저면에 형성한 1쌍의 내부 전극과 상기 패키지 기체의 하측면에 형성한 복수의 외부 전극을 하층측의 세라믹층을 관통하는 복수의 도통 선로를 통해서 개별적으로 접속하되, 상기 내부 전극을 높이 30㎛ 이상, 바람직하게는 50㎛ 이상의 연질 금속(금이나 은 등)으로 형성한 기밀 봉착용 패키지가 제안되어 있다(예를 들면, 특허문헌 1 참조).
상기 기밀 봉착용 패키지에 의하면, 상기 내부 전극에 의해서 외부로부터의 응력 전반(傳搬)을 흡수할 수 있어, 이 내부 전극 위에 탑재되는 수정 소자에 대한 변형의 경감이 도모됨과 아울러, 종래의 유지 서포트가 불필요하게 되기 때문에, 제조 공정수의 삭감, 코스트 저감 및 박형화 대응품으로서 제공하는 것이 가능하게 된다.
그러나, 상기 패키지의 소형화를 구하는 요청에 응하기 위해서, 높이 30㎛ 이상인 상기 1쌍의 내부 전극을 상기 패키지 기체의 내측(캐비티)의 저면에 서로 인접하게 배치하였을 경우, 이 1쌍의 내부 전극의 상측에 걸쳐지게 전자부품을 탑재하기 때문에, 당해 내부 전극마다의 위에 배치한 땜납 등의 접합재가 서로 접촉하여 불필요한 합선을 일으킬 우려가 있었다.
특허문헌 1 : 일본 특개평10-41431호 공보(제1∼4페이지, 도 1∼6)
본 발명은 배경기술에서 설명한 문제점을 해결하여, 복수의 절연층을 적층하여 이루어지는 패키지 본체의 표면에 복수의 전극 패드를 서로 인접하게 배치하더라도, 상기 표면에 포함되는 탑재부에 추후에 탑재되는 전자부품의 실장시에 있어서, 상기 복수의 전극 패드 사에에서 합선을 일으키기 어려운 패키지를 제공하는 것을 과제로 한다.
본 발명은 상기 과제를 해결하기 위해서, 상기 패키지 본체에 있어서, 추후에 전자부품이 탑재되는 탑재부를 포함하는 표면보다도 낮은 위치에 복수의 전극 패드를 인접하게 배치하는 것에 착상하여 이루어진 것이다.
즉, 본 발명의 패키지(청구항 1)는, 복수의 절연층을 적층하여 이루어지며, 전자부품의 탑재부를 포함하는 표면, 상기 표면에 대향하는 이면, 및 상기 표면과 이면 사이에 위치하는 측면을 가지는 패키지 본체와; 상기 패키지 본체의 표면에 서로 인접하게 개구되는 복수의 오목부와; 상기 복수의 오목부의 저면마다 개별적으로 배치된 복수의 전극 패드와; 상기 패키지 본체를 구성하는 적어도 1개의 절연층으로 이루어지며, 상기 패키지 본체의 표면측에 있어서의 인접하는 복수의 오목부 사이에 위치하며, 상측으로 솟아오른 돌출제방부를 양 가장자리측에 가지는 칸막이벽;을 구비하는 패키지로서, 상기 전극 패드의 표면은 상기 패키지 본체의 표면보다도 낮은 위치에 있고, 상기 복수의 오목부는 상기 칸막이벽을 사이에 두고서 평면에서 보았을 때에 서로 인접하여 있고, 상기 전극 패드는 상기 패키지 본체의 이면 또는 측면 또는 이면과 측면에 형성된 도체층과 전기적으로 접속되어 있는 것을 특징으로 한다.
상기 패키지에 의하면, 이하의 효과 (1), (2)를 얻을 수 있다.
(1) 상기 패키지 본체의 표면에 서로 인접하게 개구되는 복수의 상기 오목부의 저면마다 개별적으로 배치된 복수의 전극 패드의 표면이 상기 패키지 본체의 표면보다도 낮은 위치에 있기 때문에, 추후에 상기 탑재부에 전자부품을 실장할 경우에 있어서, 상기 전자부품에 있어서의 복수의 외부접속단자와 상기 복수의 전극 패드의 표면을 땜납 등을 통해서 개별적으로 접속할 때에 상기 땜납끼리가 서로 접촉하여 불필요한 합선을 일으키기 어렵게 할 수 있다.
(2) 복수의 전극 패드의 표면이 상기 패키지 본체의 표면보다도 낮은 상기 오목부마다의 저면측에 있기 때문에, 추후에 상기 탑재부에 전자부품을 실장할 때에, 상기 전자부품에 있어서의 복수의 외부접속단자를 오목부에 끼워넣는 것이 가능하게 되어, 상기 외부접속단자의 위치 결정을 용이하게 또한 정확하게 하는 것이 가능하게 된다.
또, 상기 패키지에 의하면, 상기 복수의 오목부가 상기 패키지 본체를 구성하는 적어도 1개의 절연층으로 이루어지는 칸막이벽을 사이에 두고서 평면에서 보았을 때에 서로 인접하여 있기 때문에, 상기 효과 (1), (2)를 더 확실하게 얻는 것이 가능하게 된다.
또한, 상기 서로 인접하는 2개의 오목부 사이에 위치하며 또한 상기 절연층으로 이루어지는 상기 칸막이벽의 폭은 1mm 이하이고, 또한 그 최소값은 약 200㎛이다.
또한, 상기 절연층은 세라믹 또는 수지로 이루어지며, 상기 세라믹은 알루미나 등의 고온 동시 소성 세라믹 혹은 유리-세라믹 등의 저온 동시 소성 세라믹이고, 상기 수지에는 예를 들면 에폭시계 수지가 예시된다.
또, 상기 도체층은 이면(접속) 단자 혹은 측면 도체이며, 상기 전극 패드와의 사이는 내층 배선 또는 비아 도체를 통해서 전기적으로 접속된다.
또한, 상기 전극 패드나 도체층 등은, 상기 절연층이 알루미나 등인 경우에는 텅스텐(이하, 간단히 'W'라 기재한다) 또는 몰리브덴(이하, 간단히 'Mo'라 기재한다)이 적용되고, 유리-세라믹이나 수지 등인 경우에는 구리(Cu) 또는 은(Ag)이 적용된다.
또, 상기 전극 패드와 도체층의 외부로 노출되는 표면에는 니켈층을 통해서 금층이 피복되어 있다.
또한, 상기 전극 패드의 표면은 적어도 상기 패키지 본체의 표면보다도 50㎛ 이상 낮다.
또, 상기 '인접'이란 상기 패키지 본체의 표면에 있어서 평면에서 보았을 때에 복수의 오목부끼리가 서로 인접하게 접근하여 있는 것을 가리킨다.
또한, 상기 전자부품에는 수정 진동자, 발광 다이오드(LED) 등의 발광소자, 반도체소자 등이 예시된다.
또, 상기 전자부품의 외부접속단자에는 판형상의 리드, 리드 핀, 혹은 볼 단자 등이 예시된다.
또한, 상기 오목부는 복수의 상기 절연층 중 1개의 절연성 시트(절연층)를 펀칭 가공 또는 레이저 가공을 실시하여 관통구멍을 형성하고, 이 절연성 시트의 이면측에 평탄한 절연성 시트(절연층)를 적층하여 형성된다.
또한, 본 발명에는, 상기 패키지 본체의 표면에 있어서, 상기 복수의 오목부와 상기 전자부품의 탑재부는 평면에서 보았을 때에 서로 이간되어 있거나 혹은 서로 중복되어 있는 패키지(청구항 2)도 포함된다.
이것들 중, 상기 복수의 오목부와 전자부품의 탑재부가 평면에서 보았을 때에 서로 이간되어 있는 형태에서는, 상기 전자부품에서 경사 하측으로 연장된 복수의 외부접속단자(예를 들면, 리드)를 상기 오목부마다의 개구부에 삽입함으로써, 당해 전자부품의 위치 결정을 용이하게 또한 정밀도 좋게 하는 것이 가능하게 되기 때문에, 상기 효과 (2)가 더 확실하게 얻어진다.
한편, 상기 복수의 오목부와 전자부품의 탑재부가 평면에서 보았을 때에 서로 중복되어 있는 형태에서도, 상기한 바와 마찬가지로 위치 결정을 할 수 있음과 아울러, 패키지 본체의 소형화 및 박형화에도 기여하는 것이 가능하게 된다{이하, 효과 (3)이라 한다}.
또, 본 발명에는, 상기 전극 패드의 적어도 1변(邊)은 상기 패키지 본체를 구성하는 절연층 사이의 내층면으로 연장된 연장부를 가지고 있는 패키지(청구항 3)도 포함된다.
이것에 의하면, 상기 전극 패드의 적어도 1변이 상기 절연층 사이의 내층면으로 연장된 연장부의 평면에서 보았을 때에 있어서의 상기 패키지 본체의 표면에, 상기 연장된 변(邊)에 대응하여 솟아오른 돌출제방부가 형성되어 있기 때문에, 상기 효과 (1)을 일층 현저하게 얻는 것이 가능하게 된다. 또한, 상기 연장부에 의해서 생긴 돌출제방부에 의해서, 추후에 탑재되는 전자부품의 외부접속단자가 오목부로부터 어긋나는 사태도 효과적으로 억제할 수 있기 때문에, 상기 효과 (2)를 일층 현저하게 얻는 것이 가능하게 된다.
또한, 상기 전극 패드가, 평면에서 보았을 때에 직사각형상인 경우, 그 인접하는 2변, 대향하는 2변, 3변, 혹은 4변 모두에 연장부를 가지고 있어도 좋다.
또, 상기 내층면에는 상기 전극 패드와 전기적으로 접속되는 내층 배선이 형성되고 있어도 좋다.
또한, 본 발명에는, 상기 전극 패드의 표면은 상기 탑재부에 탑재되는 전자부품의 외부접속단자와 전기적으로 접속되거나 혹은 상기 전자부품과 본딩 와이어를 통해서 전기적으로 접속되는 패키지(청구항 4)도 포함된다.
이것에 의하면, 추후에 상기 탑재부에 전자부품을 탑재할 때에, 상기 전자부품에 있어서의 복수의 외부접속단자를 상기 오목부마다의 개구부를 거처서 상기 전극 패드마다의 표면에 접촉 또는 접근시킬 수 있기 때문에, 상기 효과 (2)를 확실하게 얻을 수 있다.
한편, 상기 전극 패드의 표면과 전자부품을 본딩 와이어를 통해서 전기적으로 접속할 때에는, 평면에서 보았을 때에 있어서의 상기 오목부의 위치를 화상처리 등에 의해서 정확하게 또한 용이하게 인식할 수 있기 때문에, 전자부품의 탑재 후에 있어서, 와이어 본딩을 정밀도 좋게 실시하는 것이 가능하게 된다{이하, 효과 (4)라 한다}.
또한, 본 발명에는, 상기 패키지 본체의 표면에는, 상기 표면의 외주를 따르는 틀체형상을 이루는 틀부재를 더 구비하고 있으며, 상기 오목부 및 상기 탑재부는 상기 틀부재의 내벽면에 의해서 둘러싸여 있는 패키지(청구항 5)도 포함된다.
이것에 의하면, 상기 오목부 및 상기 탑재부를 가지는 패키지 본체의 표면이 상기 틀부재의 내벽면에 의해서 둘러싸여 있기 때문에, 추후에 탑재되는 전자부품을 외부로부터 방호하거나 혹은 밀봉할 수 있다{이하, 효과 (5)라 한다}.
또한, 상기 틀부재에는 상기 패키지 본체를 구성하는 절연층과 같은 절연재로 이루어지는 것 이외에 금속제의 틀부재(금속 링)를 이용하여도 좋다.
또, 상기 틀부재의 내벽면에 의해서 둘러싸인 패키지 본체의 표면은 상기 전자부품의 탑재부를 포함하며, 상기 전자부품을 밀봉하기 위한 캐비티의 저면도 된다.
도 1의 (A)는 본 발명에 의한 일 형태의 패키지를 나타내는 평면도, (B)는 (A)의 B-B선을 따르는 수직 단면도, (C)는 (A)의 C-C선을 따르는 수직 단면도.
도 2의 (A)는 응용 형태의 패키지를 나타내는 평면도, (B)는 (A)의 B-B선을 따르는 수직 단면도, (C)는 (A)의 C-C선을 따르는 수직 단면도.
도 3의 (A)는 다른 형태의 패키지를 나타내는 평면도, (B)는 (A)의 B-B선을 따르는 수직 단면도, (C)는 상기 패키지의 응용 형태를 나타내는 (B)와 같은 수직 단면도.
이하, 본 발명을 실시하기 위한 형태에 대해서 설명한다.
도 1의 (A)는 본 발명에 의한 일 형태의 패키지(1a)를 나타내는 평면도, (B)는 (A)의 B-B선을 따르는 수직 단면도, (C)는 (A)의 C-C선을 따르는 수직 단면도이다.
상기 패키지(1a)는, 도 1의 (A)∼(C)에 나타내는 바와 같이, 전체가 판형상인 패키지 본체(2a)와, 이 패키지 본체(2a)의 표면(3)에 있어서 평면에서 보았을 때에 서로 인접하게 개구되는 1쌍(복수)의 오목부(10)와, 이 오목부(10)마다의 저면에 개별적으로 배치된 1쌍의 전극 패드(12)를 구비하고 있다.
상기 패키지 본체(2a)는 상하 2층의 세라믹층(절연층)(c1, c2)을 적층하여 이루어지며, 평면에서 보았을 때에(이하, 간단히 '평면시'라고도 한다) 직사각형상인 표면(3)과, 이 표면(3)에 대향하는 이면(4)과, 이들 표면(3) 및 이면(4) 사이에 위치하는 4변의 측면(5)을 가지고 있다.
또한, 상기 세라믹층(c1, c2)은 예를 들면 알루미나 등의 고온 동시 소성 세라믹으로 이루어진다.
상기 패키지 본체(2a)의 표면(3)에는, 추후에 전자부품(예를 들면, 반도체소자)(7)이 탑재되는 평면시 직사각형상의 영역인 탑재부(6)와, 평면에서 보았을 때에 상기 표면(3)에 상기 탑재부(6)로부터 이간되어 형성된 상기 1쌍의 오목부(10)와, 상기 1쌍의 오목부(10)의 저면측에 개별적으로 배치된 상기 1쌍의 전극 패드(12)가 위치하고 있다. 또, 상기 1쌍의 오목부(10)끼리의 사이는 상층측의 상기 세라믹층(c2)의 일부로 이루어지는 평면시 직선(직사각)형상의 칸막이벽(11)에 의해서 서로 이간되어 있다.
또한, 상기 오목부(10)의 개구부와 전극 패드(12)의 표면의 사이의 깊이(d)는 적어도 50㎛ 이상이고, 상기 칸막이벽(11)의 폭(w)은 200㎛ 이상이다.
도 1의 (A)∼(C)에 나타내는 바와 같이, 상기 1쌍의 전극 패드(12)는 상기 세라믹층(c1, c2) 사이의 내층면(2n)에 평면시 직사각형상으로 하여 형성되며, 서로 인접하는 1변끼리가 칸막이벽(11)과 겹치는 위치의 상기 내층면(2n)으로 연장된 연장부(13)를 가지고 있다. 이들 연장부(13)에 대응하여, 상기 칸막이벽(11)의 표면(3)측에 있어서의 양 가장자리측에는 상측으로 솟아오른 돌출제방부(11a)가 개별적으로 위치하고 있다.
또한, 도 1의 (A), (B)에 나타내는 바와 같이, 상기 패키지 본체(2a)에 있어서 대향하는 1쌍의 단변(短邊)의 측면(5)에는 평면시 반원형상의 오목홈(15)이 1쌍씩 수직으로 형성되며, 이 오목홈(15)마다의 내벽면을 따라서 평면시 원호형상의 측면 도체(도체층)(16)가 형성되어 있다. 도 1의 (A)에 있어서 적어도 좌측에 위치하는 1쌍의 측면 도체(16)는 상기 내층면(2n)을 따라서 형성된 접속 배선(14)을 통해서 상기 전극 패드(12)와 전기적으로 개별적으로 접속되어 있다. 또한, 도 1의 (A)에 있어서 우측에 위치하는 1쌍의 측면 도체(16)도 상기한 바와 마찬가지로 전극 패드(12)와 개별적으로 접속하여도 좋다.
상기 4개의 측면 도체(16)는 패키지 본체(2a)의 이면(4)에 서로 이간하여 형성된 복수의 이면 단자(도체층)(17)와 개별적으로 접속되어 있다.
또한, 상기 전극 패드(12), 접속 배선(14), 측면 도체(16) 및 이면 단자(17)는 주로 W 또는 Mo으로 이루어진다.
또한, 도 1의 (B)에 나타내는 바와 같이, 상기 패키지 본체(2a)의 표면(3)에 있어서의 상기 탑재부(6) 위에 추후에 상자형상의 전자부품(7)을 실장하여 탑재할 경우, 상기 전자부품(7)의 일 측면에서 경사 하측으로 측면시 크랭크형상으로 또한 서로 평행하게 돌출된 1쌍의 리드(외부접속단자)(8)의 선단편(先端片)이 상기 오목부(10)마다의 개구부에 삽입됨으로써 당해 전자부품(7)의 위치가 결정된다. 그리고, 1쌍의 리드(8)의 선단편이 상기 전극 패드(12)마다의 표면에 접촉된 상태에서 상기 전자부품(7)의 저면과 상기 탑재부(6) 사이에 도시하지 않은 접합재를 배치하여 상기 전자부품(7)을 탑재부(6) 위에 탑재한다. 또한, 상기 리드(8)마다의 선단편의 주위에 땜납(예를 들면, 금-주석계 합금)(9)을 대략 원뿔형상으로 하여 배치함으로써, 상기 전자부품(7)과 1쌍의 전극 패드(12)를 전기적으로 접속(실장)한다.
상기 실장시에 있어서, 상기 땜납(9)은 1쌍의 오목부(10) 사이에 위치하는 상기 돌출제방부(11a)를 포함하는 칸막이벽(11)에 의해서 서로 접촉하는 것이 저지된다.
이상에서 설명한 패키지(1a)에서는, 상기 패키지 본체(2a)의 표면(3)에 있어서 서로 인접하게 개구되는 1쌍의 상기 오목부(10)의 저면마다 개별적으로 배치된 1쌍의 전극 패드(12)의 표면이 상기 패키지 본체(2a)의 상기 탑재부(6)를 포함하는 표면(3)보다도 낮은 위치에 있다. 그러므로, 추후에 상기 탑재부(6)에 전자부품(7)을 실장하는 경우에 있어서, 상기 전자부품(7)에 있어서의 1쌍의 리드(8)와 상기 전극 패드(12)마다의 표면을 땜납(9)을 통해서 개별적으로 접속할 때에, 상기 땜납(9)끼리가 서로 접촉하여 불필요한 합선을 일으키는 일이 전혀 없도록 하는 것이 가능하게 된다.
또한, 1쌍의 상기 전극 패드(12)의 표면이 상기 패키지 본체(2a)의 상기 표면(3)보다도 낮은 상기 오목부(10)마다의 저면측에 있기 때문에, 추후에 상기 탑재부(6)에 전자부품(7)을 실장할 때에, 1쌍의 리드(8)의 선단측을 오목부(10) 내에 개별적으로 삽입함으로써, 상기 전자부품(7)의 위치 결정을 용이하게 또한 정확하게 하는 것도 가능하게 된다.
따라서, 상기 패키지(1a)에 의하면, 상기 효과 (1), (2)를 확실하게 얻을 수 있다.
또한, 상기 전자부품(7)과 상기 전극 패드(12)마다의 표면의 사이를 도시하지 않은 본딩 와이어를 통해서 전기적으로 접속하여도 좋고, 이러한 형태로 한 경우에는 상기 효과 (2) 대신에 상기 효과 (4)를 얻는 것이 가능하게 된다.
도 2의 (A)는 상기 패키지(1a)의 응용 형태인 패키지(1b)를 나타내는 평면도, (B)는 (A)의 B-B선을 따르는 수직 단면도, (C)는 (A)의 C-C선을 따르는 수직 단면도이다.
상기 패키지(1b)는, 도 2의 (A)∼(C)에 나타내는 바와 같이, 상기한 바와 같은 세라믹층(c1, c2)으로 이루어지는 상기 패키지 본체(2a)를 포함하며, 그 표면(3)의 외주를 따라서 평면시 직사각형 틀형상의 틀부재(c3)를 더 적층하여 구비한 패키지 본체(2b)와, 상기 틀부재(c3)의 내벽면(19)에 둘러싸인 오목부분(캐비티)(20)의 저면이 되는 상기 표면(3)에 위치하는 상기한 바와 같은 탑재부(6)와, 평면에서 보았을 때에 상기 탑재부(6)와 중복되며 또한 그 내측에서 서로 인접하게 개구되는 1쌍의 오목부(10)와, 상기 오목부(10)마다의 저면측에 배치된 평면시 직사각형상인 1쌍의 전극 패드(12)를 구비하고 있다.
상기 틀부재(c3)도 알루미나 등의 세라믹으로 이루어지며, 제조시의 소재가 되는 세라믹 그린 시트를 펀칭 가공 또는 레이저 가공한 것이다.
또, 상기 1쌍의 전극 패드(12)는, 이것들의 4변이 상기 세라믹층(c1, c2) 사이의 내층면(2n)에 같은 폭으로 연장된 연장부(13)를 가지고 있다. 그러므로, 도 2의 (C)에 나타내는 바와 같이, 상기 칸막이벽(11)의 양 가장자리측을 포함하는 오목부(10)마다의 개구부의 전 둘레를 따라서 상측으로 솟아오른 돌출제방부(11a)가 형성되어 있다. 따라서, 오목부(10)의 개구부의 전 둘레에 걸쳐서 상기 효과 (1), (2)를 얻을 수 있다.
도 2의 (B), (C)에 나타내는 바와 같이, 상기 1쌍의 전극 패드(12)는 상기 세라믹층(c1)을 관통하는 비아 도체(22)를 통해서 상기 패키지 본체(2b)의 이면(4)에 형성된 복수의 이면 단자(도체층)(24)와 개별적으로 전기적으로 접속되어 있다. 또한, 도 2의 (B)에 있어서의 우측의 이면 단자(24)는 전기적으로 독립한 더미 단자이다. 다만 도 2의 (B)에 있어서의 우측의 이면 단자(24)에도 세라믹층(c1)을 관통하는 비아 도체(22)를 형성하여 상기 1쌍의 전극 패드(12)와 각각 개별적으로 접속하여도 좋다.
또한, 상기 비아 도체(22)나 상기 이면 단자(24)도 주로 W 또는 Mo으로 이루어진다.
또한, 상기 오목부분(20)을 형성하는 틀부재(c3)에 있어서의 직사각형 틀형상의 상면(18)에는 도시하지 않은 메탈라이즈층을 당해 상면(18)과 상사(相似)형상으로 형성하여도 좋다. 이 메탈라이즈층은 상기 오목부분(20)의 개구부를 밀봉하는 금속 덮개를 접합하기 위해서 이용된다.
또한, 도 2의 (B)에 나타내는 바와 같이, 상기 패키지 본체(2b)의 오목부분(20)의 저면인 표면(3)에 있어서의 상기 탑재부(6) 위에 추후에 판형상의 전자부품(7)을 실장하여 탑재할 경우, 상기 전자부품(7)의 저면에서 하측으로 수직으로 돌출된 1쌍의 리드 핀(외부접속단자)(21)을 상기 오목부(10)마다의 내측에 개별적으로 삽입하고, 또한 상기 리드 핀(21)마다의 선단부가 상기 전극 패드(12)마다의 표면에 개별적으로 접근 혹은 접촉한 상태에서 상기 전자부품(7)의 위치 결정을 할 수 있다. 이러한 상태에서, 미리 전자부품(7)의 저면에 배치한 접합재를 상기 표면(3)에 접합하고, 또한 상기 전극 패드(12)마다의 표면 또는 상기 리드 핀(21)마다의 선단측에 배치한 땜납(9)을 상대방과의 사이에 배치함으로써, 상기 전자부품(7)의 실장 및 탑재를 실시할 수 있다.
상기한 패키지(1b)에서는, 상기한 패키지(1a)와 마찬가지로, 전자부품(7)의 실장시에 있어서의 합선의 예방이나 전자부품(7)의 위치 결정에 더하여, 전자부품(7)의 탑재부(6)와 1쌍의 오목부(10)가 평면에서 보았을 때에 중복되고, 또한 상기 전자부품(7)의 각 리드 핀(21)을 상기 오목부(10)마다 개별적으로 삽입한 자세에서, 당해 전자부품(7)의 실장 및 탑재를 정밀도 좋게 용이하게 실시할 수 있다.
또한, 상기 탑재부(6) 위에 탑재한 전자부품(7)을 상기 틀부재(c3)에 의해서 외부로부터 방호하고 혹은 밀봉하는 것도 용이하게 된다.
따라서, 상기 패키지(1b)에 의하면, 상기 효과 (1), (2)에 더하여 상기 효과 (3), (5)를 더 얻을 수도 있다.
또한, 상기 전극 패드(12)의 내층면(2n)으로 연장되는 연장부(13)의 위치는, 상기한 패키지(1a)의 경우와 같이 칸막이벽(11)측의 1변에만 하여도 좋다.
도 3의 (A)는 다른 형태의 패키지(1c)를 나타내는 평면도, (B)는 (A)의 B-B선을 따르는 수직 단면도이다.
상기 패키지(1c)는, 도 3의 (A), (B)에 나타내는 바와 같이, 전체가 판형상인 패키지 본체(2c)와, 이 패키지 본체(2c)의 표면(3)에 있어서의 평면시 중앙측에 있어서 서로 인접하게 또한 격자형상으로 하여 개구되는 4개(복수)의 오목부(10)와, 이 오목부(10)마다의 저면측에 개별적으로 배치된 4개의 전극 패드(12)를 구비하고 있다.
상기 패키지 본체(2c)는 상하 2층의 세라믹층(절연층)(c1, c2)을 적층하여 이루어지며, 평면시 정사각형상(직사각형상)의 표면(3)과, 이 표면(3)에 대향하는 이면(4)과, 이들 표면(3) 및 이면(4) 사이에 위치하는 4변의 측면(5)을 가지고 있다.
또한, 상기 세라믹층(c1, c2)도 알루미나 등으로 이루어지는 세라믹층(절연층)이다.
상기 패키지 본체(2c)의 표면(3)의 중앙측에는, 추후에 전자부품(7)이 탑재되는 평면시 정사각형상의 탑재부(6)와, 평면에서 보았을 때에 상기 탑재부(6)와 중복되며, 또한 그 내측의 표면(3)에 서로 인접하고 또한 전체가 직사각형상이고 또한 격자형상을 이루는 상기 4개의 오목부(10)와, 이 오목부(10)마다의 저면측에 개별적으로 배치한 상기 4개의 전극 패드(12)가 평면시 종횡방향으로 인접하게 위치하고 있다. 또, 상기 4개의 오목부(10)끼리의 사이는 상층측의 상기 세라믹층(c2)의 일부로 이루어지며, 평면에서 보았을 때에 중앙에서 종횡으로 연장되는 칸막이벽(11)에 의해서 서로 이격되어 있다.
상기 4개의 전극 패드(12)는, 상기 세라믹층(c1, c2) 사이의 내층면(2n)에 평면시 직사각형상으로 하여 형성되고, 서로 인접하는 2변끼리가 칸막이벽(11)과 겹치는 위치의 상기 내층면(2n)으로 연장되는 연장부(13)를 가지고 있다. 이들 연장부(13)에 대응하여, 상기 칸막이벽(11)의 표면(3)측에 있어서의 도시한 종횡방향의 양 가장자리측마다에는 평면에서 보았을 때에 4개의 L자 형상으로 솟아오른 돌출제방부(11a)가 형성되어 있다.
또한, 도 3의 (A), (B)에 나타내는 바와 같이, 상기 4개의 전극 패드(12)는 상기 세라믹층(c1)을 개별적으로 관통하는 4개의 비아 도체(22)를 통해서 상기 패키지 본체(2c)의 이면(4)에 있어서의 4개의 코너측에 개별적으로 형성된 4개의 이면 단자(24)와 개별적으로 전기적으로 접속되어 있다. 또한, 상기 비아 도체(22)와 이면 단자(24)도 주로 W 또는 Mo으로 이루어진다.
또한, 도 3의 (B)에 나타내는 바와 같이, 상기 패키지 본체(2c)의 표면(3)에 있어서의 상기 탑재부(6) 위에 추후에 전자부품(7)을 실장하여 탑재할 경우, 상기 전자부품(7)의 저면에서 하측으로 수직으로 돌출된 4개의 볼 단자(외부접속단자)(26)를 상기 오목부(10)마다의 내측에 삽입하고, 또한 상기 볼 단자(26)마다의 선단부가 상기 전극 패드(12)마다의 표면에 개별적으로 접근 혹은 접촉한 상태에서 상기 전자부품(7)의 위치 결정이 이루어진다. 이러한 상태에서, 미리 상기 전자부품(7)의 저면에 배치한 접합재(도시생략)를 상기 표면(3)에 접합하고, 또한 상기 전극 패드(12)마다의 표면 혹은 상기 볼 단자(26)마다의 선단측에 배치한 땜납(9)을 상대방과의 사이에 배치하거나 또는 상기 볼 단자(26) 자체를 땜납 볼로 형성하고, 이 땜납 볼을 용융 고화함으로써 상기 전자부품(7)의 실장 및 탑재를 실시할 수 있다.
상기한 패키지(1c)에서는, 상기한 패키지(1a, 1b)와 마찬가지로, 전자부품(7)의 실장시에 있어서의 합선의 예방이나 전자부품(7)의 위치 결정에 더하여, 전자부품(7)의 탑재부(6)와 4개의 오목부(10)가 평면에서 보았을 때에 중복되고, 또한 상기 전자부품(7)의 각 볼 단자(21)를 상기 오목부(10)마다 개별적으로 삽입한 위치 결정 상태에서, 당해 전자부품(7)의 실장 및 탑재를 정밀도 좋게 용이하게 실시할 수 있다.
따라서, 상기 패키지(1c)에 의하면, 상기 효과 (1), (2)에 더하여 상기 효과 (3)을 더 얻을 수도 있다.
또한, 상기 전극 패드(12)의 내층면(2n)에 있어서의 연장부(13)의 위치는, 상기한 패키지(1b)의 경우와 같이 평면에서 보았을 때에 4변으로 하여도 좋다.
도 3의 (C)는 상기 패키지(1c)의 응용 형태인 패키지(1d)를 나타내는 상기한 바와 같은 수직 단면도이다.
상기 패키지(1d)는, 도 3의 (C)에 나타내는 바와 같이, 상기한 바와 같은 세라믹층(c1, c2)으로 이루어지는 상기 패키지 본체(2c)를 포함하며, 그 표면(3)의 외주를 따라서 평면시 직사각형 틀형상인 상기한 바와 같은 틀부재(c3)를 더 적층하여 구비한 패키지 본체(2d)와, 상기 틀부재(c3)의 내벽면(19)에 둘러싸인 오목부분(캐비티)(20)의 저면이 되는 상기 표면(3)에 위치하는 상기한 바와 같은 탑재부(6)와, 평면에서 보았을 때에 상기 탑재부(6)와 중복되고 또한 그 내측에서 서로 인접하게 개구되는 4개의 오목부(10)와, 상기 오목부(10)마다의 저면측에 배치된 평면시 직사각형상인 4개의 전극 패드(12)를 구비하고 있다.
또한, 상기 오목부분(20)을 형성하는 틀부재(c3)에 있어서의 직사각형 틀형상의 상면(18)에는 도시하지 않은 메탈라이즈층을 당해 상면(18)과 상사형상으로 하여 형성하여도 좋다.
또한, 도 3의 (C)에 나타내는 바와 같이, 상기 패키지 본체(2d)의 표면(3)에 있어서의 상기 탑재부(6) 위에 추후에 전자부품(7)을 실장하여 탑재할 경우, 상기 전자부품(7)의 저면에서 돌출된 4개의 볼 단자(26)를 상기 오목부(10)마다의 내측에 개별적으로 삽입하고, 또한 상기 볼 단자(26)마다의 선단부가 상기 전극 패드(12)마다의 표면에 개별적으로 접근 혹은 접촉한 상태에서 상기 전자부품(7)의 위치 결정이 이루어진다. 이러한 상태에서, 미리 상기 전자부품(7)의 저면에 배치한 접합재를 상기 표면(3)에 접합하고, 또한 상기 전극 패드(12)마다의 표면 혹은 상기 볼 단자(26)마다의 선단측에 배치한 땜납(9)을 상대방과의 사이에 배치하거나 혹은 상기 볼 단자(26) 자체를 땜납 볼로 형성하고, 이 땜납 볼을 용융 고화함으로써 상기 전자부품(7)의 실장 및 탑재를 실시할 수 있다.
또한, 상기 틀부재(c3)의 상면(18)에 형성한 도시하지 않은 메탈라이즈층 위에 도시하지 않은 금속 덮개를 용접 혹은 납땜 등에 의해서 접합하여 상기 오목부분(캐비티)(20)의 개구부를 외부로부터 밀봉하여도 좋다.
상기한 패키지(1d)에서는, 상기한 패키지(1c)와 마찬가지로, 전자부품(7)의 실장시에 있어서의 합선의 예방이나 전자부품(7)의 위치 결정에 더하여, 상기 전자부품(7)의 탑재부(6)와 4개의 오목부(10)가 평면에서 보았을 때에 중복되고, 또한 상기 전자부품(7)의 각 볼 단자(26)가 상기 오목부(10)마다 개별적으로 삽입된 위치 결정 상태(자세)에서, 당해 전자부품(7)의 실장 및 탑재를 정밀도 좋게 용이하게 실시할 수 있다.
또한, 상기 탑재부(6) 위에 탑재한 전자부품(7)을 상기 틀부재(c3)에 의해서 외부로부터 방호하고 혹은 밀봉하는 것도 용이하게 된다.
따라서, 상기 패키지(1d)에 의해서, 상기 효과 (1), (2)에 더하여 상기 효과 (3), (5)를 더 얻을 수도 있다.
본 발명은 이상에서 설명한 각 형태에 한정되는 것이 아니다.
예를 들면, 상기 패키지 본체(2a, 2c)를 구성하는 세라믹층(c1, c2)은 상기 알루미나에 한정하지 않고, 뮬라이트나 질화알루미늄 등의 고온 동시 소성 세라믹, 또는 유리-세라믹 등의 저온 동시 소성 세라믹으로 하여도 좋다. 혹은, 세라믹층으로 이루어지는 절연층 대신에, 예를 들면 에폭시계 등의 수지로 이루어지는 것으로 하여도 좋다. 이 수지제나 상기 유리-세라믹 등으로 한 경우, 상기 전극 패드, 측면 도체, 비아 도체, 접속 배선, 이면 단자 등의 재료에는 주로 구리 또는 은이 적용된다.
또, 상기 패키지 본체(2a, 2c)를 구성하는 절연층은 3층 이상이어도 좋다.
또한, 상기 오목부는 평면시 5각형 이상의 정다각형 또는 이것들의 변형 다각형을 나타내는 형태, 혹은 평면시 원형, 장원형, 타원형 등을 나타내는 형태로 하여도 좋다. 다만, 이들 오목부 사이에 위치하는 상기 칸막이벽의 폭은 2개의 인접하는 오목부가 서로 가장 접근한 위치의 거리가 상기 최소한의 폭을 가지고 있는 것을 필요로 한다.
또한, 상기 전극 패드는 평면에서 보았을 때에 적어도 상기 오목부의 저면 전체를 덮는 것이 가능하다면, 평면에서 보았을 때에 있어서의 그 형상은 특히 한정되지 않는다.
또, 상기 패키지 본체(2a∼2d)의 표면(3)에 있어서, 평면에서 보았을 때에 1개의 탑재부(6)의 범위 내에 서로 인접하는 복수의 오목부(10)의 세트가 복수 세트 서로 이간하여 배치된 형태, 혹은 평면에서 보았을 때에 서로 인접하는 복수의 오목부(10) 전체의 외형이 1개의 탑재부(6)와 거의 중복되어 있는 형태로 하여도 좋다.
또한, 상기 패키지 본체(2a, 2c)의 표면(3)에는 2개소 이상의 탑재부(6)를 배치하고, 이 탑재부(6)마다 대응하여 복수의 상기 오목부를 배치함과 아울러, 이 오목부의 저면마다 상기 전극 패드를 배치한 형태로 하여도 좋다.
또한, 상기 패키지(1a∼1d)는, 이것들을 평면에서 보았을 때에 종횡으로 인접하게 병유되어 있는 다수개 취득 형태로 하여도 좋고, 또한 상기 전자부품의 실장 및 탑재 전 또는 후에 복수개로 분할하는 것으로 하여도 좋다.
본 발명에 의하면, 복수의 절연층을 적층하여 이루어지는 패키지 본체의 표면에 복수의 전극 패드를 서로 인접하게 배치하더라도, 상기 표면에 포함되는 탑재부에 추후에 탑재되는 전자부품의 실장시에 있어서, 상기 복수의 전극 패드 사이에서 합선을 일으키기 어려운 패키지를 제공할 수 있다.
1a∼1d - 패키지 2a∼2d - 패키지 본체
2n - 내층면 3 - 표면
4 - 이면 5 - 측면
6 - 탑재부 7 - 전자부품
8 - 리드(외부접속단자) 10 - 오목부
11 - 칸막이벽 12 - 전극 패드
13 - 연장부 16 - 측면 도체(도체층)
17,24 - 이면 단자(도체층) 19 - 내벽면
21 - 리드 핀(외부접속단자) 26 - 볼 단자(외부접속단자)
c1,c2 - 세라믹층(절연층) c3 - 틀부재

Claims (5)

  1. 복수의 절연층을 적층하여 이루어지며, 전자부품의 탑재부를 포함하는 표면, 상기 표면에 대향하는 이면, 및 상기 표면과 이면 사이에 위치하는 측면을 가지는 패키지 본체와;
    상기 패키지 본체의 표면에 서로 인접하게 개구되는 복수의 오목부와;
    상기 복수의 오목부의 저면마다 개별적으로 배치된 복수의 전극 패드와;
    상기 패키지 본체를 구성하는 적어도 1개의 절연층으로 이루어지며, 상기 패키지 본체의 표면측에 있어서의 인접하는 복수의 오목부 사이에 위치하며, 상측으로 솟아오른 돌출제방부를 양 가장자리측에 가지는 칸막이벽;을 구비하는 패키지로서,
    상기 전극 패드의 표면은 상기 패키지 본체의 표면보다도 낮은 위치에 있고,
    상기 복수의 오목부는 상기 칸막이벽을 사이에 두고서 평면에서 보았을 때에 서로 인접하여 있고,
    상기 전극 패드는 상기 패키지 본체의 이면 또는 측면 또는 이면과 측면에 형성된 도체층과 전기적으로 접속되어 있는 것을 특징으로 하는 패키지.
  2. 청구항 1에 있어서,
    상기 패키지 본체의 표면에 있어서, 상기 복수의 오목부와 상기 전자부품의 탑재부는 평면에서 보았을 때에 서로 이간되어 있거나 혹은 서로 중복되어 있는 것을 특징으로 하는 패키지.
  3. 청구항 1에 있어서,
    상기 전극 패드의 적어도 1변(邊)은 상기 패키지 본체를 구성하는 절연층 사이의 내층면으로 연장된 연장부를 가지고 있는 것을 특징으로 하는 패키지.
  4. 청구항 1 또는 청구항 3에 있어서,
    상기 전극 패드의 표면은 상기 탑재부에 탑재되는 전자부품의 외부접속단자와 전기적으로 접속되거나 혹은 상기 전자부품과 본딩 와이어를 통해서 전기적으로 접속되는 것을 특징으로 하는 패키지.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 패키지 본체의 표면에는, 상기 표면의 외주를 따르는 틀체형상을 이루는 틀부재를 더 구비하고 있으며, 상기 오목부 및 상기 탑재부는 상기 틀부재의 내벽면에 의해서 둘러싸여 있는 것을 특징으로 하는 패키지.
KR1020200003260A 2019-01-17 2020-01-09 패키지 KR102425194B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019005609A JP2020113722A (ja) 2019-01-17 2019-01-17 パッケージ
JPJP-P-2019-005609 2019-01-17

Publications (2)

Publication Number Publication Date
KR20200089615A KR20200089615A (ko) 2020-07-27
KR102425194B1 true KR102425194B1 (ko) 2022-07-25

Family

ID=68655258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200003260A KR102425194B1 (ko) 2019-01-17 2020-01-09 패키지

Country Status (5)

Country Link
US (1) US11551984B2 (ko)
EP (1) EP3683830A1 (ko)
JP (1) JP2020113722A (ko)
KR (1) KR102425194B1 (ko)
CN (1) CN111447740A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220010898A (ko) 2020-07-20 2022-01-27 현대모비스 주식회사 차량용 동력 전달장치
CN113053846B (zh) * 2021-03-19 2023-04-11 云南创视界光电科技有限公司 芯片和具有其的显示模组

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263030A (ja) * 2007-04-11 2008-10-30 Sharp Corp 実装基板及び実装基板の製造方法
JP2009283645A (ja) 2008-05-22 2009-12-03 Ngk Spark Plug Co Ltd 配線基板および多数個取り配線基板
JP2015039133A (ja) 2013-08-19 2015-02-26 日本特殊陶業株式会社 パッケージ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176577U (ja) * 1984-04-28 1985-11-22 日本電気ホームエレクトロニクス株式会社 プリント基板
JPS6473696A (en) * 1987-09-14 1989-03-17 Canon Kk Printed-circuit board
JPH07226421A (ja) * 1994-02-09 1995-08-22 Toshiba Corp Ｉｃ素子実装回路装置およびｉｃ素子の実装方法
JPH1041431A (ja) 1996-07-22 1998-02-13 Fuji Denka:Kk 気密封着用パッケージ
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
TW445555B (en) 2000-03-07 2001-07-11 Ind Tech Res Inst Method for packaging semiconductor flip chip and its structure
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
JP2006032532A (ja) * 2004-07-14 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
US20060244156A1 (en) * 2005-04-18 2006-11-02 Tao Cheng Bond pad structures and semiconductor devices using the same
JP4605378B2 (ja) * 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
JP2008205132A (ja) * 2007-02-19 2008-09-04 Nec Corp プリント配線板及びこれとフレキシブルプリント基板とのはんだ接続構造並びに方法
JP2009049297A (ja) * 2007-08-22 2009-03-05 Citizen Watch Co Ltd 半導体装置およびその製造方法
CN201499371U (zh) * 2009-09-04 2010-06-02 英业达股份有限公司 电路板结构
JP2012074423A (ja) * 2010-09-27 2012-04-12 Panasonic Electric Works Sunx Co Ltd Ｌｅｄモジュール
JP2014127913A (ja) 2012-12-27 2014-07-07 Kyocera Crystal Device Corp 素子搭載用部材および圧電デバイス
JP2017092328A (ja) * 2015-11-13 2017-05-25 イビデン株式会社 プリント配線板、プリント配線板の製造方法および半導体装置
JP6700811B2 (ja) * 2016-01-26 2020-05-27 キヤノン株式会社 半導体装置および半導体装置の製造方法
JP2018088512A (ja) * 2016-11-18 2018-06-07 大口マテリアル株式会社 半導体装置用配線部材
US10276511B1 (en) * 2018-04-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package and manufacturing method thereof
CN208191018U (zh) * 2018-05-12 2018-12-04 深圳市国日宏电子科技有限公司 软性线路板焊盘结构
TWM568017U (zh) * 2018-07-05 2018-10-01 同泰電子科技股份有限公司 Circuit board structure with caulking layer
JP2019005609A (ja) 2018-09-05 2019-01-17 株式会社三洋物産 遊技機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263030A (ja) * 2007-04-11 2008-10-30 Sharp Corp 実装基板及び実装基板の製造方法
JP2009283645A (ja) 2008-05-22 2009-12-03 Ngk Spark Plug Co Ltd 配線基板および多数個取り配線基板
JP2015039133A (ja) 2013-08-19 2015-02-26 日本特殊陶業株式会社 パッケージ

Also Published As

Publication number Publication date
KR20200089615A (ko) 2020-07-27
EP3683830A1 (en) 2020-07-22
JP2020113722A (ja) 2020-07-27
US20200235019A1 (en) 2020-07-23
US11551984B2 (en) 2023-01-10
CN111447740A (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
US9847282B2 (en) Semiconductor device
WO2018101382A1 (ja) 高周波モジュール
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
KR102425194B1 (ko) 패키지
CN107785327B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
EP3451371A1 (en) Substrate for mounting electronic component, electronic device and electronic module
JP3923063B2 (ja) 半導体デバイス用パッケージおよびその製造方法
JP7361132B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
US20220385266A1 (en) Electronic component housing package, electronic device, and electronic module
US20210398866A1 (en) Package for containing electronic component, and electronic device
US12009285B2 (en) Substrate having a recessed portion for an electronic component
US20240213433A1 (en) Substrate, package, electronic component, and light emitting device
JP4594253B2 (ja) 多数個取り配線基板
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP2001291796A (ja) 配線基板
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP6506132B2 (ja) 多数個取り配線基板および配線基板
JP4753539B2 (ja) 電子部品搭載用基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant