JP3923063B2 - 半導体デバイス用パッケージおよびその製造方法 - Google Patents

Description

この発明は、半導体デバイス用パッケージおよびその製造方法に関する。

従来、セラミック積層体等から成る絶縁性部材によって形成される半導体デバイス用パッケージが知られている。図１３は、このような従来知られる半導体デバイス用パッケージの構成の一例を表わす断面模式図である。図１３は、半導体デバイス用パッケージの外周部の様子を中心に表わしている。図１３に示す半導体デバイス用パッケージは、セラミック積層体から成り、底面が半導体素子１７０の載置部となる凹部１２５が形成された絶縁性基部１２０と、凹部１２５の表面および絶縁性基部１２０の側壁内部に形成される内部配線１３０と、絶縁性基部１２０の側壁部外表面に形成されると共に内部配線１３０と接続するリード端子取り付けパッド１４０と、リード端子取り付けパッド１４０に取り付けられた外部リード端子１５０と、を備えている。図１３では、さらに、凹部１２５の底面に半導体素子１７０を載置し、半導体素子１７０と内部配線１３０とをボンディングワイヤ１７５によって接続した様子を示している。このような半導体デバイス用パッケージを製造する際には、リード端子取り付けパッド１４０と内部配線１３０との接続を確保するために、絶縁性基部１２０の側面にリード端子取り付けパッド１４０を形成する際の位置決めに伴う誤差を考慮して、リード端子取り付けパッド１４０を形成していた。すなわち、リード端子取り付けパッド１４０の形成（絶縁性基部１２０における側面メタライズ）は、内部配線１３０の端部を越えて絶縁性基部１２０の側面上方にまで行なわれていた。

このように、内部配線１３０の端部を越えて、絶縁性基部１２０の上方にまでリード端子取り付けパッド１４０を形成する場合には、リード端子取り付けパッド１４０のうち、内部配線１３０の端部を越えて形成された部分がスタブ回路を形成してしまうことになる。このようにスタブ回路が形成されると、特に半導体デバイス内で高周波信号を伝送する場合には、スタブ回路において高周波信号の反射が生じ、高周波信号の伝送効率が低下する可能性があった。

このようなスタブ回路の形成を防止する方法として、絶縁性基部の外部側面において、内部配線の端部とリード端子取り付けパッドとの接続部の上部に、窪みを設ける構成が知られている（例えば特許文献１）。このような構成の断面模式図を図１４に示す。図１４では、図１３と共通する部分には同じ参照番号を付しており、内部配線１３０の端部とリード端子取り付けパッド１４０との接続部の上部に窪み１９０を設けている。このように窪み１９０を設けることで、絶縁性基部１２０における側面メタライズの際に、リード端子取り付けパッド１４０を形成するための材料（以下、メタライズ材料と呼ぶ）が、上記接続部を越えて絶縁性基部１２０側壁部外表面に付着することを防止している。

特開平１１−２１４５５５号公報

しかしながら、上記のように接続部の上部に窪み１９０を形成する場合には、窪み１９０の中でさらにスタブが形成されるのを防止するために、窪み１９０を充分に深く形成する必要があった。図１２と同様の半導体デバイス用パッケージにおける窪み１９０内にスタブ回路が形成される様子を図１５に示す。図１５では、半導体デバイス用パッケージの製造工程の途中の様子を表わしており、半導体素子１７０およびボンディングワイヤ１７５は記載されていない。そして、リード端子取り付けパッド１４０を形成するためのメタライズ材料が供給される様子を矢印で示している。このようにリード端子取り付けパッド１４０の形成を行なうと、窪み１９０の深さが不十分であれば、上記接続部を越える位置に供給されるメタライズ材料（図１５中、過剰分と示す）が、窪み１９０の内壁面であって内部配線１３０が形成されていない鉛直方向の面（図１４中、鉛直面と示す面）に付着してスタブ回路を形成する可能性がある。しかしながら、スタブ回路の形成を回避するために窪み１９０を深く形成するほど、焼成時に、窪み１９０の近傍で絶縁性基部１２０が変形しやすくなるという問題を生じる。このような絶縁性基部１２０の変形は、例えば、パッケージ内に半導体素子を実装後、凹部１２５を覆うように絶縁性基部１２０上に蓋体を取り付けたときに、絶縁性基部１２０と蓋体との間のろう付け強度の低下の原因となる可能性がある。

本発明は、上述した従来の課題を解決するためになされたものであり、半導体デバイス用パッケージにおいて、絶縁性基部の変形を引き起こすことなく、側面メタライズに伴うスタブ回路の形成を防止することを目的とする。

上記目的を達成するために、本発明の第１の半導体デバイス用パッケージは、
半導体素子を載置するための載置部を有するベース層と、前記載置部を囲むように前記ベース層上に設けられ、内表面によって前記載置部を底面とする第１の凹部を形成すると共に、外表面には第２の凹部が形成されている側壁部と、を備える基部と、
前記側壁部外表面において、前記第２の凹部に接して形成されたリード端子取り付けパッドと、
前記リード端子取り付けパッド上に取り付けられた外部リード端子と、
前記第１の凹部表面の前記載置部近傍に形成される一端と、前記第２の凹部表面であって該第２の凹部と前記リード端子取り付けパッドとが接する位置から鉛直方向に離れた位置に形成される他端と、を有し、前記基部において前記一端から前記側壁部内部を介して前記他端まで連続して形成される内部配線と、
前記第２の凹部表面における略鉛直部を含む前記第２の凹部表面の一部を覆って形成され、前記内部配線の前記他端と前記リード端子取り付けパッドとを電気的に接続する接続導体部と
を備えることを要旨とする。

以上のように構成された本発明の第１の半導体デバイス用パッケージによれば、側壁部外表面に第２の凹部を有し、この第２の凹部は、リード端子取り付けパッドと接続すると共に、第２の凹部とリード端子取り付けパッドとが接続する位置から鉛直方向に離れた位置に内部配線の他端を有している。また、第２の凹部表面における略鉛直部を含む第２の凹部表面の一部を覆って、内部配線の他端とリード端子取り付けパッドとを接続する接続導体が形成されている。したがって、基部の側壁部外表面にリード取り付けパッドを形成する際に、リード端子取り付けパッドの材料が、第２の凹部を越えて側壁部外表面上に付着することによるスタブ回路の形成を防止することができる。

また、本発明の第２の半導体デバイス用パッケージは、
半導体素子を載置するための載置部を有するベース層と、前記載置部を囲むように前記ベース層上に設けられ、内表面によって前記載置部を底面とする凹部を形成する側壁部と、を備える基部と、
前記側壁部外表面に形成されたリード端子取り付けパッドと、
前記リード端子取り付けパッド上に取り付けられた外部リード端子と、
前記凹部表面の前記載置部近傍に形成される一端と、前記側壁部外表面であって前記リード端子取り付けパッドから鉛直方向に離れた位置に形成される他端と、を有し、前記基部において前記一端から前記側壁部内部を介して前記他端まで連続して形成される内部配線と、
前記側壁部外表面と同一面を形成すると共に、前記内部配線の前記他端と前記リード端子取り付けパッドとを電気的に接続する接続導体部と
を備えることを要旨とする

以上のように構成された本発明の第２の半導体デバイス用パッケージによれば、側壁部と同一面を形成する接続導体部を有し、この接続導体部は、リード端子取り付けパッドと接続すると共に、接続導体部とリード端子取り付けパッドとが接続する位置から鉛直方向に離れて位置で、内部配線の他端と接続している。したがって、基部の側壁部外表面にリード端子取り付けパッドを形成する際に、リード端子取り付けパッドの材料による側壁部外表面上でのスタブ回路の形成を防止することができる。

このような本発明の第１および第２の半導体デバイス用パッケージを用いて半導体デバイスを作製するならば、デバイス内でのスタブ回路の形成が防止されるため、デバイス内における高周波信号の伝送効率低下を防ぐことができる。なお、鉛直方向とは、半導体デバイス用パッケージにおいて、載置部を形成するベース層に垂直な方向をいう。

このような本発明の第１または第２の半導体デバイス用パッケージにおいて、前記基部は、セラミック積層体によって形成されることとしても良い。本発明の第１の半導体デバイス用パッケージは、第２の凹部内でのスタブ回路の形成を防止するために第２の凹部を深く形成する必要がないため、基部をセラミック積層体で構成する場合に、第２の凹部を設けたことによって焼成時に生じる基部の変形を抑えることができる。また、本発明の第２の半導体デバイス用パッケージは、側壁部に凹部を有しないため、凹部に起因して焼成時に基部が変形することがない。

本発明の第１の半導体デバイス用パッケージの製造方法は、半導体素子を載置するための載置部を底面に有する第１の凹部が設けられたセラミック積層体によって形成された半導体デバイス用パッケージの製造方法であって、
（ａ）複数のセラミックグリーンシートを用意する工程と、
（ｂ）前記（ａ）工程で用意した複数のセラミックグリーンシートの一部のそれぞれにおいて、第１の穴部を形成する工程と、
（ｃ）前記複数のセラミックグリーンシートの他の一部のそれぞれにおいて、前記第１の穴部と共に、該第１の穴部よりも小さい第２の穴部を形成する工程と、
（ｄ）前記（ｂ）工程および前記（ｃ）工程で穴部を形成した前記複数のセラミックグリーンシートの一部に対して、所定の配線パターンを表面に印刷する工程であって、前記（ｂ）工程で穴部を形成した前記グリーンシートの一部に対しては、前記第２の穴部に対応する大きさの第１の配線部を印刷する工程と、前記（ｃ）工程で穴部を形成した前記他の一部のセラミックグリーンシートの内の少なくとも一部に対しては、端部が前記第２の穴部に達する第２の配線部を印刷する工程と、を含む工程と、
（ｅ）前記（ｃ）工程で形成した前記第２の穴部の内壁面に、第１のメタライズ層を形成する工程と、
（ｆ）前記第１の配線部上で前記第２の穴部が重なって前記第１の配線部と前記第１のメタライズ層とが接続すると共に、前記第２の配線部を印刷したグリーンシートの面が前記第２の穴部および前記第１の配線部が形成されていないグリーンシートと接するように、前記複数のセラミックグリーンシートを所定の順序で積層して、前記第１の穴部同士が重なって形成される前記第１の凹部と、前記（ｄ）工程で形成された前記配線パターンを含んで全体として連続して形成される内部配線と、を備えるセラミックグリーンシート積層体を形成する工程であって、前記内部配線が、前記第１の凹部の底面近傍に形成される一端と、前記第２の配線部と前記第１のメタライズ層との接続部である他端と、を有するように前記セラミックグリーンシートを積層する工程と、
（ｇ）前記セラミックグリーンシート積層体を、前記第２の穴部を通過する位置で切断することによって分割し、前記第１の凹部を有すると共に、切断面において前記第１のメタライズ層および前記第１の配線部を表面の一部とする第２の凹部を有する分割積層体を形成する工程と、
（ｈ）前記分割積層体の切断面であって、前記第１の配線部が形成されたセラミックグリーンシートを含む連続して積層されたセラミックグリーンシートの側面において、前記第２の凹部と前記分割積層体の積層方向に隣接する位置に、前記第１の配線部と接続する第２のメタライズ層を形成する工程と、
（ｉ）前記（ｈ）工程の後に前記分割積層体を焼成する工程と
を備えることを要旨とする。

以上のように構成された本発明の第１の半導体デバイス用パッケージの製造方法によれば、セラミック積層体によって形成される本発明の第１の半導体デバイス用パッケージを製造することができる。半導体デバイス用パッケージの製造の際には、分割積層体の切断面に形成される第２のメタライズ層は、第２の凹部の表面の一部である第１の配線部と接続するように設けられるため、第２のメタライズ層の材料が、第２の凹部を越えて分割積層体の切断面に付着するのを防止することができる。また、このとき、第２の凹部内に供給された第２のメタライズ層の材料が、第２の凹部の表面の一部である第１の配線部あるいは第１のメタライズ層上に付着しても、スタブ回路を形成することがない。これにより、製造した半導体デバイス用パッケージを用いて半導体デバイスを作製したときに、デバイス内で生じるスタブ回路に起因する高周波信号の伝送効率低下を防ぐことができる。また、スタブ回路の形成を防止するために第２の凹部を深く形成する必要がないため、第２の凹部の形成に起因する焼成時における分割積層体の変形を抑えることができる。

また、本発明の第２の半導体デバイス用パッケージの製造方法は、半導体素子を載置するための載置部を底面に有する凹部が設けられたセラミック積層体によって形成された半導体デバイス用パッケージの製造方法であって、
（ａ）複数のセラミックグリーンシートを用意する工程と、
（ｂ）前記（ａ）工程で用意した複数のセラミックグリーンシートの一部のそれぞれにおいて、第１の穴部を形成する工程と、
（ｃ）前記複数のセラミックグリーンシートの他の一部のそれぞれにおいて、前記第１の穴部と共に、該第１の穴部よりも小さい第２の穴部を形成し、該第２の穴部内に導電性材料を充填する工程と、
（ｄ）前記（ｂ）工程及び前記（ｃ）工程で穴部を形成した前記複数のセラミックグリーンシートの一部に対して、所定の配線パターンを表面に印刷する工程であって、前記（ｃ）工程で穴部を形成した前記他の一部のセラミックグリーンシートの内の少なくとも一部に対しては、前記導電性材料を充填した前記第２の穴部へと端部が達する配線部を印刷する工程と、
（ｅ）前記配線部を印刷したセラミックグリーンシートの面が前記第２の穴部を設けていないセラミックグリーンシートと接するように、前記複数のセラミックグリーンシートを所定の順序で積層して、前記第１の穴部同士が重なって形成される前記凹部と、前記（ｄ）工程で形成された前記配線パターンを含んで全体として連続して形成される内部配線と、を備えるセラミックグリーンシート積層体を形成する工程であって、前記内部配線が、前記凹部の底面近傍に形成される一端と、前記導電性材料を充填した前記第２の穴部との接続部である他端と、を有するように前記セラミックグリーンシートを積層する工程と、
（ｆ）前記セラミックグリーンシート積層体を、前記導電性材料を充填した前記第２の穴部を通過する位置で切断することによって分割し、前記凹部を有すると共に、切断面において前記第２の穴部に充填された前記導電性材料から成る接続導体部を有する分割積層体を形成する工程と、
（ｇ）前記分割積層体の切断面であって、前記接続導体部が形成されたセラミックグリーンシートに接するセラミックグリーンシートのうち、前記配線部が形成されたセラミックグリーンシート表面と接するセラミックグリーンシートとは異なるセラミックグリーンシートを含む連続して積層されたセラミックグリーンシート側面において、前記接続導体部と前記分割積層体の積層方向に所定の長さで重なる位置に、メタライズ層を形成する工程と、
（ｈ）前記（ｇ）工程の後に前記分割積層体を焼成する工程と
を備えることを要旨とする。

以上のように構成された本発明の第２の半導体デバイス用パッケージの製造方法によれば、セラミック積層体によって形成される本発明の第２の半導体デバイス用パッケージを製造することができる。半導体デバイス用パッケージの製造の際には、分割積層体の切断面に形成されるメタライズ層は、内部配線に接続する接続導体部と、分割積層体の積層方向に所定の長さで重なる位置に形成されるため、メタライズ層の材料が、接続導体部を越えて分割積層体の切断面に付着することがない。これにより、製造した半導体デバイス用パッケージを用いて半導体デバイスを作製したときに、デバイス内で生じるスタブ回路に起因する高周波信号の伝送効率低下を防ぐことができる。また、スタブ回路の形成を防止するために分割積層体の切断面に凹部を形成する必要がないため、凹部の形成に起因する焼成時における分割積層体の変形を抑えることができる。

本発明は、上記以外の種々の形態で実現可能であり、例えば、半導体デバイスあるいは半導体デバイスの製造方法などの形態で実現することが可能である。

次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．パッケージの構成：
Ｂ．製造工程：
Ｃ．第１実施例の変形例：
Ｄ．第２実施例：
Ｅ．変形例：

Ａ．パッケージの構成：
図１は、本発明の第１実施例の半導体デバイス用パッケージ１０（以下、パッケージ１０と表わす）の構成を表わす断面模式図であり、図２は、パッケージ１０の構成を表わす斜視図である。図１は、図２における１−１断面を表わす。本実施例のパッケージ１０は、図１に示すように、４層のアルミナセラミック層（セラミック層２１〜２４）により形成される基部２０を備えている。基部２０には、底面が半導体素子７０を載置するための載置部となっている第１の凹部２５が形成されている。すなわち、基部２０は、セラミック層２１によって構成されて上記載置部を有するベース層と、載置部を囲む形状の穴部が形成されたセラミック層２２〜２４をベース層上に鉛直方向に順次積層することによって形成された側壁部と、を備え、側壁部の内表面によって第１の凹部２５が形成されている。なお、以下の説明では、図１に示す矢印Ａの方向を鉛直方向と呼び、矢印Ｂの方向を水平方向と呼ぶ。ここで、矢印Ｂの方向は、各セラミック層２１〜２４面に平行な方向であり、矢印Ａの方向は、この面方向に垂直な方向（セラミック層の積層方向）である。

さらに、本実施例のパッケージ１０は、第１の凹部２５表面（側壁部内表面）の載置部近傍に形成される一端と、基部２０の側壁部外表面に形成される他端と、を有し、基部２０において上記一端から基部２０の側壁部内部を介して上記他端まで連続して形成される内部配線３０を有している。また、本実施例のパッケージ１０は、図１および図２に示すように、基部２０の側壁部の外表面に形成されるリード端子取り付けパッド４０と、リード端子取り付けパッド４０に取り付けられた外部リード端子であるリード端子５０と、を備えている。本実施例のパッケージ１０では、上記内部配線３０とリード端子取り付けパッド４０とリード端子５０とから成る組を、８組有している（図２では、図中手前側の面において、リード端子５０を取り付けたリード端子取り付けパッド４０が４つ記載されている）。

また、基部２０の側壁部外表面には、上記８つのリード端子取り付けパッド４０のうちの２つについて、リード端子取り付けパッド４０に接して、第２の凹部６０がそれぞれ設けられている（図２では一方のみを図示している）。この第２の凹部６０は、上記リード端子取り付けパッド４０に加えて、対応する内部配線３０の上記他端とも接している。この第２の凹部６０には、第２の凹部６０表面の一部を覆って形成され、内部配線３０の上記他端とリード端子取り付けパッド４０の端部とを電気的に接続する接続導体部６２が形成されている。隣接して第２の凹部６０が設けられていないリード端子取り付けパッド４０は、対応する内部配線３０の上記他端と直接接続している。なお、図２では記載を簡略化しており、内部配線３０、リード端子取り付けパッド４０およびリード端子５０の組み合わせを８組記載しているが、これらは、パッケージ内に実装すべき半導体素子の有する電極に応じた数が、適宜設けられるものである。また、上記８組のうち、２組についてはさらに第２の凹部６０を備えているが、これらは、高周波配線の有する電極に応じた数が、適宜設けられるものである。

図３は、第２の凹部６０の構成を説明するための、パッケージ１０の一部分についての斜視図である。図３では、実際には存在するセラミック層２４は記載しておらず、セラミック層２１〜２３だけが積層された様子を、第２の凹部６０を中心に示している。図３に示すように、第２の凹部６０は、外周部に略矩形の切り欠き部を有するセラミック層２３が、切り欠き部以外の外周においてセラミック層２２の外周と重なるようにセラミック層２２上に積層されることによって、形成される。ここで、接続導体部６２は、セラミック層２２上面における上記切り欠き部に対応する領域と（図３中の領域Ａ）、セラミック層２３において上記切り欠き部を形成する内壁面（図３中の領域Ｂであって、第２の凹部６０表面における略鉛直部）と、を被覆する導体によって形成されている。なお、セラミック層２４の表面は導体層を有しておらず、セラミック層２４によって形成される第２の凹部６０の他の面（図３中の領域Ａに対向する図示しない面）には、接続導体部６２は形成されていない。本実施例のパッケージ１０では、既述したように、半導体素子７０とリード端子５０とを接続するための内部配線３０の内の２つの内部配線３０に対応して、基部２０の側壁部外表面に、このような第２の凹部６０が設けられている。図１では、さらに、パッケージ１０に形成された第１の凹部２５の底面である載置部に半導体素子７０を載置し、半導体素子７０と内部配線３０とをボンディングワイヤ７５によって接続した様子を示している。

Ｂ．製造工程：
図４は、本実施例のパッケージ１０の製造工程を表わす説明図である。まず最初に、基部２０を構成する各セラミック層２１〜２４を形成するためのグリーンシートを用意し（ステップＳ１００）、その後、各グリーンシートに対して所定のパターン形成を施す（ステップＳ１１０）。パターン形成とは、具体的には、グリーンシート表面のメタライズと、打ち抜き加工による所定箇所への穴開けと、形成した穴部の内壁面のメタライズ（スルーホール印刷）と、を含む。

パターン形成を施した後の各グリーンシートの様子を、図５および図６に示す。図５（Ａ）、図５（Ｂ）、図６（Ａ）、図６（Ｂ）は、それぞれ、セラミック層２１、セラミック層２２、セラミック層２３、セラミック層２４に対応するグリーンシートの様子を示す。図５および図６では、主として第２の凹部６０および接続導体部６２の製造工程を説明するために、全体を簡略化して記載している。パッケージ１０を製造する際には、後述するように、グリーンシートの積層体を切断することによって、１つの積層体から多数のパッケージ１０を製造しており、図５および図６では、この切断位置を切断線として示すと共に、一つのパッケージ１０に対応する領域を中心に表わしている。

セラミック層２１となるグリーンシートは、第２の凹部６０や接続導体部６２あるいは内部配線３０に関わる特別な構造は有していない（図５（Ａ）参照）。セラミック層２２となるグリーンシートには、第１の凹部２５を形成するために略四角形の形状に形成されている穴部２２ａと、接続導体部６２の一部（図３の領域Ａの部分）を形成するための２つの第１の配線部２２ｂとが形成される（図５（Ｂ）参照）。セラミック層２３となるグリーンシートには、第１の凹部２５を形成するために略四角形の形状に形成されている穴部２３ａと、第２の凹部６０を形成するために穴部２３ａよりも小さな略四角形状に形成されている２つの穴部２３ｂと、穴部２３ｂの内壁を覆って形成されて接続導体部６２の一部（図３の領域Ｂの部分）を構成するメタライズ層２３ｃと、内部配線３０を形成するための８つの第２の配線部２３ｄとが形成される（図６（Ａ）参照）。ここで、穴部２３ｂは、実際には、その４角がやや丸みを帯びた形状となっている。また、８つの第２の配線部２３ｄのうち、２つの第２の配線部２３ｄは、穴部２３ａの近傍から穴部２３ｂへと連続して設けられており、メタライズ層２３ｃと接続する。残りの第２の配線部２３ｄは、穴部２３ａの近傍から切断線へと連続して設けられている。また、穴部２３ｂは、図５（Ｂ）の第１の配線部２２ｂと重なる位置に形成されている。セラミック層２４となるグリーンシートには、第１の凹部２５を形成するために略四角形の形状に形成されている穴部２４ａが形成される（図６（Ｂ）参照）。本実施例では、穴部２２ａと穴部２３ａとは同一の形状に形成しており、穴部２４ａは穴部２２ａ，２３ａよりも大きく形成しているが、これらの穴部の形状は、半導体素子７０の大きさや形成すべき第１の凹部２５の形状に応じて任意に設定すればよい。

本実施例では、各グリーンシートのメタライズには、タングステンを含有するペーストを用いている。メタライズのためには、タングステンの他、モリブデンやマンガンなど、アルミナセラミックの焼成温度よりも高い融点を示す金属を用いることができる。ここで、第１の配線部２２ｂおよび第２の配線部２３ｄを形成する表面メタライズは、タングステンペーストを用いて、スクリーン印刷法などの周知の厚膜形成法により行なう。また、メタライズ層２３ｃを形成する側面メタライズは、スルーホール印刷、具体的には、吸引により穴部２３ｂの内壁面にタングステンペーストを塗布することにより行なっている。

各グリーンシートにおいてパターン形成を行なうと、次に、これらのグリーンシートを、位置合わせを行ないながら所定の順序（図５（Ａ）、図５（Ｂ）、図６（Ａ）、図７（Ｂ）の順）で積層し、全体を圧着接合してグリーンシート積層体を得る（ステップＳ１２０）。このように各グリーンシートを積層することで、図５（Ｂ）のグリーンシートに形成される第１の配線部２２ｂと、図６（Ａ）のグリーンシートに形成されるメタライズ層２３ｃとが接続される。ここで、第１の配線部２２ｂとメタライズ層２３ｃとの接続を確保するために、第１の配線部２２ｂは、穴部２３ｂよりも大きく形成されている。表面メタライズの精度、およびグリーンシート積層時の位置合わせの精度は極めて高いため、メタライズ層２３ｃとの接続を確保するために第１の配線部２２ｂに設けるマージンは、０．１ｍｍ程度とすればよい。また、上記グリーンシートを積層することで、グリーンシートに形成された穴部２２ａ，２３ａ，２４ａが重なり合って、第１の凹部２５に対応する凹部が形成される。

次に、このグリーンシート積層体を、図５および図６の切断線に対応する位置で切断し、複数の分割積層体を得る（ステップＳ１３０）。切断線においてグリーンシート積層体を切断することにより、個々の第１の配線部２２ｂと穴部２３ｂと穴部２３ｂの内壁に形成されたメタライズ層２３ｃとは中央部で２分割される。これにより、分割された穴部２３ｂは、別個の分割積層体で第２の凹部６０に対応する構造を形成し、分割された第１の配線部２２ｂ及びメタライズ層２３ｃは、別個の分割積層体で接続導体部６２に対応する構造を形成する。なお、以下の説明では、分割積層体に形成されるこのような構造についても、完成したパッケージ１０における場合と同様に、第２の凹部６０、接続導体部６２と呼ぶこととする。このように、切断線で２分割されるように穴部２３ｂと第１の配線部２２ｂとメタライズ層２３ｃを形成することで、外周部において互いに対応する位置に第２の凹部６０を有する分割積層体を得ることができる。

その後、個々の分割積層体の所定の位置に対して、リード端子取り付けパッド４０を形成するための側面メタライズを行なう（ステップＳ１４０）。ステップＳ１４０の側面メタライズの工程としては、ステップＳ１３０で得た各分割積層体を、側面に対して印刷可能となるような向きで所定の治具に嵌め込むと共に、リード端子取り付けパッド４０の形状に応じたパターンのマスキングを行ない、タングステンペーストなどの導電性材料を用いた印刷を行なって、リード端子取り付けパッド４０となるメタライズ層を形成する。ステップＳ１４０の側面メタライズによって形成されるリード端子取り付けパッド４０は、通常は、その幅が、内部配線３０の幅と同程度となるように形成される。

このように、分割積層体を治具に嵌め込んで印刷を行なう際には、表面メタライズやグリーンシートの積層のための位置合わせに比べて位置ずれ（位置合わせ誤差）が起こりやすい。そのため、リード端子取り付けパッド４０と接続導体部６２との接続を確保するために、ステップＳ１４０では、分割積層体の側面における接続導体部６２端部の位置（セラミック層２２の上面に対応する位置）に対して、０．３〜０．５ｍｍ程度の余裕を持たせて側壁部上方へより長い範囲にメタライズを行なう。ステップＳ１４０の側面メタライズの様子を図７に模式的に表わす。図７は、第２の凹部６０の周囲の様子を中心に表わす分割積層体の断面模式図である。図７では、側面メタライズのために分割積層体の側面に導電性材料が供給される様子を矢印で示している。図７に示すように、分割積層体の側面における接続導体部６２端部よりも上方に供給される導電性材料（図７中、過剰分と示す）は、第２の凹部６０の内部に入り込んで、接続導体部６２と一体化する。なお、第２の凹部６０を有しない部位に対する側面メタライズは、リード端子取り付けパッド４０と内部配線３０との接続を確保するために、分割積層体の側面における内部配線３０端部の位置に対して充分な余裕を持たせて、より長い範囲に行なう。

ステップＳ１４０の側面メタライズの後は、分割積層体の焼成を行なう（ステップＳ１５０）。アルミナセラミックの焼成は、１５００〜１７００℃で行なうことができる。その後、リード端子取り付けパッド４０上に、外部電気回路に接続するためのリード端子５０を接続する（ステップＳ１６０）。本実施例では、リード端子５０は、鉄−ニッケル（Ｆｅ−Ｎｉ）合金又は鉄−ニッケル−コバルト（Ｆｅ−Ｎｉ−Ｃｏ）合金を成形した部材に対してニッケルめっきを施して作製している。また、リード端子取り付けパッド４０へのリード端子５０の接続は、銀ろう（Ａｇ−Ｃｕ合金）を用いて行なっている。また、ろう付けによるリード端子取り付けパッド４０とリード端子５０との接続を良好に行なうために、本実施例では、ステップＳ１５０の焼成の後、リード端子取り付けパッド４０表面に対して、ニッケルめっきを施している。

その後、分割積層体全体をめっき処理して（ステップＳ１７０）、パッケージ１０を完成する。めっき処理は、例えば電解めっきにより行なうことができ、これにより、セラミック積層体の表面に露出する金属部分がめっきされる。めっき処理は、上記金属部分の耐食性を確保するための処理であり、本実施例では、ニッケル−金（Ｎｉ−Ａｕ）めっきを施している。

なお、このようなパッケージ１０を用いて半導体デバイスを作製するには、パッケージ１０の載置部上に半導体素子を半田などを用いて接着し、半導体素子の各電極と、対応する内部配線３０の端部とをボンディングワイヤ７５によって接続する。その後、金属リング（パッケージの上面をメタライズした上にさらに金属リング（例えばニッケル−鉄−コバルト合金）等の封止材を銀ろう付けしたもの）と所定の蓋体とを溶接又はパッケージの上部をメタライズした上に半田を用いて蓋体を接着して、半導体素子が載置された第１の凹部２５を気密封止することで、半導体デバイスが完成される。

以上のように構成された本実施例のパッケージ１０によれば、側面メタライズの処理における位置ずれを考慮して側面メタライズを施す領域を広く設定しても、高周波配線においては、余分な導電性材料は、第２の凹部６０の内部に供給されて接続導体部６２と一体化するため、内部配線３０から派生する望ましくないスタブ回路が形成されることがない。ここで、第２の凹部６０の内側は、セラミック層２２上に形成される水平面（図３の領域Ａ）だけでなく、セラミック層２３の側面である鉛直面（図３の領域Ｂ）もまた接続導体部６２（導電体の層）を形成している。そのため、側面メタライズの際に第２の凹部６０内に入り込んだ導電性材料が上記鉛直面に到達した場合にも、既に形成されている導電体の層上に重ねて導電体の層を形成するだけであり、望ましくない回路を新たに形成することがない。そのため、第２の凹部６０は、側面メタライズの際に鉛直面に導電性材料が付着することに起因する新たなスタブ回路形成を防ぐために深く形成しておく必要がなく、第２の凹部６０の深さを抑えることで、焼成時におけるセラミック積層体の変形を防止することができる。ここで、高周波配線以外の配線についても第２の凹部６０を設けることは可能であるが、スタブ回路形成により生じる問題、および、第２の凹部６０を形成することにより得られる効果は、高周波配線において特に顕著となるため、本実施例では高周波配線にのみ第２の後部６０を設けている。

なお、第２の凹部６０の鉛直方向の径（実施例では、セラミック層２３となるグリーンシートの厚みに相当する）は、側面メタライズの際に分割積層体側壁部外表面の上方により長くメタライズを行なう長さを越えるよう、充分な長さとすることが望ましい。これにより、第２の凹部６０を越えた分割積層体側壁部外表面上方への導電体層の形成を防止することができる。ただし、第２の凹部６０を越えて分割積層体側壁部外表面上方に導電体層が形成されたとしても、本実施例では上記導電体層と接続導体部６２とが接続することがなく、電気特性上の問題は生じないため、必要に応じて第２の凹部６０の鉛直方向の径をより小さくすることを許容しても良い。例えば、リード端子５０の取り付け強度を確保するには、リード端子５０とリード端子取り付けパッド４０との接着部位の長さを充分に確保する必要があるため、リード端子取り付けパッド４０の望ましい長さに基づいて第２の凹部６０の鉛直方向の径に上限を設定することができる。このような観点から、第２の凹部６０の鉛直方向の径は、例えば、０．１５〜０．５０ｍｍとすることができる。

Ｃ．第１実施例の変形例：
上記第１実施例のパッケージ１０の基部２０は、４層のセラミック層により形成しているが、より多くのセラミック層を積層して基部２０を形成しても良い。あるいは、第１実施例のパッケージ１０では、内部配線３０は、積層されたセラミック層の中の１層であるセラミック層２３上だけに形成されることとしたが、複数のセラミック層にわたって３次元的に内部配線３０が形成されることとしても良い。この場合には、ステップＳ１１０における表面メタライズの工程において、セラミック層２３となるグリーンシート上だけでなく、他の所定のグリーンシート表面に対しても、内部配線３０を形成するための表面メタライズを行なえば良い。さらに、この場合には、ステップＳ１１０のパターン形成の工程において、上記複数のグリーンシート表面に形成された配線パターンを３次元的に接続する（層間にわたって接続する）ビアを形成するために、所定のグリーンシートの所定の位置に、穴開け処理によってビアホールを形成すれば良い。なお、この穴開け処理を施すべきグリーンシートが、既述した穴部２３ｂを形成すべきグリーンシートである場合には、これらの穴開け処理を同時に行なうことができる。また、内部配線３０を３次元的に形成する場合には、ステップＳ１１０のパターン形成において、さらに、上記ビアホールに対して導電性材料を充填（穴埋印刷）して、ビアを形成する工程を行なえば良い。ここで、ビアを形成するためには、表面メタライズの工程や穴部のメタライズの工程と同様に、タングステンのようにアルミナセラミックの焼成温度よりも高い融点を示す金属を含有するペーストを用いればよい。

また、第２の凹部６０を形成するための切り欠き部は、積層されたセラミック層の中の１層であるセラミック層２３だけに形成するのではなく、連続して積層される複数のセラミック層にわたって形成しても良い。

また、第２の凹部６０を異なる形状としても良い。例えば、第２の凹部６０における略鉛直部（図３中の領域Ｂに相当する部分）を、曲面としても良い。第２の凹部６０とリード端子取り付けパッド４０とが接する位置から鉛直方向に離れた位置に、内部配線３０の端部が形成されており、この端部とリード端子取り付けパッド４０とが、第２の凹部６０表面における略鉛直部を含む第２の凹部６０表面の一部を覆って形成される接続導体部６２によって接続されるならば、同様の効果が得られる。

Ｄ．第２実施例：
図８は、第２実施例の半導体デバイス用パッケージ１１０（以下、パッケージ１１０と表わす）の構成を表わす断面模式図であり、図９は、パッケージ１１０の構成を表わす斜視図である。図８は、図９における８−８断面を表わす。パッケージ１１０は、第２の凹部６０および接続導体部６２に代えて接続導体部１６２を有する以外は、第１実施例のパッケージ１０と同様の構造を有しているため、共通する部分には同じ参照番号を付して詳しい説明を省略する。

パッケージ１１０は、第１実施例のパッケージ１０における第２の凹部６０と同様の第２の凹部内に、接続導体部１６２を有している。図１０は、接続導体部１６２の構成を説明するための、パッケージ１１０の一部についての斜視図である。図１０では、第１実施例の図３と同様に、実際には存在するセラミック層２４は記載されておらず、セラミック層２１〜２３だけが積層された様子を、接続導体部１６２を中心に表わしている。

図１０に示すように、接続導体部１６２は、第２の凹部内にパッケージ１１０の側壁外表面と同一表面を形成するように設けられている。すなわち、接続導体部１６２は、パッケージ１１０の側壁外表面に対して段差無く形成されると共に、第２の凹部を埋めるように設けられた導体として形成されている。この接続導体部１６２は、セラミック層２３を厚さ方向に貫通して設けられている。

ここで、パッケージ１１０内部（本実施例ではセラミック層２３表面）に形成された内部配線３０は、第１実施例と同様に、半導体素子７０の近傍に一端を有すると共に、パッケージ１１０の側壁外表面に他端を有している（図８参照）。パッケージ１１０の側壁外表面では、上記内部配線３０の他端と、リード端子取り付けパッド４０とが、鉛直方向に所定の距離離れて形成されている。第２実施例のパッケージ１１０では、接続導体部１６２によって、これら内部配線３０の他端とリード端子取り付けパッド４０とが接続されている。

図１１は、パッケージ１１０の製造工程を表わす説明図である。パッケージ１１０を形成する際には、図４のステップＳ１００と同様に各層を形成するグリーンシートを用意し（ステップＳ２００）、その後、各グリーンシートに対して所定のパターン形成を施す（ステップＳ２１０）。セラミック層２２に対応するグリーンシートの様子を図１２（Ａ）に示し、セラミック層２３に対応するグリーンシートの様子を図１２（Ｂ）に示す。なお、セラミック層２１に対応するグリーンシートの様子は第１実施例の図５（Ａ）と同様であり、セラミック層２４に対応するグリーンシートの様子は図６（Ｂ）と同様である。

第２実施例では、第１実施例と異なり、セラミック層２２に対応するグリーンシートには、第１の配線部２２ｂは形成されず、穴部２２ａのみが形成される（図１２（Ａ）、図５（Ｂ）参照）。また、セラミック層２３に対応するグリーンシートには、内壁面にメタライズ層２３ｃを有する穴部２３ｂは形成されず、代わりに、接続導体部１６２を形成するための導体形成部２３ｅが、穴部２３ｂに導体を充填することによって設けられる（図１２（Ｂ）、図６（Ａ）参照）。また、第２の配線部２３ｄおよび穴部２３ａは、第１実施例と同様に形成される。そのため、セラミック層２３に対応するグリーンシートに対してパターン形成を施す際には、まず、穴部２３ａおよび穴部２３ｂを設けるための穴開け処理を行ない、その後、この穴部２３ｂに導電性ペーストを充填（穴埋印刷）して、導体形成部２３ｅとする。そして、グリーンシートの表面のメタライズを行なって、内部配線３０を形成するための８つの第２の配線部２３ｄを形成すればよい。ここで、８つの第２の配線部２３ｄのうち、２つの第２の配線部２３ｄは、穴部２３ａの近傍から導体形成部２３ｅへと連続して設けられている。なお、導体形成部２３ｅは、その平面形状を、角部が丸みを帯びた形状（例えば楕円形や円形）とすることが望ましい。また、導体形成部２３ｅを形成するための穴埋め印刷では、表面のメタライズと同様に、アルミナセラミックの焼成温度よりも融点の高い金属のペースト（例えばタングステンペースト）を用いればよい。

パターン形成の後、ステップＳ１２０と同様にグリーンシートを積層してグリーンシート積層体を形成し（ステップＳ２２０）、さらに、このグリーンシート積層体を、第１実施例と同様に切断線で切断し、複数の分割積層体を得る（ステップＳ２３０）。切断線においてグリーンシート積層体を切断することにより、個々の導体形成部２３ｅは中央部で２分割される。これにより、分割された導体形成部２３ｅは、別個の分割積層体において、接続導体部１６２に対応する構造を形成する。なお、以下の説明では、分割積層体に形成されるこのような構造についても、完成したパッケージ１１０における場合と同様に、接続導体部１６２と呼ぶこととする。

その後、第１実施例のステップＳ１４０〜Ｓ１７０と同様に、側面メタライズ、焼成、リード端子５０の取り付け、めっき処理を行ない（ステップＳ２４０〜Ｓ２７０）、パッケージ１１０を完成する。ここで、ステップＳ２４０の側面メタライズの工程では、セラミック層２３の下面から０．３〜０．５ｍｍ程度の余裕を持たせて側壁部上方へより長い範囲にメタライズを行なう。これにより、接続導体部１６２と所定の長さで重なりつつ、接続導体部１６２に対して鉛直方向（分割積層体の積層方向）下方にずれた位置に、リード端子取り付けパッド４０が形成される。

以上のように構成された第２実施例のパッケージ１１０によれば、側面メタライズの処理における位置ずれを考慮して側面メタライズを施す領域を広く設定しても、余分な導電性材料は、基部２０の側壁部外表面でリード端子取り付けパッド４０における接続導体部１６２と重なる部分を形成するだけである。したがって、第１実施例と同様に、内部配線３０から派生する望ましくないスタブ回路の形成を防止することができる。

なお、接続導体部１６２の鉛直方向の径（実施例では、セラミック層２３となるグリーンシートの厚みに相当する）は、接続導体部１６２と重なり合うようにリード端子取り付けパッド４０を形成する際に、側面メタライズを行なう際の位置決め誤差の大きさを考慮して、リード端子取り付けパッド４０が接続導体部１６２を超えて鉛直方向上方にまで形成されることのない充分な長さとする。これにより、鉛直方向に離れて位置する内部回線の他端とリード端子取り付けパッド４０とを接続導体部１６２によって接続する際に、スタブ回路の形成を防止することができる。

さらに、第２実施例のパッケージ１１０によれば、接続導体部１６２は、グリーンシートに形成した穴部２３ｂを導電性ペーストで充填して形成しており、基部２０の側壁部内に埋め込まれた形状となっている。このように、パッケージの側壁部において凹部や穴部が形成されないため、焼成時におけるセラミック積層体の変形を防止できる。なお、側壁部において凹部や穴部を設ける場合には、パッケージの製造工程中のめっき処理において、上記第２の凹部や穴部にめっき液が残留し、この残留めっき液に起因して、完成したパッケージにおいて上記第２の凹部や穴部に設けられた導体が変色する可能性がある。第２実施例のパッケージ１１０によれば、基部２０の側壁部に凹部や穴部を設けることがないため、このような問題が生じる可能性がない。また、製造工程において、側壁部に設けた凹部や穴部内に異物（いわゆるゴミやホコリ）が入りこむ可能性を考慮する必要がない。

なお、第２実施例のパッケージ１１０では、第１実施例と同様に、内部配線３０を、セラミック層２３上だけに形成しているが、複数の層にまたがって形成される３次元的な配線としても良い。この場合には、既述したように、複数の層の表面に形成した配線間を接続するために、穴開け処理と穴埋印刷によりビアを形成する。このように３次元的な配線を有するパッケージにおいて本実施例の接続導体部１６２を設ける場合には、接続導体部１６２を形成するための穴開け処理および穴埋印刷の工程を、ビア形成のための工程と同時に行なうことが可能となる。したがって、接続導体部１６２をさらに設ける場合に、製造工程が特別に増加したり複雑化することがない。第１実施例における穴部のメタライズの工程（スルーホール印刷）が別途必要になることもなく、製造工程を簡素化することができる。

また、接続導体部１６２は、積層されたセラミック層の中の１層であるセラミック層２３だけに形成するのではなく、連続して積層される複数のセラミック層にわたって形成しても良い。

Ｅ．変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。

Ｅ１．変形例１（工程の変形）：
実施例の半導体デバイス用パッケージは、種々の形状に変形することが可能である。例えば、上記第１あるいは第２実施例では、側面メタライズ（ステップＳ１４０あるいはＳ２４０）の工程の後に焼成（ステップＳ１５０あるいはＳ２５０）の工程を１度行なっているが、焼成の回数をさらに増やしても良い。例えば、セラミックグリーンシートの切断を行なって分割積層体を作製する工程（ステップＳ１３０あるいはＳ２３０）の後に、１度目の焼成を行ない、この１度目の焼成の後に、側面メタライズ（ステップＳ１４０あるいはＳ２４０）を行ない、その後さらに２度目の焼成を行なうこととしても良い。この場合には、１度目の焼成の工程は、グリーンシートを充分に焼成できる温度（１５００〜１７００℃）で行なえば良い。そして、２度目の焼成の工程は、側面メタライズに用いた導電性材料を焼成するために充分であって１度目の焼成工程よりも低い温度（例えば１３００℃）で行なえば良い。

Ｅ２．変形例２（形状の変形）：
パッケージ１０あるいはパッケージ１１０を用いて形成する半導体デバイスを、リード端子５０が鉛直方向上方に突出して設けられるフェースダウンタイプとすることも可能である。この場合には、第１実施例においては、基部２０の側壁部外表面においてリード取り付けパッド４０と接する第２の凹部６０は、リード取り付けパッド４０の取り付け位置に対して鉛直方向下側に形成すればよい。また、第２実施例においては、接続導体部１６２は、リード端子取り付けパッド４０と重なりつつ、基部２０の側壁部外表面において、鉛直方向のより下方に形成すればよい。

Ｅ３．変形例３（材料の変形）：
基部２０は、アルミナセラミック以外のセラミックスによって形成しても良い。例えば、ガラスセラミックによって形成することができる。この場合には、ガラスセラミックの焼成温度よりも高い融点を有する金属を用いて表面メタライズおよび側面メタライズを行なえばよい。ガラスセラミックの焼成温度は、一般に、アルミナセラミックよりも低い８００〜９００℃であるため、例えば、ＣｕあるいはＡｇを用いてメタライズを行なうことができる。

また、パッケージ１０あるいはパッケージ１１０の基部２０において、セラミック層２１によってベース層を形成する代わりに、ベース層の少なくとも一部を、金属製としても良い。このような構成とすれば、半導体デバイス用パッケージの放熱性を向上させることができる。

Ｅ４．変形例４（半導体デバイス種の変形）：
本発明の半導体デバイス用パッケージに実装する半導体素子は、電気信号のみを伝送する半導体素子に限らず、光信号を伝送する光半導体素子としても良い。いずれの場合にも、半導体デバイス内で高周波信号を伝送するならば、スタブ回路形成を抑えることによる既述した効果が得られる。

半導体デバイス用パッケージ１０の構成を表わす断面模式図である。 パッケージ１０の構成を表わす斜視図である。 基部２０の一部分についての斜視図である。 半導体デバイス用パッケージ１０の製造工程を表わす説明図である。 パターン形成を施した後の各グリーンシートの様子を表わす説明図である。 パターン形成を施した後の各グリーンシートの様子を表わす説明図である。 第２の凹部６０の周囲の様子を中心に表わす分割積層体の断面模式図である。 半導体デバイス用パッケージ１１０の構成を表わす断面模式図である。 パッケージ１１０の構成を表わす斜視図である。 基部２０の一部についての斜視図である。 パッケージ１１０の製造工程を表わす説明図である。 パターン形成を施した後のグリーンシートの様子を表わす説明図である。 従来知られる半導体デバイス用パッケージの構成の一例を表わす断面模式図である。 従来知られる半導体デバイス用パッケージの構成の一例を表わす断面模式図である。 スタブ回路が形成される様子を表わす説明図である。

符号の説明

１０，１１０…半導体デバイス用パッケージ
２０，１２０…基部
２１〜２４…セラミック層
２２ａ，２３ａ，２３ｂ，２４ａ…穴部
２２ｂ…第１の配線部
２３ｃ…メタライズ層
２３ｄ…第２の配線部
２３ｅ…導体形成部
２５…第１の凹部
３０，１３０…内部配線
４０，１４０…リード端子取り付けパッド
５０，１５０…リード端子
６０…第２の凹部凹部
６２…接続導体部
７０，１７０…半導体素子
７５，１７５…ボンディングワイヤ
１２５…凹部
１６２…接続導体部
１９０…窪み

Claims (5)

1. 半導体デバイス用パッケージであって、
   半導体素子を載置するための載置部を有するベース層と、前記載置部を囲むように前記ベース層上に設けられ、内表面によって前記載置部を底面とする第１の凹部を形成すると共に、外表面には第２の凹部が形成されている側壁部と、を備える基部と、
   前記側壁部外表面において、前記第２の凹部に接して形成されたリード端子取り付けパッドと、
   前記リード端子取り付けパッド上に取り付けられた外部リード端子と、
   前記第１の凹部表面の前記載置部近傍に形成される一端と、前記第２の凹部表面であって該第２の凹部と前記リード端子取り付けパッドとが接する位置から鉛直方向に離れた位置に形成される他端と、を有し、前記基部において前記一端から前記側壁部内部を介して前記他端まで連続して形成される内部配線と、
   前記第２の凹部表面における略鉛直部を含む前記第２の凹部表面の一部を覆って形成され、前記内部配線の前記他端と前記リード端子取り付けパッドとを電気的に接続する接続導体部と
   を備える半導体デバイス用パッケージ。
2. 半導体デバイス用パッケージであって、
   半導体素子を載置するための載置部を有するベース層と、前記載置部を囲むように前記ベース層上に設けられ、内表面によって前記載置部を底面とする凹部を形成する側壁部と、を備える基部と、
   前記側壁部外表面に形成されたリード端子取り付けパッドと、
   前記リード端子取り付けパッド上に取り付けられた外部リード端子と、
   前記凹部表面の前記載置部近傍に形成される一端と、前記側壁部外表面であって前記リード端子取り付けパッドから鉛直方向に離れた位置に形成される他端と、を有し、前記基部において前記一端から前記側壁部内部を介して前記他端まで連続して形成される内部配線と、
   前記側壁部外表面と同一面を形成すると共に、前記内部配線の前記他端と前記リード端子取り付けパッドとを電気的に接続する接続導体部と
   を備える半導体デバイス用パッケージ。
3. 請求項１または２記載の半導体デバイス用パッケージであって、
   前記基部は、セラミック積層体によって形成される
   半導体デバイス用パッケージ。
4. 半導体素子を載置するための載置部を底面に有する第１の凹部が設けられたセラミック積層体によって形成された半導体デバイス用パッケージの製造方法であって、
   （ａ）複数のセラミックグリーンシートを用意する工程と、
   （ｂ）前記（ａ）工程で用意した複数のセラミックグリーンシートの一部のそれぞれにおいて、第１の穴部を形成する工程と、
   （ｃ）前記複数のセラミックグリーンシートの他の一部のそれぞれにおいて、前記第１の穴部と共に、該第１の穴部よりも小さい第２の穴部を形成する工程と、
   （ｄ）前記（ｂ）工程および前記（ｃ）工程で穴部を形成した前記複数のセラミックグリーンシートの一部に対して、所定の配線パターンを表面に印刷する工程であって、前記（ｂ）工程で穴部を形成した前記グリーンシートの一部に対しては、前記第２の穴部に対応する大きさの第１の配線部を印刷する工程と、前記（ｃ）工程で穴部を形成した前記他の一部のセラミックグリーンシートの内の少なくとも一部に対しては、端部が前記第２の穴部に達する第２の配線部を印刷する工程と、を含む工程と、
   （ｅ）前記（ｃ）工程で形成した前記第２の穴部の内壁面に、第１のメタライズ層を形成する工程と、
   （ｆ）前記第１の配線部上で前記第２の穴部が重なって前記第１の配線部と前記第１のメタライズ層とが接続すると共に、前記第２の配線部を印刷したグリーンシートの面が前記第２の穴部および前記第１の配線部が形成されていないグリーンシートと接するように、前記複数のセラミックグリーンシートを所定の順序で積層して、前記第１の穴部同士が重なって形成される前記第１の凹部と、前記（ｄ）工程で形成された前記配線パターンを含んで全体として連続して形成される内部配線と、を備えるセラミックグリーンシート積層体を形成する工程であって、前記内部配線が、前記第１の凹部の底面近傍に形成される一端と、前記第２の配線部と前記第１のメタライズ層との接続部である他端と、を有するように前記セラミックグリーンシートを積層する工程と、
   （ｇ）前記セラミックグリーンシート積層体を、前記第２の穴部を通過する位置で切断することによって分割し、前記第１の凹部を有すると共に、切断面において前記第１のメタライズ層および前記第１の配線部を表面の一部とする第２の凹部を有する分割積層体を形成する工程と、
   （ｈ）前記分割積層体の切断面であって、前記第１の配線部が形成されたセラミックグリーンシートを含む連続して積層されたセラミックグリーンシートの側面において、前記第２の凹部と前記分割積層体の積層方向に隣接する位置に、前記第１の配線部と接続する第２のメタライズ層を形成する工程と、
   （ｉ）前記（ｈ）工程の後に前記分割積層体を焼成する工程と
   を備える半導体デバイス用パッケージの製造方法。
5. 半導体素子を載置するための載置部を底面に有する凹部が設けられたセラミック積層体によって形成された半導体デバイス用パッケージの製造方法であって、
   （ａ）複数のセラミックグリーンシートを用意する工程と、
   （ｂ）前記（ａ）工程で用意した複数のセラミックグリーンシートの一部のそれぞれにおいて、第１の穴部を形成する工程と、
   （ｃ）前記複数のセラミックグリーンシートの他の一部のそれぞれにおいて、前記第１の穴部と共に、該第１の穴部よりも小さい第２の穴部を形成し、該第２の穴部内に導電性材料を充填する工程と、
   （ｄ）前記（ｂ）工程及び前記（ｃ）工程で穴部を形成した前記複数のセラミックグリーンシートの一部に対して、所定の配線パターンを表面に印刷する工程であって、前記（ｃ）工程で穴部を形成した前記他の一部のセラミックグリーンシートの内の少なくとも一部に対しては、前記導電性材料を充填した前記第２の穴部へと端部が達する配線部を印刷する工程と、
   （ｅ）前記配線部を印刷したセラミックグリーンシートの面が前記第２の穴部を設けていないセラミックグリーンシートと接するように、前記複数のセラミックグリーンシートを所定の順序で積層して、前記第１の穴部同士が重なって形成される前記凹部と、前記（ｄ）工程で形成された前記配線パターンを含んで全体として連続して形成される内部配線と、を備えるセラミックグリーンシート積層体を形成する工程であって、前記内部配線が、前記凹部の底面近傍に形成される一端と、前記導電性材料を充填した前記第２の穴部との接続部である他端と、を有するように前記セラミックグリーンシートを積層する工程と、
   （ｆ）前記セラミックグリーンシート積層体を、前記導電性材料を充填した前記第２の穴部を通過する位置で切断することによって分割し、前記凹部を有すると共に、切断面において前記第２の穴部に充填された前記導電性材料から成る接続導体部を有する分割積層体を形成する工程と、
   （ｇ）前記分割積層体の切断面であって、前記接続導体部が形成されたセラミックグリーンシートに接するセラミックグリーンシートのうち、前記配線部が形成されたセラミックグリーンシート表面と接するセラミックグリーンシートとは異なるセラミックグリーンシートを含む連続して積層されたセラミックグリーンシート側面において、前記接続導体部と前記分割積層体の積層方向に所定の長さで重なる位置に、メタライズ層を形成する工程と、
   （ｈ）前記（ｇ）工程の後に前記分割積層体を焼成する工程と
   を備える半導体デバイス用パッケージの製造方法。

Images