JP2009194000A - 多数個取り配線基板 - Google Patents

多数個取り配線基板 Download PDF

Info

Publication number
JP2009194000A
JP2009194000A JP2008030189A JP2008030189A JP2009194000A JP 2009194000 A JP2009194000 A JP 2009194000A JP 2008030189 A JP2008030189 A JP 2008030189A JP 2008030189 A JP2008030189 A JP 2008030189A JP 2009194000 A JP2009194000 A JP 2009194000A
Authority
JP
Japan
Prior art keywords
wiring
plating
layers
adjacent
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008030189A
Other languages
English (en)
Inventor
Yutaka Kachi
豊 加地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008030189A priority Critical patent/JP2009194000A/ja
Publication of JP2009194000A publication Critical patent/JP2009194000A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】複数の配線基板を縦横に連続して配置し、これらを区画するブレーク溝に沿って複数の貫通孔とその内壁面ごとに形成した複数のメタライズ層を有し、メタライズ層ごとの表面にAuメッキ層などを確実に被覆できるメッキ用配線を配置した多数個取り配線基板を提供する。
【解決手段】複数のセラミック層を積層し、複数の配線基板を縦横に連続して形成した製品エリアおよびその4辺に沿って配設した耳部を備え、製品エリアには隣接する2つの配線基板間を区画するブレーク溝に沿い、最接近する部分が0.4mm以下の間隙を有する複数の貫通孔と、貫通孔ごとの内壁面に形成されたメタライズ層と、隣接するメタライズ層の間を接続するメッキ用配線とを含み、メッキ用配線は隣接するメタライズ層における他方の基板側部分に接続されると共に、平面視でブレーク溝と交差する交差部の幅は、0.05〜0.075mmである、多数個取り配線基板。
【選択図】図4

Description

本発明は、複数のセラミック層を積層してなり、縦横に複数の配線基板を連続して配置しており、分割後における配線基板の側面に複数の凹形端子電極が形成される多数個取り配線基板に関する。
分割後の側面に複数の凹部とその最深部に位置する外部電極とを有する積層電子部品を複数個得るため、複数のセラミック層を積層してなる親積層体における縦横の切断面に沿って、該切断面と直交する断面長方形のビアホールを複数穿孔し、ビアホールごとに導体を充填した後、断面長方形の当該導体の中央部で且つ切断面付近にスルーホールを穿孔して、該スルーホールの切断面から最も離れた最深部に上記導体の側面を露出させた後、縦横の切断面に沿って親積層体を切断・分割してなる積層電子部品およびその製造方法が提案されている(例えば、特許文献1参照)。
特開平8−37251号公報 (第1〜6頁、図1〜5)
また、分割後の側面に前記同様の凹部と導体部とを有する複数の配線基板を得るため、複数のセラミック層を積層してなり、複数の基板部分を区画する縦横の分割溝に沿って、該分割溝と長軸が平行な長孔を複数穿孔し、該長孔ごとで対向する一対の底面中央部に、複数のセラミック層の厚み方向に沿って、内部の配線パターンと接続する帯状の導体部を一対形成した配線基板集合体も提案されている(例えば、特許文献2参照)。
特開平11−26639号公報 (第1〜8頁、図1〜5)
特許文献1の前記積層電子部品を得るための親積層体や、特許文献2の前記配線基板集合体では、切断面あるいは分割溝に沿って穿孔した複数の貫通孔の内壁面に、分割後に凹形端子電極となるメタライズ層を形成し、当該メタライズ層の表面にNiおよびAuメッキ層を被覆するようにしている。
ところで、配線基板の小型化や高性能化のニーズによって、配線基板の側面に形成する複数の凹形端子電極間のピッチを小さくしたり、個々の凹形端子電極の開口部の幅を大きくすることが求められている。しかし、凹形端子電極同士間が小ピッチ化したり、凹形端子電極の開口部の幅を大きくすると、これらの表面に前記NiおよびAuメッキ層を被覆するためのメッキ用配線を配置すべきスペースが狭くなり、複数の凹形端子電極ごとに専用のメッキ用配線を配置できなくなるおそれがある。引いては、1個の多数個取り配線基板から得られる配線基板の数を低減せざるを得なくなる場合もあった。
本発明は、背景技術において説明した問題点を解決し、縦横に複数の配線基板を連続して配置し、これらを区画するブレーク溝に沿って複数の貫通孔およびそれらの内壁面ごとに形成した複数のメタライズ層を有し、該メタライズ層ごとの表面にNiおよびAuメッキ層を確実に被覆できるメッキ用配線を配置した多数個取り配線基板を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、複数の配線基板を区画するブレーク溝に沿って形成された複数の貫通孔ごとの内壁面に形成されたメタライズ層と、これら同士の間を接続し、且つこれらの間隙を通過するメッキ用配線との間隔を適正化する、ことに着想して成されたものである。
即ち、本発明の多数個取り配線基板(請求項1)は、複数のセラミック層が積層されてなり、複数の配線基板が縦横に連続して形成された製品エリア、および該製品エリアの少なくとも1辺に沿って配設された耳部を備え、前記製品エリアには、隣接する2つの配線基板間を区画するブレーク溝に沿い、最接近する部分に0.4mm以下の間隙を有し、且つ上記複数のセラミック層の厚み方向に沿って形成された複数の貫通孔と、かかる貫通孔ごとの内壁面に形成されたメタライズ層と、隣接する上記メタライズ層の間を接続するメッキ用配線と、を含み、前記メッキ用配線は、上記メタライズ層にて隣接する2つの配線基板における一方の基板側部分から延出し、隣接するメタライズ層との間を通過すると共に、該隣接するメタライズ層における他方の基板側部分に接続されると共に、上記メッキ用配線のうち、平面視で上記ブレーク溝と交差する交差部の幅は、0.05〜0.075mmである、ことを特徴とする。
これによれば、内壁面にメタライズ層が形成される貫通孔同士間において最接する部分である0.4mm以下の間隙に、メッキ用配線の交差部を、隣接する2つメタライズ層の何れとの間で、不用意な短絡を生じることなく、確実に配置することが可能となる。従って、ブレーク溝に沿った複数の貫通孔およびメタライズ層が小ピッチ化したり、かかる貫通孔やメタライズ層の内径または長径が大きくなっても、メタライズ層ごとの表面にNiおよびAuメッキ層が確実に被覆された多数個取り配線基板を提供することが可能となる。
尚、複数の前記貫通孔同士間において最接近する部分の前記間隙を0.4mm以下としたのは、かかる間隙が0.4mmを越える場合には、本発明を適用する必要性が乏しい故である。一方、かかる間隙の下限値は、特に規定されないが、該間隙を通過するメッキ用配線に含まれる交差部の幅の上限値:0.075mmに、短絡を防止できる距離をその両側に加えた値が推奨される。
また、前記交差部の幅が0.05mm未満になると、該交差部における電気抵抗が高くなり過ぎるおそれが生じ、一方、交差部の幅が0.075mm超になると、前記間隔の0.4mm以下の範囲に配置することが困難となる。これらのため、交差部の幅を前記のような範囲としたものである。かかる交差部の厚みは、約5〜30μmである。
尚、前記セラミック層は、アルミナなどを主成分とする高温焼成セラミック、あるいは、ガラス−セラミックなどの低温焼成セラミックから構成される。
また、前記貫通孔は、前記複数のセラミック層の厚み方向に沿った断面形状が長円形であり、かかる貫通孔の内壁面に形成される前記メタライズ層のうち、前記ブレーク溝によって区画されて隣接する2つの配線基板ごとの前記基板側部分は、断面が幅広のほぼU字形である。あるいは、前記複数のセラミック層の厚み方向に沿った断面形状が円形であり、かかる貫通孔の内壁面に形成される前記メタライズ層のうち、前記ブレーク溝によって区画されて隣接する2つの配線基板ごとの前記基板側部分は、断面がほぼ半円形である。
更に、前記ブレーク溝は、断面がほぼV字形を呈し、少なくとも最上層および最下層のセラミック層に、上下対称に一対が形成され、これらの間に切断予定面が位置しており、かかる一対のブレーク溝および切断予定面によって、製品エリアに配設された配線基板同士を区画し、且つ配線基板と耳部との間も区画される。
また、前記メタライズ層やメッキ用配線などの導体は、前記高温焼成セラミックの場合には、WまたはMoなどからなり、前記低温焼成セラミックの場合には、CuまたはAgなどからなる。
更に、前記メタライズ層には、隣接するセラミック層間に延びて、かかる位置ごとにおける配線基板の内部における配線層も接続される。
加えて、前記メタライズ層の最上部分および最下部分には、一対の前記ブレーク溝が通過している。
また、本発明には、前記メッキ用配線の幅は、0.05〜0.20mmである、多数個取り配線基板(請求項2)も含まれる。
これによれば、隣接する配線基板ごとの前記セラミック層間および前記間隙の直前付近において、電気的接続が確実に取れるメッキ用配線を容易に配設することが可能となる。尚、これらの位置におけるメッキ用配線の厚みも、約5〜30μmである。
更に、本発明には、前記メッキ用配線は、前記ブレーク溝に沿い、且つ前記間隙を置いて隣接する2つの貫通孔ごとの2つのメタライズ層間において、一方のメタライズ層における一方の基板側部分と、他方のメタライズ層における他方の基板側部分とを、前記複数のセラミック層間に沿い、且つ前記交差部を含んだ平面視がほぼS字形を呈して接続する、多数個取り配線基板(請求項3)も含まれる。
これによれば、前記ブレーク溝に沿って形成された複数の貫通孔ごとのメタライズ層と、これらの間ごとの前記間隙とを1つの電気回路で容易に接続できる。このため、何れかのメッキ用配線と耳部の外側面に形成したメッキ用電極とを接続することで、複数のメタライズ層の表面にNiおよびAuメッキを確実に被覆させた多数個取り配線基板を提供することが可能となる。
加えて、本発明には、前記メッキ用配線は、前記貫通孔およびメタライズ層を挟んで隣接する2つの配線基板を形成する複数のセラミック層間のうち、厚み方向で中間位置のセラミック層間、あるいは該中間位置に最接近するセラミック層間に形成されている、多数個取り配線基板(請求項4)も含まれる。
これによれば、表面側および裏面側から一対のブレーク溝が形成されても、これらのブレーク溝がメッキ用配線の前記交差部に達しにくくなる。このため、複数の配線基板ごとの側面に開口する凹形端子電極の表面ごとにNiおよびAuメッキを確実に被覆させた多数個取り配線基板を提供することが可能となる。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明による一形態の多数個取り配線基板1aを示す平面図、図2は、図1中の一点鎖線部分Xの部分拡大図、図3は、図2中のY−Y線の矢視に沿った部分垂直断面図、図4は、図3中のZ−Z線の矢視に沿った部分水平断面図である。
多数個取り配線基板1aは、図1〜図3に示すように、平面視がほぼ長方形であるセラミック層s1〜s4が積層されてなり、表面2、裏面3、複数の配線基板p1〜p6が縦横に連続して形成された製品エリアa、および該製品エリアaの4辺に沿って配接された平面視が矩形枠状の耳部mを備えている。長辺の耳部mの外側面には、断面ほぼ半円形の凹部5が厚み方向に沿って複数形成され、それらの内壁面ごとに断面ほぼ半円形のメッキ用電極4が形成されている。該メッキ用電極4は、後述する複数のメッキ用配線10の何れかと電気的に接続されている。尚、表面2および裏面3は、製品エリアaと耳部mとに共通して用いる。
図1〜図3に示すように、製品エリアaと耳部mとの間、および製品エリアa内で隣接する平面視がほぼ正方形の配線基板p1〜p6間は、表面2および裏面3から上下対称に形成され、断面ほぼV字形を呈する上下一対のブレーク溝v,vによって区画されている。尚、上下一対のブレーク溝v,v間には、図3中で破線で示す仮想の切断予定面cが位置している。
上記ブレーク溝vに沿って、平面視が長円形の貫通孔6、およびその内壁面に形成された断面ほぼ長円形のメタライズ層7が複数個ずつ配設されている。各メタライズ層7の長軸方向の上・下部には、上下のブレーク溝vが一定の深さで喰い込んでいる。また、図3で例示するように、各メタライズ層7の長辺の背面から隣接する配線基板p3,p6内のセラミック層s1,s2間、あるいはセラミック層s3,s4間に沿って、それぞれ内部の配線層20〜23が延びている。
図3,図4で例示するように、前記貫通孔6ごとの内壁面に形成されたメタライズ層7は、前記ブレーク溝vおよび切断予定面cによって区画される配線基板p3,p6内に個別に位置し、平面視が幅広いほぼU字形の一対の基板側部分8,9からなる。
また、前記ブレーク溝vおよび切断予定面cに沿って隣接するメタライズ層7,7間は、同様に隣接する配線基板p3,p6ごとのセラミック層s2,s3間に形成されたメッキ用配線10によって接続されている。
かかるメッキ用配線10は、図4に示すように、1つのメタライズ層7における一方の基板側部分8の背面から一方の配線基板p3内のセラミック層s2,s3間に延びる垂直部12、切断予定面cと平行な平行部13、および隣接する貫通孔6,6間に延びる垂直部14と、貫通孔6,6間で最接近する間隙dおよび平面視で前記ブレーク溝vと交差する交差部15と、他方の配線基板p6内のセラミック層s2,s3間に延びる上記同様の垂直部16、平行部17、および隣接するメタライズ層7における他方の基板側部分9の背面に接続する垂直部18と、を備えており、平面視がほぼS字形を呈する。
図4に示すように、隣接する貫通孔6,6間で最接近する部分には、0.4mm以下の間隙dが位置し、かかる間隙dを含み且つ平面視で前記ブレーク溝vと交差する長さの位置に、前記メッキ用配線10の交差部15が形成されている。かかる交差部15の幅wは、0.05〜0.075mmに設定されている。
尚、メッキ用配線10において、交差部15を除いた前記垂直部12,14,16,18および平行部13,17の幅yは、0.05〜0.20mmである。
図4で例示するように、前記ブレーク溝vおよび切断予定面cに沿って隣接する複数のメタライズ層7同士の間には、隣接するメタライズ層7,7間ごとを接続する複数の前記メッキ用配線10を介して、1つの電気回路が形成されている。
このため、前記耳部mのメッキ用電極4から延びる図示しない接続配線を、何れかのメッキ用配線10の平行部17に接続して、電解Niメッキおよび電解Auメッキを順次施すことで、複数のメタライズ層7の表面に所要の厚みを有するNiメッキ層およびAuメッキ層を確実に被覆することができる。しかも、隣接するメタライズ層7,7が形成された貫通孔6,6間で最接近する部分の間隙dが0.4mm以下と小ピッチであっても、かかる間隙d付近を通過するメッキ用配線10の交差部15の幅wが0.05〜0.075mmの範囲内であるため、該メッキ用配線10と隣接するメタライズ層7,7との間において、不用意な短絡を確実に防止できるので、前記各電解メッキを精度良く施すことができる。
以上のような多数個取り配線基板1aによれば、ブレーク溝vに沿った複数の貫通孔6およびメタライズ層7が小ピッチ化したり、かかる貫通孔6やメタライズ層7の長径が大きくなっても、メタライズ層7ごとの表面に所要厚さのNiおよびAuメッキ層が確実に被覆された多数個取り配線基板1aを提供可能となる。
前記多数個取り配線基板1aは、次のようにして製造した。
予め、前記セラミック層s1〜s4となるアルミナを主成分とする大版サイズである複数のグリーンシートを製作し、該グリーンシートごとに、図示しないビアホールを形成し、それらの表面や上記ビアホール内に、W粉末などを含む導電性ペーストを印刷あるいは充填して、未焼成の前記メッキ用配線10、配線層20〜23、ビア導体(図示せず)などとの導体を形成した。
次に、前記複数のグリーンシートを積層してグリーンシート積層体を形成し、仮想の前記切断予定面cに沿って打ち抜き加工を施して、複数の貫通孔6および耳部mの各凹部5を穿設した。この際、隣接する貫通孔6,6間で最接近する部分の間隙dは、0.4mm以下(例えば、0.36mm)とした。
次いで、上記貫通孔6および凹部5ごとの内壁面に対し、前記同様の導電性ペーストを吸引・塗布して、未焼成のメタライズ層7やメッキ用電極4を形成した。この際、メッキ用配線10は、メタライズ層7、および配線基板p1〜p6ごとの配線層20〜23と導通可能となり、且つ接続配線(図示せず)を介して何れかのメッキ用電極4とも導通可能となった。尚、配線基板p1〜p6ごとの表面および裏面には、前記配線層20〜23と導通する図示しないパッドや接続端子も形成した。
更に、前記切断予定面cおよび複数の貫通孔6に沿って、最上層および最下層のグリーンシートに対し、図示しないブレードを垂直に挿入して、一対のブレーク溝vを上下対称に形成した。この際、メッキ用配線10は、グリーンシート積層体において厚み方向で中間位置のグリーンシート間に形成されているので、上記ブレーク溝vによって切断されなかった。
次に、以上のようなグリーンシート積層体を所定温度帯で焼成して、前記セラミック層s1〜s4からなるセラミック積層体を形成した。
更に、焼成された複数のメッキ用電極4に図示しない電極棒を接触し、セラミック積層体を所要のメッキ液槽に浸漬して、電解Niメッキおよび電解Auメッキを順次施し、各メタライズ層7の表面にNiおよびAuメッキ層を所要の厚みごとに被覆した。この際、配線基板p1〜p6ごとの表面および裏面に形成された前記パッドや接続端子の表面にも、上記NiおよびAuメッキ層が被覆された。
その結果、図1〜図4に示した前記多数個取り配線基板1aが得られた。
尚、多数個取り配線基板1aを前記ブレーク溝vに沿って切断・分割することで、複数の配線基板p1〜p6が同時に得られると共に、かかる配線基板p1〜p6の側面には、前記メタライズ層7が分割され且つ表面に前記NiおよびAuメッキ層が被覆された幅広の凹部端子電極が、複数個ずつ形成される。
図5は、異なる形態の多数個取り配線基板1bを示す部分平面図、図6は、図5中の一点鎖線部分Rにおける前記図4と同様な部分水平断面図である。
多数個取り配線基板1bは、前記同様のセラミック層s1〜s4を積層してなり、図5,図6に示すように、平面視がほぼ正方形である複数の配線基板p1〜p6が縦横に連続して形成された前記同様の製品エリアa、および該製品エリアaの4辺に沿って配接された前記同様の耳部mを備えている。対向する一対の耳部mの外側面には、前記同様の凹部5およびメッキ用電極4が形成されている。
図5に示すように、製品エリアaと耳部mとの間、および製品エリアa内で隣接する配線基板p1〜p6間は、前記同様のブレーク溝vによって区画され、これらの間には、図6中で破線で示す仮想の切断予定面cが位置している。
前記ブレーク溝vに沿って、平面視が円形の貫通孔26、およびその内壁面に形成された断面ほぼ円形のメタライズ層27が複数個ずつ配設されている。各メタライズ層27の上・下部には、上下のブレーク溝vが一定の深さで喰い込んでいる。また、前記同様に、各メタライズ層27の背面から隣接する配線基板p3,p6内のセラミック層間に沿って、前記同様の配線層が延びている。
図6で例示するように、前記貫通孔26ごとの内壁面に形成されたメタライズ層27は、前記ブレーク溝vおよび切断予定面cによって区画される配線基板p3,p6内に位置し、平面視がほぼ半円形の一対の基板側部分28,29からなる。
また、前記ブレーク溝vおよび切断予定面cに沿って隣接するメタライズ層27,27間は、同様に隣接する配線基板p3,p6ごとの前記セラミック層s2,s3間に形成されたメッキ用配線30によって接続されている。
かかるメッキ用配線30は、図6に示すように、1つのメタライズ層27における一方の基板側部分28の背面から一方の配線基板p3内のセラミック層間に延びる垂直部32、切断予定面cと平行な平行部33、および隣接する貫通孔26,26間に延びる垂直部34と、貫通孔26,26間で最接近し且つ平面視で前記ブレーク溝vと交差する交差部35と、他方の配線基板p6内のセラミック層間に延びる上記同様の垂直部36、平行部37、および隣接するメタライズ層27における他方の基板側部分29の背面に接続する垂直部38と、を備えており、平面視がほぼS字形を呈する。
図6に示すように、隣接する貫通孔26,26間で最接近する部分には、0.4mm以下の間隙dが位置し、かかる間隙dを含み且つ平面視で前記ブレーク溝vと交差する長さの位置に、前記メッキ用配線30の交差部35が形成されている。かかる交差部35の幅wは、0.05〜0.075mmに設定されている。
尚、メッキ用配線30において、交差部35を除いた前記垂直部32,34,36,38および平行部33,37の幅yは、0.05〜0.20mmである。
図6に示すように、前記ブレーク溝vおよび切断予定面cに沿って隣接する複数のメタライズ層27同士の間には、隣接するメタライズ層27,27同士を接続する複数の前記メッキ用配線30を介して、1つの電気回路が形成されている。
このため、前記耳部mのメッキ用電極4から延びる図示しない接続配線を、何れかのメッキ用配線30の平行部37に接続して、電解Niメッキおよび電解Auメッキを順次施すことで、複数のメタライズ層27の表面に所要の厚みを有するNiメッキ層およびAuメッキ層を確実に被覆することができる。
しかも、隣接するメタライズ層27,27が形成された貫通孔26,26間で最接近する部分の間隙dが0.4mm以下の小ピッチになっても、かかる間隙d付近を通過するメッキ用配線30の交差部35の幅wが0.05〜0.075mmの範囲内とされている。そのため、該メッキ用配線30と隣接するメタライズ層27,27との間において、不用意な短絡を確実に防止できるため、前記各電解メッキを精度良く施すことができる。
以上のような多数個取り配線基板1bによれば、ブレーク溝vに沿った複数の貫通孔26およびメタライズ層27がそれぞれ小ピッチ化したり、かかる貫通孔26の内径やメタライズ層27の外径が大きくなっても、メタライズ層27ごとの表面に所要厚さのNiおよびAuメッキ層が確実に被覆された多数個取り配線基板1bを提供可能となる。
尚、多数個取り配線基板1bも前記同様の方法で製造することができる。
また、多数個取り配線基板1bを前記ブレーク溝vに沿って切断・分割することで、複数の配線基板p1〜p6が同時に得られると共に、かかる配線基板p1〜p6の側面には、前記メタライズ層27が分割され且つ表面に前記NiおよびAuメッキ層が被覆された断面ほぼ半円形の凹部端子電極が、複数個ずつ形成される。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記セラミック層は、ムライトや窒化アルミニウムなどの高温焼成セラミックとしたり、ガラス−セラミックなどの低温焼成セラミックとしても良く、後者の場合、前記メッキ用配線などの導体には、CuまたはAgが適用される。
また、前記セラミック層は、2層、3層、あるいは5層以上を積層しても良い。
更に、前記貫通孔の断面は、各コーナにアールを付けた正方形または長方形やほぼ楕円形としても良く、その内壁面に形成されるメタライズ層の断面も、上記各形状に倣った形状としても良い。
また、メッキ用配線は、ブレーク溝および切断予定面に沿って隣接する2つのメタライズ層の背面から延出し、且つ前記間隙を通過する交差部を含む形態であれば、平面視がほぼS字形の前記形態に限らす、例えば、隣接するメタライズ層間において、前記切断予定面と斜めに交差する交差部を含む形態としても良い。
加えて、前記製品エリアで縦横に連続して形成される複数の配線基板は、それぞれ平面視でほぼ長方形を呈する形態としても良い。
本発明による一形態の多数個取り配線基板を示す平面図。 図1中の一点鎖線部分Xの部分拡大図。 図2中のY−Y線の矢視に沿った部分垂直断面図。 図3中のZ−Z線の矢視に沿った部分水平断面図。 異なる形態の多数個取り配線基板を示す部分平面図。 図5中の一点鎖線部分Rにおける図4と同様な部分水平断面図。
符号の説明
1a,1b…多数個取り配線基板
6,26……貫通孔
7,27……メタライズ層
8,28……一方の基板側部分
9,29……他方の基板側部分
10,30…メッキ用配線
15,35…交差部
a……………製品エリア
m……………耳部
p1〜p6…配線基板
v……………ブレーク溝
d……………間隙
w……………交差部の幅
y……………メッキ用配線の幅

Claims (4)

  1. 複数のセラミック層が積層されてなり、複数の配線基板が縦横に連続して形成された製品エリア、および該製品エリアの少なくとも1辺に沿って配設された耳部を備え、
    上記製品エリアには、隣接する2つの配線基板間を区画するブレーク溝に沿い、最接近する部分に0.4mm以下の間隙を有し、且つ上記複数のセラミック層の厚み方向に沿って形成された複数の貫通孔と、
    上記貫通孔ごとの内壁面に形成されたメタライズ層と、
    隣接する上記メタライズ層の間を接続するメッキ用配線と、を含み、
    上記メッキ用配線は、上記メタライズ層にて隣接する2つの配線基板における一方の基板側部分から延出し、隣接するメタライズ層との間を通過すると共に、該隣接するメタライズ層における他方の基板側部分に接続されると共に、
    上記メッキ用配線のうち、平面視で上記ブレーク溝と交差する交差部の幅は、0.05〜0.075mmである、
    ことを特徴とする多数個取り配線基板。
  2. 前記メッキ用配線の幅は、0.05〜0.20mmである、
    ことを特徴とする請求項1に記載の多数個取り配線基板。
  3. 前記メッキ用配線は、前記ブレーク溝に沿い、且つ前記間隙を置いて隣接する2つの貫通孔ごとの2つのメタライズ層間において、一方のメタライズ層における一方の基板側部分と、他方のメタライズ層における他方の基板側部分とを、前記複数のセラミック層間に沿い、且つ前記交差部を含んだ平面視がほぼS字形を呈して接続する、
    ことを特徴とする請求項1または2に記載の多数個取り配線基板。
  4. 前記メッキ用配線は、前記貫通孔およびメタライズ層を挟んで隣接する2つの配線基板を形成する複数のセラミック層間のうち、厚み方向で中間位置のセラミック層間、あるいは該中間位置に最接近するセラミック層間に形成されている、
    ことを特徴とする請求項1乃至3の何れか一項に記載の多数個取り配線基板。
JP2008030189A 2008-02-12 2008-02-12 多数個取り配線基板 Pending JP2009194000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008030189A JP2009194000A (ja) 2008-02-12 2008-02-12 多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008030189A JP2009194000A (ja) 2008-02-12 2008-02-12 多数個取り配線基板

Publications (1)

Publication Number Publication Date
JP2009194000A true JP2009194000A (ja) 2009-08-27

Family

ID=41075801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008030189A Pending JP2009194000A (ja) 2008-02-12 2008-02-12 多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP2009194000A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002307A (ja) * 2013-06-18 2015-01-05 日鉄住金エレクトロデバイス株式会社 多数個取り配線基板
JPWO2016080333A1 (ja) * 2014-11-21 2017-08-24 株式会社村田製作所 モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521636A (ja) * 1991-07-11 1993-01-29 Nec Corp リードレスチツプキヤリア
JP2003168849A (ja) * 2001-11-30 2003-06-13 Kyocera Corp 多数個取り配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521636A (ja) * 1991-07-11 1993-01-29 Nec Corp リードレスチツプキヤリア
JP2003168849A (ja) * 2001-11-30 2003-06-13 Kyocera Corp 多数個取り配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002307A (ja) * 2013-06-18 2015-01-05 日鉄住金エレクトロデバイス株式会社 多数個取り配線基板
JPWO2016080333A1 (ja) * 2014-11-21 2017-08-24 株式会社村田製作所 モジュール
US10535581B2 (en) 2014-11-21 2020-01-14 Murata Manufacturing Co., Ltd. Module for heat generating electronic component

Similar Documents

Publication Publication Date Title
KR101550125B1 (ko) 세라믹 배선기판, 다수개 취득 세라믹 배선기판, 및 그 제조방법
JP4703342B2 (ja) 配線基板の製造方法
EP2712281B1 (en) Wiring substrate, multi-pattern wiring substrate, and manufacturing method therefor
JP2009218319A (ja) 多数個取り配線基板の製造方法
JP4676964B2 (ja) 多数個取り基板
JP4219371B2 (ja) 多数個取り配線基板
JP5295807B2 (ja) 配線基板多数個取り用の母基板
JP2009170561A (ja) 配線基板およびその製造方法
JP2006310796A (ja) 多数個取り用配線基板
JP2008153441A (ja) 配線基板およびその製造方法
JP2009010103A (ja) 多数個取りセラミック基板
JP5777997B2 (ja) 電子部品検査装置用配線基板およびその製造方法
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
JP2009194000A (ja) 多数個取り配線基板
JP2017076698A (ja) 配線基板およびその製造方法
JP4564820B2 (ja) 多数個取り配線基板およびその製造方法
JP6193622B2 (ja) 配線基板ユニットおよびリード付き配線基板の製造方法
JP5738109B2 (ja) 多数個取り配線基板
JP2012089818A (ja) 積層型セラミック電子部品の製造方法
JP5956185B2 (ja) 多数個取り配線基板
JP4898937B2 (ja) 多数個取り配線基板およびその製造方法
JP2016201434A (ja) セラミック配線基板およびその製造方法
JP2019047005A (ja) 多数個取りセラミック基板およびその製造方法
JP2009212319A (ja) 多数個取り配線基板の製造方法
WO2024117017A1 (ja) 電子素子実装用基板、母基板、及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101101

A977 Report on retrieval

Effective date: 20120316

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106