JP2019047005A - 多数個取りセラミック基板およびその製造方法 - Google Patents

多数個取りセラミック基板およびその製造方法 Download PDF

Info

Publication number
JP2019047005A
JP2019047005A JP2017169899A JP2017169899A JP2019047005A JP 2019047005 A JP2019047005 A JP 2019047005A JP 2017169899 A JP2017169899 A JP 2017169899A JP 2017169899 A JP2017169899 A JP 2017169899A JP 2019047005 A JP2019047005 A JP 2019047005A
Authority
JP
Japan
Prior art keywords
frame
substrate
ceramic
cavity
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017169899A
Other languages
English (en)
Inventor
優棋 薮花
Masaki Yabuhana
優棋 薮花
達哉 澤井
Tatsuya Sawai
達哉 澤井
智英 山田
Tomohide Yamada
智英 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2017169899A priority Critical patent/JP2019047005A/ja
Publication of JP2019047005A publication Critical patent/JP2019047005A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】追って分割される基板部の形状および寸法精度に優れ、且つ導体の表面に金属膜が確実に被覆された多数個取りセラミック基板を提供する。【解決手段】セラミックc1〜c3からなり、平面視の外形が矩形状で、且つ互いに並列に配置された複数の基板部5と、セラミックc1〜c3からなり、複数の基板部5ごとの対向する一対の辺ごとの外側に空隙部15,16を介して位置する複数の第1フレーム1B(1a,1b)と、セラミックc1〜c3からなり、基板部5と第1フレーム1Bとを接続し、且つ空隙部15,16と交差する第2フレーム2と、を備え、少なくとも基板部5の表面3と、第1フレーム1Bおよび第2フレーム2の表面3とには、互いに導通可能な導体部9,17,18が形成されている、多数個取り用セラミック基板P2。【選択図】 図2

Description

本発明は、形状および寸法精度に優れ且つ導体の表面に金属膜が確実に被覆された多数個取りセラミック基板、およびその製造方法に関する。
一般に、多数個取りセラミック基板では、追って複数の製品領域に分割するため、平面視が格子枠形状を呈する分割溝が形成されている。
例えば、分割時のバリ発生を防ぎ且つ寸法バラツキを防ぐため、平面視で縦横の分割溝同士が交差する部分付近を、他の部分によりも深く形成した大型セラミック基板が提案されている(例えば、特許文献1参照)。
しかし、上記大型セラミック基板によれば、溝入れ加工の工程が複雑になると共に、該セラミック基板の厚みが厚くなるに連れて、分割溝が該セラミック基板の表面に対して垂直方向に形成されにくく、且つ斜め姿勢にして形成され易いため、寸法精度が低下する、という問題点があった。
更に、セラミック母基板を分割溝に沿って確実に割れるようにするため、平面視で縦横の分割溝同士に交差する部分付近ごとに、平面視が十字形状ないし手裏剣形状を呈する空隙を形成することによって、製品領域のコーナー部ごとに円弧形状を付するようにしたセラミック基板の製造方法も提案されている(例えば、特許文献2参照)。
しかし、上記セラミック基板の製造方法による場合、分割溝の溝入れに加えて空隙の形成工程が更に必要になると共に、製品ごとのコーナー部が円弧形状によって制限される、という問題点があった。
特開2002−225018号公報(第1〜7頁、図1〜3) 特開2012−227306号公報(第1〜10頁、図1〜4)
本発明は、背景技術で説明した問題点を解決し、追って分割される複数の基板部の形状および寸法精度に優れ、且つ導体の表面に金属膜が確実に被覆された多数個取りセラミック基板、および該多数個取りセラミック基板を確実に得るための製造方法を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、製品となる基板部ごとの周辺に沿って該基板部を囲むように空隙を形成すると共に、前記基板部ごとを切断が容易な複数のフレームで支持し、該フレームを介して前記基板部ごとの少なくとも表面に設けた導体部と電気的に導通可能とする、ことに着想して成されたものである。
即ち、本発明の多数個取りセラミック基板(請求項1)は、セラミックからなり、平面視の外形が矩形状で、且つ互いに並列に配置された複数の基板部と、セラミックからなり、上記複数の基板部ごとの少なくとも対向する一対の辺ごとの外側に空隙を介して位置する複数の第1フレーム、あるいは、前記複数の基板部ごとの四辺を囲む矩形枠状の空隙部を介して位置すると平面視が矩形枠状の第1フレームと、セラミックからなり、上記基板部と上記第1フレームとを接続し、且つ上記空隙部と交差する第2フレームと、を備えた多数個取り用セラミック基板であって、少なくとも、上記基板部の表面と、上記第1フレームおよび第2フレームの表面とには、互いに導通可能な導体部が形成されている、ことを特徴とする。
前記多数個取りセラミック基板は、以下の効果(1),(2)を有している。
(1)複数の前記基板部は、該基板部ごとの四辺あるいは対向する一対の辺に沿った空隙と交差する第2フレームを介して第1フレームに接続されているので、前記第2フレームごとを基板部側で破断(切断)することにより、形状および寸法精度に優れた複数の製品となる基板部を容易且つ確実に得ることができる。
(2)少なくとも、複数の前記基板部の表面と、前記第1および第2フレームの表面とに互いに導通可能な導体部が形成されことにより、基板部ごとの導体部に対し、一括してメッキ用電流を給電できるので、前記導体部ごとの表面に所望の金属膜を確実に被覆したものとされている。
尚、前記セラミックは、アルミナ、窒化アルミニウム、ムライトなどの高温焼成セラミック、あるいはガラス−セラミックなどの低温焼成セラミックである。
また、前記基板部は、追って単一の製品となるセラミック基板である。該基板部の厚みは、刃入れによる変形が生じ易い厚いものは5mm以上が、分割溝が形成されにくい薄いものでは50μm以下であることが特に推奨される。かかる基板部は、平面視の外形が長方形状または正方形状(矩形状)の何れかを呈する。
更に、前記第1フレームは、例えば、複数の基板部が並列する1組の基板群と、同様なもう1組の基板群との間に直線上に配設される形態、あるいは、縦横に並列する複数の基板ごとの四辺を空隙を挟んで囲む矩形枠状の形態の何れかを有している。
また、前記第2フレームは、例えば、前記基板部において対向する一対の辺に対し、1つまたは2つが接続されたり、該基板の四辺ごとに1つが接続される。
更に、前記導体部は、W、Mo、Ag、Cuの何れか1つを含む金属からなり、追って表面に電解メッキによって、例えば、Ni膜およびAn膜が順次被覆される。
また、前記導体部は、前記基板部ごとの裏面と、第1および第2フレームの裏面とにもさらに形成してもよい。
加えて、前記導体部は、少なくとも、1つの第2フレームおよび後述するその幅狭部を通じて、基板部ごとの表面と、第1フレームのメッキ用電極との間を電気的に接続している。
また、本発明には、前記基板部と第1フレームとの間には、2つ以上の第2フレームが配設されている、多数個取りセラミック基板(請求項2)も含まれる。
これによれば、複数の前記基板部を前記空隙部を挟んで確実に支持できると共に、基板部ごとの表面と第1および第2フレームの表面とに形成され且つ互いに導通可能な前記導体部に対し、メッキ用電流を確実に流せる。従って、前記効果(1),(2)を一層確実に得ることができる。
更に、本発明には、前記第2フレームにおける前記基板部側の端部には、平面視において、第1フレーム側の端部の幅よりもの幅が狭い幅狭部が位置している、多数個取りセラミック基板(請求項3)も含まれる。
これによれば、第2フレームの前記幅狭部ごとにおいて、該第2フレームごとと製品となる基板部とを破断することで、基板部ごとの外形状および寸法精度を確実に向上させられるため、前記効果(1)を一層顕著に得ることができる。
尚、前記第2フレームの幅狭部は、一対の直角三角形をそれらの傾斜辺が前記基板の辺に向かって左右対称に食い込んだ形態、あるいは、一対の4分の1円形がそれらの円弧辺が上記基板の辺に向かって左右対称に食い込んだ形態が例示される。かかる幅狭部は、前記空隙部を形成した後で、部分的な打ち抜き加工を行うか、あるいは該空隙部と同時に形成しても良い。
また、本発明には、前記第2フレームの幅狭部の断面積は、該第2フレームが接続されている前記基板の側面における面積の5〜10%の範囲にある、多数個取りセラミック基板(請求項4)も含まれる。
これによれば、前記幅狭部ごとにおける破断(切断)を確実に誘発できる。
尚、上記断面積の範囲以外では、前記幅狭部以外で破断し得るので除外した。
また、上記断面積に替えて、それぞれにおける平面視の幅としても良い。
更に、本発明には、平面視において、前記第2フレームの幅狭部の幅は、該第2フレームの前記幅狭部以外における幅の15〜35%の範囲にある、多数個取りセラミック基板(請求項5)も含まれる。
これによっても、前記幅狭部ごとにおける破断を確実に誘発できるので、前記効果(1)を更に確実に得られる。
尚、上記幅の範囲以外では、前記幅狭部以外において破断し得るので除外した。
また、本発明には、前記基板部と前記第2フレームとは、該第2フレームの前記幅狭部に対し、当該基板部および第2フレームの前記表面に沿った外力を加えた際に、上記幅狭部に生じる破断により、分離可能とされている多数個取りセラミック基板(請求項6)も含まれる。
これによれば、基板部ごとにその表面に沿った外力を加えることにより、該基板部を支持していた第2フレームの幅狭部で確実に破断を誘発し得る。
尚、前記外力は、基板部の表面およびこれに対向する裏面にほぼ沿っているものであれば、治具や工具による圧力や、指先による圧力などでも良い。
加えて、本発明には、前記第1フレームの外側面には、前記導体部と導通可能なメッキ用電極が配設されている、多数個取りセラミック基板(請求項7)も含まれる。
これによれば、上記メッキ用電極から前記導体部に対して、前記メッキ用電流を確実に一括して流せるので、前記効果(2)を確実に奏することができる。
一方、本発明による多数個取りセラミック基板の製造方法(請求項8)は、セラミックからなり、平面視の外形が矩形状で、且つ互いに並列に配置された複数の基板部と、セラミックからなり、前記複数の基板部ごとの少なくとも対向する一対の辺ごとの外側に空隙を介して位置する複数の第1フレーム、あるいは、前記複数の基板部ごとの四辺を囲む矩形枠状の空隙部を介して位置すると平面視が矩形枠状の第1フレームと、セラミックからなり、上記基板部と上記第1フレームとを接続し、且つ上記空隙部と交差する第2フレームと、を備えた多数個取り用セラミック基板の製造方法であって、
セラミックからなり、且つ対向する表面および裏面を有するセラミックグリーンシートを用意する準備工程と、上記グリーンシートの少なくとも表面側に所定パターンのメタライズ層を形成する工程と、上記グリーンシートに対し、該グリーンシートの表面と裏面との間を貫通し、平面視の外形が矩形状であると共に、互いに並列する複数の基板ごとを囲み、且つ該基板に一端部が接続された2つ以上の第2フレームにより区分された複数の空隙部を形成する打ち抜き工程と、上記複数のグリーンシートを積層して、グリーンシート積層体を形成する工程と、該グリーンシート積層体を焼成する工程と、を含む、ことを特徴とする。
前記製造方法によれば、前記効果(1),(2)を有する多数個取りセラミック基板を実用的に製造することが可能となる(以下、効果(3)とする)。
尚、前記メタライズ層は、焼成工程の後において前記導体部などになる。
また、本発明には、前記グリーンシートは複数であり、少なくとも最上層となるグリーンシートの表面に前記メタライズ層が形成されると共に、上記複数のグリーンシート相互の積層工程は、前記打ち抜き工程の前あるいは後に行われる、多数個取りセラミック基板の製造方法(請求項9)も含まれる。
これによれば、複数のグリーンシートを用いて前記多数個取りセラミック基板を製造する場合、前記複数のグリーンシートを積層する工程を、前記打ち抜き工程の前あるいは後の何れでも行えるので、本製造方法を基板部の形態や製造条件などに応じて自在に選択することが可能となる(以下、効果(4)とする)。
更に、本発明には、前記打ち抜き工程は、前記第2フレームごとにおける前記基板部側の端部に、平面視で該端部以外の第2フレームの幅よりも幅の狭い幅狭部を形成する工程を含んでいる、多数個取りセラミック基板の製造方法(請求項10)も含まれる。
これによれば、前記打ち抜き工程で前記グリーンシートに対し、前記打ち抜き工程によって、前記空隙と第1および第2フレームとを形成すると同時に、第2フレームごとの基板部ごとの端部に前記幅狭部を併せて形成することができる。従って、前記効果(3)をより効率良く行うことが可能となる。
尚、前記空隙部を打ち抜いた後で、得られた第2フレームごとの基板部側の端部に前記幅狭部を更に打ち抜いて形成する順序の方法としても良い。
また、本発明には、前記打ち抜き工程は、前記製品部ごとの少なくとも表面に開口する凹部、あるいは、該製品部ごとの表面と裏面との間を貫通する貫通穴を形成する工程を含んでいる、多数個取りセラミック基板の製造方法(請求項11)も含まれる。
これによれば、基板部ごとの表面に開口する凹部(キャビティ)や、基板部ごとの表面と裏面との間を貫通する貫通穴を有する形態の製品についても、前記打ち抜き工程において同時あるいは連続して容易に形成することか可能となる(以下、効果(5)とする)。
更に、本発明には、前記メタライズ層を形成する工程は、前記グリーンシートの外側面にメッキ用電極となるメタライズ部を形成する工程を含んでいる、多数個取りセラミック基板の製造方法(請求項12)も含まれる。
これによれば、複数の前記基板部や第1および第2フレームの表面に形成された前記メタライズ層に対して、メッキ用電流を確実に一括して流せるので、前記効果(3)を一層確実に奏することができる。
加えて、本発明には、前記基板部と前記第2フレームとは、該第2フレームの前記幅狭部に対し、当該基板部および第2フレームの前記表面に沿った外力を加えると、上記幅狭部に生じる破断により、分離可能とされている、多数個取りセラミック基板の製造方法(請求項13)も含まれる。
これによれば、第2フレームごとの前記幅狭部に対し、基板部および第2フレームの前記表面に沿った外力を加えることにより、上記幅狭部の破断を誘発して基板部と第2フレームとを確実に分離できる。従って、前記効果(3)をより確実に奏することができる。
(A)は一形態の多数個取りセラミック基板を示す平面図、(B)はその一つの基板部付近を示す拡大図、(C)は(B)中のC−C線の矢視に沿った垂直断面図。 (A)は異なる形態の多数個取りセラミック基板を示す平面図、(B)はその一つの基板部付近を示す拡大図、(C)は(B)中のC−C線の矢視に沿った垂直断面図。 (A)、(B)は基板部と第2フレームの狭隘部側とを示す部分平面図。 (A)は一つの基板部付近を示す拡大平面図、(B)は分割された一つの基板部を示す平面図。 (A)〜(C1),(C2)は前記多数個取りセラミック基板の製造工程を示す概略図。 (A)〜(C)は図6(C1),(C2)に続く製造工程を示す概略図。 異なる製造方法の製造工程を示す概略図。 (A)、(B)は図2に示した多数個取りセラミック基板の変形形態を示す平面図。
以下において、本発明を実施するための形態について説明する。
図1(A)は、本発明における一形態の多数個取りセラミック基板P1を示す平面図、図1(B)は、その一つの基板部5付近を示す拡大図、図1(C)は、(B)中のC−C線の矢視に沿った垂直断面図である。
上記多数個取りセラミック基板P1は、図1(A)の平面図に示すように、外形が長方形状を呈する第1フレーム1Aと、該第1フレーム1Aの内側において縦横方向に沿って位置し且つ平面視の外形が長方形(矩形)である複数の基板部5と、該基板部5ごとの四辺を囲む2つずつの空隙部15,16と、該空隙部15,16ごとに区分(交差)し、且つ基板部5ごとと第1フレーム1Aとの間を接続する4つの第2フレーム2と、を備えている。
上記第1フレーム1A、第2フレーム2、および基板部5は、図1(C)で例示するように、例えば、アルミナなどからなるセラミック層c1〜c3を一体に積層したものであり、何れも対向する表面3と裏面4とを共通して有している。
前記第1フレーム1Aは、図1(A)に示すように、幅広で且つ外側面の中央にメッキ用電極20を有する左右一対の外縦枠部1aと、図示で左右方向に沿い且つ各基板部5を上下から個別に挟む複数の横枠部1cと、図示で上下方向に沿い且つ各基板部5を左右両側から個別に挟む複数の内縦枠部1bとからなる。
また、前記基板部5は、図1(B),(C)に示すように、平面視の外形が長方形で且つ対向する表面3および裏面4を有し、該表面3の周辺に沿って矩形枠状の導体部9と、該導体部9に囲まれて開口し且つ平面視が矩形の底面7と四辺の側面8とからなるキャビティ6と、を備えている。前記導体部9と、前記底面7に形成された一対のパッド10と、セラミック層c2,c3間に形成された内装配線12,13と、裏面4に形成された接続端子11とは、セラミック層c1〜c3を適宜貫通するビア導体14を介して互いに電気的に接続されている。前記導体部9は、パッド10上に図示しない電子部品が搭載された後、前記キャビティ6の開口部を封止する金属蓋(図示せず)をロウ付けする際などに用いられる。
尚、前記導体部9、パッド10、接続端子11、内層配線12,13、およびビア導体14は、前記セラミック層c1〜c3がアルミナなどの高温焼成セラミックからなる場合には、WあるいはMoからなり、ガラス−セラミックなどの低温焼成セラミックからなる場合には、AgあるいはCuからなるものとなる。
更に、図1(A),(B)に示すように、前記基板部5ごとの周囲には、該基板部5の各長辺に隣接する横長で且つ上下一対の空隙部15と、前記基板部5の各短辺に隣接する角形で且つ左右一対の空隙部16とが位置し、これら一対ずつの空隙部15,16全体が、前記基板部15ごとの四辺をほぼ囲み且つ前記第1フレーム1Aから離間させている。上記空隙部15,16は、セラミック層c1〜c3の厚み方向の全体に亘って同じ形状で形成されている。
また、図1(B)に示すように、基板部5ごとにおける左右一対の短辺と、空隙部15,16を挟んで隣接する第1フレーム1Aの外縦枠部1a、または内縦枠部1bとの間は、左右2つずつの第2フレーム2を介して連結されている。換言すると、各基板部5は、左右一対ずつの第2フレーム2を介して第1フレーム1Aに支持されている。該第2フレーム2ごとの基板部5側の端部には、当該端部以外の第2フレーム2の幅よりも幅が狭い幅狭部2nが配設されている。該幅狭部2nの外側には、前記端部に平面視が直角三角形である一対の切り欠き部を線対称に設けている。
加えて、図1(A)〜(C)に示すように、第2フレーム2の表面3には、前記幅狭部2nを含めて基板部5ごとの導体部9と接続する配線(導体部)17が個別に形成され、該配線17同士の間には、前記内縦枠1bごとの中央に沿った配線(導体部)18および外縦枠1aの長手方向に沿った配線(導体部)19が接続されている。該配線19は、前記メッキ用電極20と接続されている。
即ち、メッキ用電極20と前記基板部5ごとの導体部9とは、上記配線17〜19を介して電気的に接続されていると共に、該導体部9を介して前記基板部5ごとのパッド10、接続端子11、内層配線12,13、およびビア導体14とも電気的に接続されている。尚、上記各配線17〜19およびメッキ用電極20も、セラミックの種類によって、W、Mo、Ag、Cuの何れかからなる。また、上記配線17の幅は、幅狭部2nを除き、第2フレーム2の幅と同じに広げても良い。
図2(A)は、異なる形態の多数個取りセラミック基板P2を示す平面図、図2(B)は、その一つの基板部5付近を示す拡大図、図2(C)は、(B)中のC−C線の矢視に沿った垂直断面図である。
上記多数個取りセラミック基板P2は、図2(A)の平面図で示すように、横長の空隙部15を介して縦方向に沿って並列に配置された複数の基板部5と、前記空隙部15の一端側または両端側とを介して、メッキ用電極20を有する左右一対の外縦枠部1aおよびこれらの間に位置する複数の内縦枠部1bとからなる第1フレーム1Bと、前記外縦枠部1aの内側面と隣接する基板部5ごとの短辺との間、および前記内縦枠部1bごとの側面と隣接する基板部5ごとの短辺との間を接続する2つずつの第2フレーム2と、を備え
上記第1フレーム1Bは、前記第1フレーム1Aとは異なり、前記横枠部1cを欠き、且つ縦方向に沿って並列する複数の基板部5の最外側には、平面視が前記空隙部15の半体である切り欠き部15aが位置している。また、上記第2フレーム2ごとの基板部5側の端部には、前記同様の幅狭部2nを設けられている。
図2(A)〜(C)に示すように、前記基板部5と、第1フレーム1Bを構成する内縦枠部1bおよび外縦枠部1aは、何れも前記同様のセラミック層c1〜c3を積層してなり、且つ対向する表面3および裏面4を共通して有している。
また、前記基板部5は、図2(B),(C)に示すように、前記同様である表面3側の導体部9、裏面4側の接続端子11、キャビティ6の底面7に位置するパッド10、前記同様の内層配線12,13、およびビア導体14を有している。
更に、図2(A)、(B)に示すように、基板部5ごとの導体部9と外縦枠1aごとの配線19あるいは内縦枠部1bごとの配線18との間は、第2フレーム2の表面3の中央部を通る配線17を介して、互いに導通可能とされている。尚、上記配線17の幅は、幅狭部2nを除き、第2フレーム2の幅と同じに拡げても良い。
加えて、図2(C)で例示するように、前記空隙部15,16や切り欠き15aは、セラミック層c1〜c3の厚み方向に亘って同じ形状で形成されている。
前記多数個取り用セラミック基板P1,P2において、前記基板部5ごとの短辺と、第2フレーム2ごとの一端部側との間に位置する幅狭部2nは、例えば、図3(A)の拡大図で示すように、第2フレーム2の両側面から線対称に傾斜した一対の傾斜辺2tと、上記基板部5ごとの短辺との間に位置している。あるいは、図3(B)の拡大図で示すように、第2フレーム2の両側面から線対称に傾斜した一対の円弧辺2rと、前記基板部5ごとの短辺との間に位置している。
上記幅狭部2nの幅Xは、基板部5の短辺の幅(長さ)Zの5〜10%の範囲に規定されている。尚、該幅狭部2nを含む第2フレーム2と基板部5とは、同じ表面3および裏面4を有するセラミック層c1〜c3を積層したものであるため、第2フレーム2と基板部5とはそれぞれの厚みが同じであることから、上記幅狭部2nの幅Xの基板部5の短辺の長さZに対する割合は、該幅狭部2nの断面積とみなしても良い。
更に、上記幅狭部2nの幅Xは、該幅狭部2nおよびこれを形成する上記傾斜辺2tまたは円弧辺2rの位置を除いた第2フレーム2の幅Yの15〜35%の範囲に規定されている。
尚、前記幅狭部2nの幅xが、前記基板部5の短辺の幅Zの5%未満になり、且つ前記第2フレーム2の幅Yの15%未満になると、該幅狭部2nの表面3に形成する前記配線17の幅が狭くなり過ぎて所望のメッキ電流を流しにくくなるので、前述の範囲を除外したものである。一方、前記幅狭部2nの幅xが、前記基板部5の短辺の幅Zの10%超になり、且つ前記第2フレーム2の幅Yの35%超になると、該幅狭部2nの幅xが広くなり過ぎ、容易に破断し難くなるため、前述の範囲を除外したものである。
前述のように、基板部5を外縦枠部1aや内縦枠部1bに支持する前記4つの第2フレーム2ごとの基板部5側の端部に幅狭部2nを配設していることにより、図4(A)中の白抜き矢印で示すように、基板部5の表面3にほぼ沿う方向に向かって外力を加えた際には、上記幅狭部2nごとで確実に破断(分割)させることができる。
その結果、図4(B)に示すように、一対の短辺を含む全側面が所望の形状および寸法を有する複数の基板部(配線基板)5を容易に得ることが可能となる。
尚、前記分割時の前において、前記多数個取り用セラミック基板P1,P2において、外部に露出する前記導体部9、パッド10、接続端子11、および配線17〜19の表面には、前記メッキ用電極20を用いた電解金属メッキによって、それぞれ所定の厚みを有するNi膜およびAu膜(図示せず)が被覆されている。
前記のように、複数の前記基板部5は、該基板部5ごとの対向する一対の短辺に沿った空隙部16と交差する複数の第2フレーム2を介して、第1フレーム1A,1Bに接続されているので、前記第2フレーム2ごとをそれらの幅狭部2nで破断することによって、形状および寸法精度に優れた複数の製品となる基板部5を容易且つ確実に得られる。
更に、複数の前記基板部5の表面3と、前記第1フレーム1A,1Bおよび第2フレーム2の表面3とにおいて、互いに導通可能な導体部9および配線17〜19が形成されていることにより、基板部5ごとの導体部9などに対し、一括してメッキ用電流を給電できるので、前記導体部9ごとなどの表面に所望の金属膜を確実に被覆されたものになっている。
従って、前記のような多数個取り用セラミック基板P1,P2によれば、前記効果(1),(2)を確実に有していることが理解できる。
以下において、前記多数個取り用セラミック基板P2の製造方法を説明する。
予め、アルミナ粉末、バインダー樹脂、可塑剤、および溶剤などを適量ずつ配合してセラミックスラリーを作成し、該セラミックスラリーをドクターブレード法によってシート状に成形して、対向する表面および裏面を有する3枚の大判用セラミックグリーンシート(以下、単にグリーンシートと称する)を用意した。
先ず、追って最上層の前記セラミック層c1となるグリーンシートg1における基板部5ごとの領域に打ち抜き加工を行って、図5(A)に示すように、追って前記キャビティ6の側面8となる平面視が矩形である複数の貫通穴8hを形成した。尚、同図中には、追って前記セラミックc2,c3となるグリーンシートg2,g3も表示した。
次いで、前記グリーンシートg1〜g3ごとにおける所定の位置ごとに、それらの表面と裏面との間を貫通するビアホール(図示せず)を形成し、該ビアホール内ごとに、W粉末あるいはMo粉末を含む導電性ベーストを個別に充填して、図5(B)に示すように、未焼成である複数のビア導体14を形成した。
引き続いて、前記グリーンシートg1〜g3の表面および裏面の少なくとも一方に対し、前記同様の導電性ベーストをスクリーン印刷して、図5(B)に示すように、未焼成の導体部9、パッド10、接続端子11、内層配線12,13、および配線17(配線18,19)を形成した。併せて、上記グリーンシートg1〜g3の対向する外側面ごとに、平面視で半円形状の凹部を形成し、該凹部ごとの内壁面と、最上層のグリーンシートg1の表面側に沿って、上記導電性ベーストをスクリーン印刷して、未焼成のメッキ用電極20の構成部分を形成した。
次に、以上のグリーンシートg1〜g3を積層および圧着して、図5(C1)の垂直断面図と,同(C2)の部分平面図とで示すように、前記グリーンシートg1〜g3からなり、表面3および裏面4を有するグリーンシート積層体21を形成した。この際、図示のように、上記導体部9、パッド10、接続端子11、内装配線12,13は、何れかの前記ビア導体14と個別に接続されていた。同時に、基板部5ごとには、その表面3に開口し且つ底面7と四辺の側面8とからなるキャビティ6が形成されると共に、上記グリーンシート積層体21の外側面には、前記配線19と接続された未焼成のメッキ用電極20(何れも図示せず)が形成されていた。
引き続いて、前記グリーンシート積層体21における基板部5ごとにおける平面視が矩形枠状の導体部9の長辺ごとおよび短辺ごとに沿って、所望の断面形状を有するポンチと、該ポンチの先端側を受け入れ可能な受け穴を有するダイとを複数組ずつ用いる打ち抜き加工を行った。
その結果、図6(A)の垂直断面図と,図6(B)の部分平面図とで示すように、基板部5ごとにおける一対の長辺ごとに沿った横長の空隙部15と、前記基板部5ごとにおける一対の短辺ごとに隣接した角形の空隙部16とが形成された。同時に、該空隙部16ごとを挟む一対の第2フレーム2と、該第2フレーム2と接続する複数の内縦枠部1bおよび一対の外縦枠部1aも形成されていた。
この際、図6(B)に示すように、前記第2フレーム2を打ち抜く際に、該第2フレーム2と同時に幅狭部2nを切り欠き、あるいは、予め幅が一定である第2フレームを打ち抜いた後で、幅狭部2nを切り欠き加工により形成しても良い。
尚、前記グリーンシート積層体21の外周側に位置する基板部5のうち、外側の長辺に隣接する位置ごとには、切り欠き加工によって前記切り欠き部15aを形成した。
更に、前記空隙部15,16などが形成されたグリーンシート積層体21を焼成した。その結果、図6(C)に示すように、セラミック層c1〜c3が積層され、且つ表面3および裏面4を有する複数の基板部5と、該基板部5ごとを囲む空隙部15,16と、一対の外縦枠1aおよび複数の内縦枠1bからなる第1フレーム1Aと、前記基板部5ごとを個別に支持する4つずつの第2フレーム2とを備えた多数個取り用セラミック基板P2が得られた。
そして、上記多数個取り用セラミック基板P2の前記メッキ用電極20ごとに、図示しない電極棒を接触させた状態で、該セラミック基板P2をNiメッキ浴およびAuメッキ浴に順次浸漬する電解金属メッキを行った。
その結果、外部に露出する前記導体部9、パッド10、接続端子11、配線17〜19の表面ごとに、所望の厚みのNi膜およびAu膜を確実に被覆することができた。
尚、前記多数個取り用セラミック基板P2の製造方法は、図7に示すように、前記グリーンシートg1〜g3ごとに対して、予め、打ち抜き加工を個別に行って、前記空隙部15,16になる単位空隙部(15h)16hなどを個別に形成した後、前記積層工程を行って前記グリーンシート積層体21を形成する順序にしても良い。この場合、最上層のグリーンシートg1では、貫通穴8h,15h,16hを同時に打ち抜いても良い。
また、前記多数個取り用セラミック基板P1も、前記製造方法と同様にして製造することが可能である。
前記のような多数個取り用セラミック基板P2(P1)の製造方法によれば、前記効果(3)〜(5)を確実に奏することができる。
図8(A)は、前記多数個取り用セラミック基板P2の変形形態である多数個取り用セラミック基板P2aを示す平面図である。
該多数個取り用セラミック基板P2aは、図8(A)に示すように、前記基板部5ごとにおける一対の短辺に接続する第2フレーム2を、平面視で対角位置にある一対の第2フレーム2のみにしたものである。かかる形態では、前記空隙部15,16は、互いに連通し、且つ平面視でL字形状を呈するものとなる。
また、図8(B)は、前記多数個取り用セラミック基板P2の異なる変形形態である多数個取り用セラミック基板P2bを示す平面図である。
該多数個取り用セラミック基板P2bは、図8(B)に示すように、前記基板部5ごとにおける一対の短辺に接続する第2フレーム2を、平面視で同じ長辺側位置にする一対の第2フレーム2のみにしたものである。かかる形態では、前記空隙部15,16は、互いに連通し、且つ平面視でコ字形状を呈するものとなる。
前記多数個取り用セラミック基板P2a、P2bのように、前記基板部5ごとを一対(2つ)の第2フレーム2によって、第1フレーム1Bに支持することにより、個々の基板部5の分割をより小さな外力によって行うことができる。これらの形態であっても、第2フレーム2の基板部5側の端部に設ける前記幅狭部2nは、その幅Xを基板部5の短辺の幅Z、あるいは当該第2フレーム2における直線部の幅Yとの関係を前記と同様にすることにより、前記効果(1),(2)を得ることができる。
また、図8(A),(B)に示した前記基板部5ごとを一対(2つ)の第2フレーム2によって、第1フレーム1Bに支持する形態は、前記多数個取り用セラミック基板P1に対しても同様に適用することができる。
ここで前記第2フレーム2の幅狭部2nの実施例について説明する。
予め、同じアルミナなどからなり、且つ同じ形状および寸法を有する10個の並列した前記基板部5と、これらの基板部5ごとの短辺の両側に所定数の第2フレーム2を介して、上記と同じアルミナなどからなり、且つ同じ形状および寸法を有する一対の前記内縦枠部1bを接続した7個の多数個取り用セラミック基板P2を同じ条件によって製造した。
上記7個のうち、表1中に示すように、実施例1〜3は、前記セラミック基板P2aのように、基板部5ごとの短辺に1つずつの第2フレーム2を平面視で基板部5ごとの対角位置に、前記セラミック基板P2bのように一方の長辺側の位置に、あるいは両短辺の中央部において第2フレーム2を接続した。
また、実施例4,5と比較例1,2は、前記セラミック基板P2のように、基板部5ごとの両短辺の両端部に合計4つの第2フレーム2を個別に接続した。
Figure 2019047005
更に、前記実施例1〜5および比較例1,2について、第2フレーム2の幅狭部2nの幅Xと、基板部5の短辺の幅Zとの割合、および幅狭部2nの幅Xと、直線部の第2フレーム2の幅Yとの割合を算出し、それらを表1中に示した。
そして、実史例1〜5および比較例1,2について、個別に手にとって基板部5ごとの表面3に沿って指先を押し付けて、10個ずつの基板部5を分割した。
上記分割により得られた各例ごとの基板部5の短辺側の側面を目視で観察し、10個の全てに欠けや割れがなかったものを、表1中で○と表示し、1個でも欠けおよび割れの一方または双方が発見されたものを、表1中で×と表示した。
上記分割結果によれば、前記幅X/幅Zおよび幅X/幅Yの双方が前述した範囲内にあった実施例1〜5では、割れや欠けが皆無であったのに対し、幅X/幅Zのみが前記範囲を逸脱した比較例1と、幅X/幅Zおよび幅X/幅Yの双方が前記範囲を逸脱していた比較例2とでは、基板部2の短辺に割れが認められた。
以上の結果によって、前記幅X/幅Zおよび幅X/幅Yの範囲についての優位性が確認された。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、基板部が平面視で正方形状を呈し、かかる基板部ごとの四辺を前記多数個取り用セラミック基板P1,P2のように、平面視が矩形枠状の空隙部で囲むと共に、上記基板部ごとの四辺、3辺、あるいは対向する一対の辺で一つずつの前記第2フレーム2に接続し、且つ該第2フレーム2を第1フレーム1A,1Bに接続する形態としても良い。
また、前記基板部5の表面3側は、前記キャビティ6のない平坦な形態としても良い。あるいは、当該基板部5の表面3と裏面4との間に貫通穴を有する形態の基板部としても良い。
更に、前記多数個取り用セラミック基板P1,P2を構成するセラミック層は、単層または2層あるいは4層以上であっても良い。これらのセラミック層を構成するセラミックは、窒化アルミニウムや、ムライトなどの高温焼成セラミックとしたり、ガラス−セラミックなどの低温焼成セラミックとしても良い。
また、前記第1フレーム1A,1Bの内縦枠1bの表面3側には、前記複数の配線17のみを形成し、これらの間を接続する前記配線18を省略しても良い。
加えて、前記第1フレーム1A,1Bにおける一対の前記外縦枠1aは、何れか一方のみとし、該外縦枠1aに設けるメッキ用電極20は、電解金属メッキにおける2つの電極(異極)における一方の電極としても良い。
本発明によれば、追って分割される複数の基板部の形状および寸法精度に優れ、且つ導体の表面に金属膜が確実に被覆された多数個取りセラミック基板、および該多数個取りセラミック基板を確実に得るための製造方法を確実に提供できる。
P1,P2……多数個取り用セラミック基板
1A,1B……第1フレーム
2………………第2フレーム
2n……………幅狭部
3………………表面
4………………裏面
5………………基板部
9,17,18…導体部
15,16……空隙部
20……………メッキ用電極
21……………グリーンシート積層体
c1〜c3……セラミック層
g1〜g3……グリーンシート
X〜Z…………幅

Claims (13)

  1. セラミックからなり、平面視の外形が矩形状で、且つ互いに並列に配置された複数の基板部と、
    セラミックからなり、上記複数の基板部ごとの少なくとも対向する一対の辺ごとの外側に空隙を介して位置する複数の第1フレーム、あるいは、前記複数の基板部ごとの四辺を囲む矩形枠状の空隙部を介して位置すると平面視が矩形枠状の第1フレームと、
    セラミックからなり、上記基板部と上記第1フレームとを接続し、且つ上記空隙部と交差する第2フレームと、を備えた多数個取り用セラミック基板であって、
    少なくとも、上記基板部の表面と、薄記第1フレームおよび第2フレームの表面とには、互いに導通可能な導体部が形成されている、
    ことを特徴とする多数個取り用セラミック基板。
  2. 前記基板部と第1フレームとの間には、2つ以上の第2フレームが配設されている、
    ことを特徴とする請求項1に記載の多数個取り用セラミック基板。
  3. 前記第2フレームにおける前記基板部側の端部は、平面視の幅が狭い幅狭部が位置している、
    ことを特徴とする請求項1または2に記載の多数個取り用セラミック基板。
  4. 前記第2フレームの幅狭部の断面積は、該第2フレームが接続されている前記基板の側面における面積の5〜10%の範囲にある、
    ことを特徴とする請求項3に記載の多数個取り用セラミック基板。
  5. 平面視において、前記第2フレームの幅狭部の幅は、該第2フレームの前記幅狭部以外における幅の15〜35%の範囲にある、
    ことを特徴とする請求項3に記載の多数個取り用セラミック基板。
  6. 前記基板部と前記第2フレームとは、該第2フレームの前記幅狭部に対し、当該基板部および第2フレームの前記表面に沿った外力を加えた際に、上記幅狭部に生じる破断により、分離可能とされている、
    ことを特徴とする請求項3乃至5の何れか一項に記載の多数個取り用セラミック基板。
  7. 前記第1フレームの外側面には、前記導体部と導通可能なメッキ用電極が配設されている、
    ことを特徴とする請求項1乃至6の何れか一項に記載の多数個取り用セラミック基板。
  8. セラミックからなり、平面視の外形が矩形状で、且つ互いに並列に配置された複数の基板部と、セラミックからなり、上記複数の基板部ごとの少なくとも対向する一対の辺ごとの外側に空隙を介して位置する複数の第1フレーム、あるいは、前記複数の基板部ごとの四辺を囲む矩形枠状の空隙部を介して位置すると平面視が矩形枠状の第1フレームと、セラミックからなり、上記基板部と上記第1フレームとを接続し、且つ上記空隙部と交差する第2フレームと、を備えた多数個取り用セラミック基板の製造方法であって、
    セラミックからなり、且つ対向する表面および裏面を有するセラミックグリーンシートを用意する準備工程と、
    上記グリーンシートの少なくとも表面側に所定パターンのメタライズ層を形成する工程と、
    上記グリーンシートに対し、該グリーンシートの表面と裏面との間を貫通し、平面視の外形が矩形状であると共に、互いに並列する複数の基板ごとを囲み、且つ該基板に一端部が接続された2つ以上の第2フレームにより区分された複数の空隙部を形成する打ち抜き工程と、
    上記複数の空隙部が形成されたグリーンシートを焼成する工程と、を含む、
    ことを特徴とする多数個取り用セラミック基板の製造方法。
  9. 前記グリーンシートは複数であり、少なくとも最上層となるグリーンシートの表面に前記メタライズ層が形成されると共に、上記複数のグリーンシート相互の積層工程は、前記打ち抜き工程の前あるいは後に行われる、
    ことを特徴とする請求項8に記載の多数個取り用セラミック基板の製造方法。
  10. 前記打ち抜き工程は、前記第2フレームごとにおける前記基板側の端部に平面視で幅の狭い幅狭部を形成する工程を含んでいる、
    ことを特徴とする請求項8または9に記載の多数個取り用セラミック基板の製造方法。
  11. 前記打ち抜き工程は、前記製品部ごとの少なくとも表面に開口する凹部、あるいは、該製品部ごとの表面と裏面との間を貫通する貫通穴を形成する工程を含んでいる、
    ことを特徴とする請求項8乃至10の何れか一項に記載の多数個取り用セラミック基板の製造方法。
  12. 前記メタライズ層を形成する工程は、前記グリーンシートの外側面にメッキ用電極となるメタライズ部を形成する工程を含んでいる、
    ことを特徴とする請求項8乃至11の何れか一項に記載の多数個取り用セラミック基板の製造方法。
  13. 前記基板部と前記第2フレームとは、該第2フレームの前記幅狭部に対し、当該基板部および第2フレームの前記表面に沿った外力を加えると、上記幅狭部に生じる破断により、分離可能とされている、
    ことを特徴とする請求項10または11に記載の多数個取り用セラミック基板の製造方法。
JP2017169899A 2017-09-05 2017-09-05 多数個取りセラミック基板およびその製造方法 Pending JP2019047005A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017169899A JP2019047005A (ja) 2017-09-05 2017-09-05 多数個取りセラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017169899A JP2019047005A (ja) 2017-09-05 2017-09-05 多数個取りセラミック基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2019047005A true JP2019047005A (ja) 2019-03-22

Family

ID=65813380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017169899A Pending JP2019047005A (ja) 2017-09-05 2017-09-05 多数個取りセラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2019047005A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184407A (ja) * 2020-05-21 2021-12-02 日本特殊陶業株式会社 多数個取り配線基板および配線基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342963A (ja) * 1993-05-31 1994-12-13 Ibiden Co Ltd プリント配線板及びその分割方法
US6114189A (en) * 1997-09-10 2000-09-05 Lsi Logic Corp. Molded array integrated circuit package
JP2004023051A (ja) * 2002-06-20 2004-01-22 Kyocera Corp 多数個取り配線基板
JP2006310796A (ja) * 2005-04-01 2006-11-09 Ngk Spark Plug Co Ltd 多数個取り用配線基板
JP2008053443A (ja) * 2006-08-24 2008-03-06 Sumitomo Electric Ind Ltd 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342963A (ja) * 1993-05-31 1994-12-13 Ibiden Co Ltd プリント配線板及びその分割方法
US6114189A (en) * 1997-09-10 2000-09-05 Lsi Logic Corp. Molded array integrated circuit package
JP2004023051A (ja) * 2002-06-20 2004-01-22 Kyocera Corp 多数個取り配線基板
JP2006310796A (ja) * 2005-04-01 2006-11-09 Ngk Spark Plug Co Ltd 多数個取り用配線基板
JP2008053443A (ja) * 2006-08-24 2008-03-06 Sumitomo Electric Ind Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184407A (ja) * 2020-05-21 2021-12-02 日本特殊陶業株式会社 多数個取り配線基板および配線基板
JP7382279B2 (ja) 2020-05-21 2023-11-16 日本特殊陶業株式会社 多数個取り配線基板および配線基板

Similar Documents

Publication Publication Date Title
TWI488548B (zh) 陶瓷配線基板、多片式陶瓷配線基板、及其製造方法
JP5753734B2 (ja) 配線基板、多数個取り配線基板、およびその製造方法
JP2007095927A (ja) 配線基板およびその製造方法
JP4676964B2 (ja) 多数個取り基板
JP2019047005A (ja) 多数個取りセラミック基板およびその製造方法
JP6193622B2 (ja) 配線基板ユニットおよびリード付き配線基板の製造方法
JP2009010103A (ja) 多数個取りセラミック基板
JP5738109B2 (ja) 多数個取り配線基板
JP5574804B2 (ja) 多数個取り配線基板
JP4436336B2 (ja) 多数個取り配線基板およびその製造方法
JP4511311B2 (ja) 多数個取り配線基板および電子装置
JP5956185B2 (ja) 多数個取り配線基板
JP5855822B2 (ja) 多数個取り配線基板
JP2016201434A (ja) セラミック配線基板およびその製造方法
JP2006173368A (ja) セラミック基板
JP7445489B2 (ja) 多数個取り配線基板およびその製造方法、並びに配線基板の製造方法
JP6857504B2 (ja) 配線基板およびその製造方法
JP7244294B2 (ja) セラミックパッケージおよびその製造方法
JP6506132B2 (ja) 多数個取り配線基板および配線基板
JP2017017081A (ja) 多数個取り配線基板
JP5247376B2 (ja) 多数個取り配線基板
JP2009194000A (ja) 多数個取り配線基板
JP2003273272A (ja) セラミック基板及びその製造方法
JP5602536B2 (ja) 多数個取り配線基板の製造方法
JP6163354B2 (ja) 配線基板ユニットおよびリード付き配線基板の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211124