JP2008153441A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2008153441A
JP2008153441A JP2006339987A JP2006339987A JP2008153441A JP 2008153441 A JP2008153441 A JP 2008153441A JP 2006339987 A JP2006339987 A JP 2006339987A JP 2006339987 A JP2006339987 A JP 2006339987A JP 2008153441 A JP2008153441 A JP 2008153441A
Authority
JP
Japan
Prior art keywords
substrate
castellation
hole
dividing
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006339987A
Other languages
English (en)
Inventor
Keiichi Morikane
圭一 森兼
Masashi Nagao
賢史 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2006339987A priority Critical patent/JP2008153441A/ja
Priority to PCT/JP2007/074325 priority patent/WO2008075686A1/ja
Publication of JP2008153441A publication Critical patent/JP2008153441A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09181Notches in edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多数個取り用の大判基板の状態でキャスタレーション導体の全表面にメッキ処理を施すことができて分割性も良好な配線基板と、その製造方法を提供すること。
【解決手段】大判基板28を分割して多数個取りされる配線基板11には、そのセラミック基板12の側面の切欠き13,14内にキャスタレーション導体15が設けられている。キャスタレーション導体15には全表面にメッキ層16が被着されているが、切欠き13,14の幅方向両端部はキャスタレーション導体15に被覆されない露出壁面13a,14aとなっているため、各キャスタレーション導体15はセラミック基板12の側面から離隔している。
【選択図】図1

Description

本発明は、大判基板から多数個取りされる配線基板とその製造方法とに係り、特に、配線基板の側面に設けられるキャスタレーション導体(側面導体)の改良に関する。
一般的に、半導体素子等の電子回路素子が搭載される配線基板は、グリーンシートの積層体を焼成してなる大判基板を縦横の分割ラインに沿って分割して多数個取りされるようになっている。この大判基板には多数個分の配線基板領域が分割ラインによって区画されており、各配線基板領域に配線パターンやキャスタレーション導体が設けられている。ここで、キャスタレーション導体は、大判基板においては分割ラインに穿設されたスルーホールの内壁に設けられているが、この分割ラインに沿う分割面が各配線基板の側面となるため、多数個取りされた配線基板の側面の凹溝内の壁面にキャスタレーション導体が形成されている。このキャスタレーション導体と配線パターンは適宜個所で接続されており、配線基板の上面に搭載された電子回路素子がワイヤボンディング等によって配線パターンと接続されると共に、配線基板が実装される母基板の半田ランド上でキャスタレーション導体が半田付けされるようになっている。これにより、配線基板上の電子回路素子がキャスタレーション導体を介して外部回路と電気的に接続されることとなる。
図6は従来の配線基板のキャスタレーション導体を示す斜視図である。同図に示す配線基板1には、セラミック基板2の側面に凹溝状の切欠き3,4が設けられており、これら切欠き3,4内の壁面に銀等の良導電性材料からなる所定の厚みのキャスタレーション導体5が形成されている。また、図示していないが、この配線基板1の内層や外層にはキャスタレーション導体5と接続された配線パターンが設けられていると共に、配線基板1の上面に電子回路素子が搭載されており、これら電子回路素子と配線パターンとがワイヤボンディング等によって接続されている。なお、通常、キャスタレーション導体5の表面には半田濡れ性の向上や銀の半田喰われ防止を図るために、ニッケル層等の図示せぬメッキ層が被着されている(例えば、特許文献1参照)。
図7は図6に示す従来の配線基板の製造過程を示す説明図である。図7に示す大判基板6は、所要の導電部を形成したグリーンシートの積層体を焼成したものであり、縦横の分割ライン7,8によって区画されている小領域9が各配線基板1に対応しているため、この大判基板6を分割ライン7,8に沿って分割することにより配線基板1が多数個取りされる。また、大判基板6には分割ライン7,8と重なり合う所定位置に多数のスルーホール10が穿設されており、各スルーホール10の内壁に所定の厚みの未分割なキャスタレーション導体5が設けられている。つまり、この大判基板6は分割ライン7,8に沿う分割面が各配線基板1の側面となるため、多数個取りされた配線基板1の側面には、スルーホール10を2分割してなる切欠き3の内壁と4分割してなる切欠き4の内壁にそれぞれキャスタレーション導体5が設けられた状態となる。なお、スルーホール10の内壁にキャスタレーション導体5を形成する際には、スルーホール10内に銀ペースト等の導電材料を充填した後、このスルーホール10の中央部に貫通孔10aを穿設して該導電材料の一部を取り除くことにより、残存する導電材料によって所定の厚みの未分割なキャスタレーション導体5を形成できる。
特開2003−179176号公報(第3−5頁、図3)
前述したように大判基板6から多数個取りされる配線基板1のキャスタレーション導体5は、分割ライン7,8と重なり合うスルーホール10の内壁に形成されたものなので、大判基板6を分割する前にメッキ処理を施してキャスタレーション導体5にメッキ層を被着させたとしても、分割ライン7や分割ライン8に合致するキャスタレーション導体5の端面(分割面)はメッキ層の存しない無メッキ領域になってしまう。そして、キャスタレーション導体5の該端面が無メッキのまま配線基板1が母基板上に実装されると、キャスタレーション導体5中の銀成分が該端面で半田喰われを起こしてしまうので、信頼性は著しく低下する。
そこで、キャスタレーション導体5中の銀成分の半田喰われを防止するためには大判基板6を分割して得た個片(配線基板1)にメッキ処理を施す必要があるが、このようにすると、大判基板6の状態で行うメッキ処理と比べて作業効率が低下するのみならず、電子回路素子を搭載して導通検査等を行うというメッキ処理後の工程も大判基板6の状態では実施できなくなってしまうので、生産性が低下して製造コストの上昇を余儀なくされてしまう。
また、従来の製造方法では、分割ライン7,8とキャスタレーション導体5とが重なり合った状態のまま、ハーフカットやダイシング等の手法で大判基板6の分割作業を行うことになるが、セラミックと金属が混在する部位が分割面となるため分割性に難があり、分割面にバリや欠け、汚れ等が生じやすいという問題があった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第1の目的は、多数個取り用の大判基板の状態でキャスタレーション導体の全表面にメッキ処理を施すことができて分割性も良好な配線基板を提供することにある。また、本発明の第2の目的は、かかる配線基板の製造方法を提供することにある。
上記第1の目的を達成するために、本発明では、上下両面に至る凹溝状の切欠きが側面に設けられたセラミック基板と、前記切欠き内の壁面に設けられてメッキ層が被着されたキャスタレーション導体とを備え、前記セラミック基板が大判基板を分割ラインに沿って分割することにより多数個取りされる配線基板において、前記セラミック基板の前記切欠きが、その幅方向両端部に位置して前記キャスタレーション導体に被覆されない一対の露出壁面と、これら一対の露出壁面の間に位置して前記キャスタレーション導体によって被覆される被覆壁面とを有し、この被覆壁面に設けられた前記キャスタレーション導体が前記露出壁面を介して前記側面と離隔しているという構成にした。
このように構成された配線基板は、セラミック基板の側面の切欠きの内壁に設けられたキャスタレーション導体が該切欠きの露出壁面を介して該側面と離隔させてあるため、多数個取り用の大判基板の状態で、分割ラインと重なり合わずに露出するキャスタレーション導体の全表面にメッキ層を被着させることができる。それゆえ、キャスタレーション導体に施すメッキ処理工程の作業効率が向上すると共に、電子回路素子を搭載して導通検査等を行うというメッキ処理後の工程も大判基板の状態で実施できるようになり、信頼性を損なうことなく生産性を大幅に高めることが可能となる。また、大判基板の分割ラインとキャスタレーション導体とが重なり合わないことから分割性が良好となり、よって分割面にバリや欠け、汚れ等が生じにくくなる。
上記構成の配線基板において、セラミック基板は単層であってもよいが、セラミック基板が多層基板であれば、一般的な配線基板に適用できるため好ましい。
また、上記第2の目的を達成するために、本発明による配線基板の製造方法では、多数個取り用のグリーンシートの分割ライン近傍を含む所定位置にキャスタレーション導体用のスルーホールを多数穿設して、これらスルーホールに導電材料を充填する導電材料充填工程と、この導電材料充填工程後に、前記分割ラインを横断して前記スルーホールと部分的に重なり合う貫通孔を前記グリーンシートに穿設することによって、前記スルーホール内の周縁部で前記貫通孔と重なり合わない凹所に充填されている前記導電材料を前記分割ラインから離隔して存するキャスタレーション導体となすと共に、該スルーホール内の他所に充填されている前記導電材料を切除するキャスタレーション導体形成工程と、このキャスタレーション導体形成工程後に前記グリーンシートを焼成して多数個取り用の大判基板を得る焼成工程と、この焼成工程後に前記キャスタレーション導体の表面にメッキ層を被着させるメッキ工程と、このメッキ工程後に前記大判基板を前記分割ラインに沿って個片に分割する分割工程とを含み、前記分割工程によって前記キャスタレーション導体を有する配線基板が多数個取りされるようにした。
このような配線基板の製造方法では、キャスタレーション導体用のスルーホールに導電材料を充填させた後に、分割ラインを横断して該スルーホールと部分的に重なり合う貫通孔をグリーンシートに穿設することによって、該スルーホール内の周縁部で分割ラインから離隔した凹所に該貫通孔を臨む導電材料を残存させて、該導電材料をキャスタレーション導体となすことができる。そのため、多数個取り用の大判基板を個片に分割する前に、各配線基板のキャスタレーション導体の全表面にメッキ層を被着させることができて、キャスタレーション導体に施すメッキ処理工程の作業効率が向上すると共に、電子回路素子を搭載して導通検査等を行うというメッキ処理後の工程も大判基板の状態で実施できるようになり、信頼性を損なうことなく生産性を大幅に高めることが可能となる。また、大判基板の分割ラインとキャスタレーション導体とが重なり合わないことから分割性が良好となり、よって分割面にバリや欠け、汚れ等が生じにくくなる。
上記の製造方法において、キャスタレーション導体形成工程後にグリーンシートを複数枚積層して加熱圧着する積層体形成工程を行い、この積層体形成工程後に焼成工程を行うことにより大判基板を多層基板となしておけば、一般的な配線基板の製造に適用できるため好ましい。
本発明の配線基板は、セラミック基板の側面の切欠きの内壁に設けられたキャスタレーション導体が該切欠きの露出壁面を介して該側面と離隔させてあるため、多数個取り用の大判基板の状態で、分割ラインと重なり合わずに露出するキャスタレーション導体の全表面にメッキ層を被着させることができる。それゆえ、キャスタレーション導体に施すメッキ処理工程の作業効率が向上すると共に、電子回路素子を搭載して導通検査等を行うというメッキ処理後の工程も大判基板の状態で実施できるようになり、信頼性を損なうことなく生産性を大幅に高めることが可能となる。また、大判基板の分割ラインとキャスタレーション導体とが重なり合わないことから分割性が良好となり、よって分割面にバリや欠け、汚れ等が生じにくくなる。
また、本発明による配線基板の製造方法は、キャスタレーション導体用のスルーホールに導電材料を充填させた後に、分割ラインを横断して該スルーホールと部分的に重なり合う貫通孔をグリーンシートに穿設することによって、該スルーホール内の周縁部で分割ラインから離隔した凹所に該貫通孔を臨む導電材料を残存させて、該導電材料をキャスタレーション導体となすことができる。そのため、多数個取り用の大判基板を個片に分割する前に、各配線基板のキャスタレーション導体の全表面にメッキ層を被着させることができて、キャスタレーション導体に施すメッキ処理工程の作業効率が向上すると共に、電子回路素子を搭載して導通検査等を行うというメッキ処理後の工程も大判基板の状態で実施できるようになり、信頼性を損なうことなく生産性を大幅に高めることが可能となる。また、大判基板の分割ラインとキャスタレーション導体とが重なり合わないことから分割性が良好となり、よって分割面にバリや欠け、汚れ等が生じにくくなる。
発明の実施の形態を図面を参照して説明すると、図1は本発明の実施形態例に係る配線基板のキャスタレーション導体を示す斜視図、図2は該キャスタレーション導体の断面図、図3〜図5は該配線基板の製造工程図である。
図1および図2に示す配線基板11は、図示せぬ電子回路素子が上面に搭載される多層構造のセラミック基板12と、このセラミック基板12の内層や外層に設けられた図示せぬ配線パターンと、セラミック基板12の側面の切欠き13,14の内壁に設けられた銀等の良導電性材料からなるキャスタレーション導体15とを備えている。各切欠き13,14の内壁のうち、幅方向両端部はそれぞれキャスタレーション導体15に被覆されない露出壁面13a,14aとなっている。また、キャスタレーション導体15に被覆されている各切欠き13,14の被覆壁面13b,14bは、それぞれ露出壁面13a,14aよりも深い溝状に形成されている。この配線基板11の配線パターンは適宜個所でキャスタレーション導体15と接続されており、この配線パターンと電子回路素子とがワイヤボンディング等によって接続されるようになっている。また、キャスタレーション導体15は、この配線基板11が実装される図示せぬ母基板の半田ランド上で半田付けされるため、配線基板11上の電子回路素子がキャスタレーション導体15を介して外部回路と電気的に接続されることとなる。なお、半田濡れ性の向上や銀の半田喰われ防止を図るために、キャスタレーション導体15の全表面にはニッケルや金等からなるメッキ層16が被着させてある。
キャスタレーション導体15の構造について詳しく説明すると、セラミック基板12の側面には、後述するスルーホール23を2分割してなる切欠き13と、後述するスルーホール24を4分割してなる切欠き14とが、それぞれ複数個所に設けられている。各切欠き13,14内において、被覆壁面13b,14bが形成されている最奥部にはそれぞれキャスタレーション導体15が設けられている。切欠き13,14はいずれもセラミック基板12の上下両面に至る凹溝状に形成されており、切欠き13内で被覆壁面13bを被覆するキャスタレーション導体15が一対の露出壁面13a,13aの間に露出して、該キャスタレーション導体15の表面と両露出壁面13aとによってほぼ半円筒面が形成されている。同様に、切欠き14内で被覆壁面14bを被覆するキャスタレーション導体15が一対の露出壁面14a,14aの間に露出して、該キャスタレーション導体15の表面と両露出壁面14aとによってほぼ4分割円筒面が形成されている。したがって、切欠き13内のキャスタレーション導体15は露出壁面13aを介してセラミック基板12の側面と離隔しており、切欠き14内のキャスタレーション導体15は露出壁面14aを介してセラミック基板12の側面と離隔している。
後述するように、配線基板11は大判基板28(図5参照)を分割ライン21,22に沿って分割することにより多数個取りされるため、大判基板28の分割面が配線基板11の側面となる。そして、この配線基板11の側面と切欠き13,14内のキャスタレーション導体15とが露出壁面13aや露出壁面14aを介して離隔させてあるため、大判基板28の状態で各配線基板11のキャスタレーション導体15を予め分割ライン21,22から離隔させておくことができる。つまり、この配線基板11は製造過程でキャスタレーション導体15を分割面と重なり合わない位置に形成して露出させておくことができるため、多数個取りされる前の大判基板28の状態で各配線基板11のキャスタレーション導体15の全表面にメッキ層16を被着させることが可能である。
配線基板11の製造方法について詳しく説明すると、まず、図3(a)に示すように、多数個取り用のグリーンシート20の縦横の分割ライン21,22と重なり合う所定位置に、パンチングマシン等によってキャスタレーション導体15用のスルーホール23,24を多数穿設する。このとき、分割ライン21のみ、または分割ライン22のみと重なり合うスルーホール23は、2個の丸孔を連ねることによって平面視形状が8の字のような孔となす。他方、分割ライン21,22の交差部と重なり合うスルーホール24は、4個の丸孔を連ねることによって平面視形状が四つ葉クローバのような孔となす。また、これらスルーホール23,24を穿設する際に、図示せぬ配線パターン用のスルーホールも穿設しておく。
次に、図3(b)に示すように、スルーホール23,24や配線パターン用スルーホールに銀ペースト25を充填する。しかる後、図3(c)やそのA部拡大図である図4に示すように、分割ライン21または分割ライン22を横断してスルーホール23と部分的に重なり合う丸孔形状の貫通孔26と、分割ライン21および分割ライン22を横断してスルーホール24と部分的に重なり合う丸孔形状の貫通孔27とを、グリーンシート20に穿設する。こうして貫通孔26を設けることによって、スルーホール23内の銀ペースト25のうち、貫通孔26と重なり合わず分割ライン21,22からは離隔している平面視三日月形の凹所23aに充填されている銀ペースト25だけが残存してキャスタレーション導体15となり、該スルーホール23内の他所に充填されている銀ペースト25は、該他所と近傍の分割ラインとの間に存するグリーンシート20の壁部と共に切除される。つまり、スルーホール23内の銀ペースト25を貫通孔26で打ち抜くことによって相対向する2箇所にキャスタレーション導体15が形成され、各キャスタレーション導体15と近傍の分割ラインとの間に形成される貫通孔26の内壁が前記露出壁面13aとなる。また、残存するスルーホール23の内壁は前記被覆壁面13bとなるため、貫通孔26およびスルーホール23によって、2箇所の前記切欠き13を向き合わせて連通させた形状の孔が形成されることになる。
同様に、貫通孔27を設けることによって、スルーホール24内の銀ペースト25のうち、貫通孔27と重なり合わず分割ライン21,22からは離隔している平面視三日月形の凹所24aに充填されている銀ペースト25だけが残存してキャスタレーション導体15となり、該スルーホール24内の他所に充填されている銀ペースト25は、該他所と近傍の分割ラインとの間に存するグリーンシート20の壁部と共に切除される。つまり、スルーホール24内の銀ペースト25を貫通孔27で打ち抜くことによって等間隔な4箇所にキャスタレーション導体15が形成され、各キャスタレーション導体15と近傍の分割ラインとの間に形成される貫通孔27の内壁が前記露出壁面14aとなる。また、残存するスルーホール24の内壁は前記被覆壁面14bとなるため、貫通孔27およびスルーホール24によって、4箇所の前記切欠き14を向き合わせて連通させた形状の孔が形成されることになる。
この後、グリーンシート20に前記配線パターン等を印刷し、次いで、所定枚数のグリーンシート20を図示せぬ積層治具に積層して、これを真空パック状態で図示せぬ静水圧プレス装置に入れて加熱圧着することにより積層体となす。そして、この積層体を焼成することにより、図5に示すような多数個取り用の大判基板28を得る。この大判基板28は、縦横の分割ライン21,22によって区画されている小領域29が各配線基板11に対応している。
次に、大判基板28の表面に露出する導体部分にニッケルメッキや金メッキを施し、各キャスタレーション導体5にメッキ層16を被着させる。このとき、各小領域29のキャスタレーション導体15は、分割ライン21,22とは重なり合わず貫通孔26や貫通孔27に露出しているため、大判基板28の状態で各キャスタレーション導体15の全表面にメッキ層16を被着させることができる。しかる後、この大判基板28を分割ライン21,22に沿って分割することにより、図1および図2に示すような配線基板11が多数個取りできる。なお、この分割工程で、分割ライン21,22に沿う大判基板28の分割面は各配線基板11の側面となる。また、貫通孔26が二分割されて各配線基板11の切欠き13が形成されると共に、貫通孔27が四分割されて各配線基板11の切欠き14が形成される。
このように本実施形態例にあっては、配線基板11の製造過程で、キャスタレーション導体15用のスルーホール23,24に銀ペースト(導電材料)25を充填させた後に、分割ライン21,22を横断してスルーホール23,24と部分的に重なり合う貫通孔26,27をグリーンシート20に穿設することによって、各スルーホール23,24内の凹所23a,24aにキャスタレーション導体15が形成できるようになっている。そして、これらキャスタレーション導体15は分割ライン21,22から離隔して貫通孔26や貫通孔27に露出しているため、多数個取り用の大判基板28を個片に分割する前に、各配線基板11のキャスタレーション導体15の全表面にメッキ層16を被着させることができる。それゆえ、キャスタレーション導体15に施すメッキ処理工程の作業効率が向上すると共に、電子回路素子を搭載して導通検査等を行うというメッキ処理後の工程も大判基板28の状態で実施することができる。したがって、キャスタレーション導体15中の銀成分の半田喰われを防止して信頼性を確保しつつ、生産性を大幅に高めることができる。しかも、分割ライン21,22とキャスタレーション導体15とが重なり合わないので、大判基板28の分割性は良好であり、それゆえ分割面にバリや欠け、汚れ等が生じにくくなって良品率の向上が期待できる。
また、本実施形態例では、キャスタレーション導体15を形成するために行う貫通孔26,27の打ち抜き工程で、スルーホール23,24内の凹所23a,24a以外の部分に存する銀ペースト(導電材料)25を隣接するグリーンシート20の壁部と一括して切除するため、不所望箇所に銀ペースト25が残存する虞がない。しかも、スルーホール23,24や貫通孔26,27は通常のパンチングマシン等で正確に穿設することができる。それゆえ、所望のキャスタレーション導体15を形成することが容易で、高信頼性が確保しやすい。
なお、スルーホール23,24や貫通孔26,27の形状は適宜選択可能であり、要は、キャスタレーション導体用のスルーホールのうち貫通孔と重なり合わない部分に充填されている導電材料によって、大判基板の分割ラインから離隔して該貫通孔に露出するキャスタレーション導体が形成されるような形状に設定されていればよい。
また、上記実施形態例では、セラミック基板12が多層基板である配線基板11とその製造方法について説明したが、セラミック基板が単層の配線基板であっても本発明を適用できることは言うまでもない。
本発明の実施形態例に係る配線基板のキャスタレーション導体を示す斜視図である。 該キャスタレーション導体の断面図である。 該配線基板の製造工程図である。 図3のA部拡大図である。 該配線基板の製造工程図である。 従来の配線基板のキャスタレーション導体を示す斜視図である。 図6に示す従来の配線基板の製造過程を示す説明図である。
符号の説明
11 配線基板
12 セラミック基板
13,14 切欠き
13a,14a 露出壁面
13b,14b 被覆壁面
15 キャスタレーション導体
16 メッキ層
20 グリーンシート
21,22 分割ライン
23,24 スルーホール
23a,24a 凹所
25 銀ペースト(導電材料)
26,27 貫通孔
28 大判基板

Claims (4)

  1. 上下両面に至る凹溝状の切欠きが側面に設けられたセラミック基板と、前記切欠き内の壁面に設けられてメッキ層が被着されたキャスタレーション導体とを備え、前記セラミック基板が大判基板を分割ラインに沿って分割することにより多数個取りされる配線基板において、
    前記セラミック基板の前記切欠きが、その幅方向両端部に位置して前記キャスタレーション導体に被覆されない一対の露出壁面と、これら一対の露出壁面の間に位置して前記キャスタレーション導体によって被覆される被覆壁面とを有し、この被覆壁面に設けられた前記キャスタレーション導体が前記露出壁面を介して前記側面と離隔していることを特徴とする配線基板。
  2. 請求項1の記載において、前記セラミック基板が多層基板であることを特徴とする配線基板。
  3. 多数個取り用のグリーンシートの分割ライン近傍を含む所定位置にキャスタレーション導体用のスルーホールを多数穿設して、これらスルーホールに導電材料を充填する導電材料充填工程と、
    この導電材料充填工程後に、前記分割ラインを横断して前記スルーホールと部分的に重なり合う貫通孔を前記グリーンシートに穿設することによって、前記スルーホール内の周縁部で前記貫通孔と重なり合わない凹所に充填されている前記導電材料を前記分割ラインから離隔して存するキャスタレーション導体となすと共に、該スルーホール内の他所に充填されている前記導電材料を切除するキャスタレーション導体形成工程と、
    このキャスタレーション導体形成工程後に前記グリーンシートを焼成して多数個取り用の大判基板を得る焼成工程と、
    この焼成工程後に前記キャスタレーション導体の表面にメッキ層を被着させるメッキ工程と、
    このメッキ工程後に前記大判基板を前記分割ラインに沿って個片に分割する分割工程とを含み、
    前記分割工程によって前記キャスタレーション導体を有する配線基板が多数個取りされるようにしたことを特徴とする配線基板の製造方法。
  4. 請求項3の記載において、前記キャスタレーション導体形成工程後に前記グリーンシートを複数枚積層して加熱圧着する積層体形成工程を行い、この積層体形成工程後に前記焼成工程を行うことにより前記大判基板を多層基板となしたことを特徴とする配線基板の製造方法。
JP2006339987A 2006-12-18 2006-12-18 配線基板およびその製造方法 Pending JP2008153441A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006339987A JP2008153441A (ja) 2006-12-18 2006-12-18 配線基板およびその製造方法
PCT/JP2007/074325 WO2008075686A1 (ja) 2006-12-18 2007-12-18 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006339987A JP2008153441A (ja) 2006-12-18 2006-12-18 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008153441A true JP2008153441A (ja) 2008-07-03

Family

ID=39536315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006339987A Pending JP2008153441A (ja) 2006-12-18 2006-12-18 配線基板およびその製造方法

Country Status (2)

Country Link
JP (1) JP2008153441A (ja)
WO (1) WO2008075686A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012080050A (ja) * 2010-10-04 2012-04-19 Yamaichi Electronics Co Ltd フレキシブル配線板の製造方法
JP2013247168A (ja) * 2012-05-24 2013-12-09 Mitsubishi Electric Corp 電源装置
JP2014045012A (ja) * 2012-08-24 2014-03-13 Kyocera Corp 多数個取り配線基板
JP2015106636A (ja) * 2013-11-29 2015-06-08 京セラ株式会社 配線基板および電子装置
JP2016021476A (ja) * 2014-07-14 2016-02-04 京セラ株式会社 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法
WO2016129705A1 (ja) * 2015-02-13 2016-08-18 パイクリスタル株式会社 積層回路基板の形成方法及びこれにより形成された積層回路基板
US11985768B2 (en) 2015-02-13 2024-05-14 Pi-Crystal Incorporation Laminated circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196240A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層回路基板
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2005093846A (ja) * 2003-09-19 2005-04-07 Murata Mfg Co Ltd 多層セラミック基板の製造方法および多層セラミック基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196240A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層回路基板
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2005093846A (ja) * 2003-09-19 2005-04-07 Murata Mfg Co Ltd 多層セラミック基板の製造方法および多層セラミック基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012080050A (ja) * 2010-10-04 2012-04-19 Yamaichi Electronics Co Ltd フレキシブル配線板の製造方法
JP2013247168A (ja) * 2012-05-24 2013-12-09 Mitsubishi Electric Corp 電源装置
JP2014045012A (ja) * 2012-08-24 2014-03-13 Kyocera Corp 多数個取り配線基板
JP2015106636A (ja) * 2013-11-29 2015-06-08 京セラ株式会社 配線基板および電子装置
JP2016021476A (ja) * 2014-07-14 2016-02-04 京セラ株式会社 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法
WO2016129705A1 (ja) * 2015-02-13 2016-08-18 パイクリスタル株式会社 積層回路基板の形成方法及びこれにより形成された積層回路基板
JPWO2016129705A1 (ja) * 2015-02-13 2018-01-11 パイクリスタル株式会社 積層回路基板の形成方法及びこれにより形成された積層回路基板
EP3258752A4 (en) * 2015-02-13 2018-10-17 Pi-Crystal Incorporation Method for forming laminated circuit board, and laminated circuit board formed using same
US11122693B2 (en) 2015-02-13 2021-09-14 Pi-Crystal Incorporation Method for forming laminated circuit board
US11985768B2 (en) 2015-02-13 2024-05-14 Pi-Crystal Incorporation Laminated circuit board

Also Published As

Publication number Publication date
WO2008075686A1 (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
JP4703342B2 (ja) 配線基板の製造方法
JP4614278B2 (ja) 電子回路ユニット、及びその製造方法
JP5763962B2 (ja) セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法
JP2008153441A (ja) 配線基板およびその製造方法
WO2006112337A1 (ja) 半導体装置および半導体装置の製造方法
JP2009170561A (ja) 配線基板およびその製造方法
JP2007234749A (ja) チップ状固体電解コンデンサの製造方法
JP5295807B2 (ja) 配線基板多数個取り用の母基板
JP2010073961A (ja) 積層型電子部品及びその製造方法
JP5738109B2 (ja) 多数個取り配線基板
JP2012089818A (ja) 積層型セラミック電子部品の製造方法
JP2008187198A (ja) 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法
JP2005197648A (ja) 電解めっきを利用した配線基板の製造方法
JPH1126913A (ja) 配線基板の製造方法
JP2009194000A (ja) 多数個取り配線基板
JP4723275B2 (ja) 半導体装置および半導体装置の製造方法
JP2010283074A (ja) 基板の製造方法、基板およびセラミック基板
JP4341576B2 (ja) セラミック電子部品およびその製造方法
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP6758105B2 (ja) 多数個取り配線基板
JP2005340538A (ja) 多数個取り配線基板
JP2006128299A (ja) 多数個取り配線基板および電子装置
KR20020065261A (ko) 세라믹 적층 부품 및 그 제조 방법
JP2006041310A (ja) 多数個取り配線基板
JP2001007453A (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A02 Decision of refusal

Effective date: 20120124

Free format text: JAPANESE INTERMEDIATE CODE: A02