JP4723275B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4723275B2
JP4723275B2 JP2005118564A JP2005118564A JP4723275B2 JP 4723275 B2 JP4723275 B2 JP 4723275B2 JP 2005118564 A JP2005118564 A JP 2005118564A JP 2005118564 A JP2005118564 A JP 2005118564A JP 4723275 B2 JP4723275 B2 JP 4723275B2
Authority
JP
Japan
Prior art keywords
metal layer
support substrate
substrate
original substrate
cutting line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005118564A
Other languages
English (en)
Other versions
JP2006302956A (ja
Inventor
泰正 糟谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005118564A priority Critical patent/JP4723275B2/ja
Priority to PCT/JP2006/307777 priority patent/WO2006112337A1/ja
Priority to CN2006800121029A priority patent/CN101160657B/zh
Priority to US11/918,211 priority patent/US20090289342A1/en
Priority to KR1020077023205A priority patent/KR20080003802A/ko
Priority to TW095113539A priority patent/TW200707666A/zh
Publication of JP2006302956A publication Critical patent/JP2006302956A/ja
Application granted granted Critical
Publication of JP4723275B2 publication Critical patent/JP4723275B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

この発明は、半導体チップおよびこの半導体チップを支持する支持基板を備える半導体装置およびこのような半導体装置の製造方法に関する。
従来から、半導体チップおよびこの半導体チップを一方面上に支持する支持基板を備え、その支持基板の他方面を実装基板(配線基板)の表面に対向させて、実装基板に実装される半導体装置が知られている。
支持基板は、その半導体チップが接合される一方面に、半導体チップと電気接続される内部端子が形成され、その一方面と反対側の他方面に、実装基板上のランド(電極)との電気接続のための外部端子が形成されている。また、支持基板の端面には、溝が形成されており、内部端子と外部端子とは、その溝の内面に沿って形成された接続配線によって電気的に接続されている。
このような支持基板は、内部端子、外部端子および接続配線などがパターン形成された絶縁性を有する元基板を、格子状に設定された切断ライン(ダイシングライン)に沿って、ダイシングブレードなどの切断工具で切断することにより得られる。より具体的には、元基板の状態において、内部端子は、元基板の一方面上において、切断ラインに跨って形成されている。また、外部端子は、元基板の他方面上において、内部端子と対向する位置に形成されている。さらに、内部端子、元基板および外部端子を貫通するスルーホールが切断ラインを跨いで形成されており、そのスルーホールの内面には、金属めっき層が被着されている。そのため、元基板が切断ラインに沿って切断されると、内部端子および外部端子が切断ラインの両側の支持基板に分断されるとともに、スルーホールが切断ラインの両側の支持基板の端面の溝に分割されて、その溝の内面に被着した接続配線によって内部端子と外部端子とを接続された構成の支持基板が得られる。半導体チップは、たとえば、元基板が支持基板に切り分けられる前に、切断ラインに囲まれた接合領域に接合される。
特許第3214619号公報
ところが、金属からなる外部端子は、延性を有するため、切断工具により切断される際に、元基板の一方面側から他方面側に抜けるように入れられる切断工具に引きづられて延び、いわゆる金属ばりを生じることがある。このような外部端子の金属ばりは、別の外部端子との間での電気的短絡を生じたり、その金属ばりが実装基板の表面に当接して、半導体装置を実装基板から浮き上がらせることによって、外部端子と実装基板の表面上のランドとの接続不良を生じたりするおそれがある。
そこで、この発明の目的は、外部端子の金属ばりを有しない半導体装置およびそのような半導体装置の製造方法を提供することである。
上記の目的を達成するための請求項1記載の発明は、半導体装置において、半導体チップと、前記半導体チップを一方面上に支持する支持基板と、前記支持基板の前記一方面に設けられ、前記支持基板の端縁まで延びて前記半導体チップと電気接続される内部端子と、前記支持基板の前記一方面と反対側の他方面に設けられ、前記支持基板の端縁に対して所定幅の間隔を空けた位置から内方に向けて延びる外部端子と、前記支持基板の前記一方面および前記他方面間を貫通して設けられ、前記内部端子と前記外部端子とを接続する接続配線とを含むことを特徴としている。
この構成によれば、外部端子は、支持基板の他方面において、その支持基板の端縁に対して所定幅の間隔を空けた位置から内方に向けて延びる。すなわち、支持基板の他方面において、支持基板の端縁に沿った所定幅の領域には、外部端子が存在していない。そのため、元基板が切断ラインに沿って切断されることによって支持基板に切り分けられる場合に、切断工具が元基板の一方面(支持基板の一方面と同一面)から他方面に抜けるように移動されても、外部端子を構成する金属が切断工具に引きづられて延びるといったことがなく、外部端子に金属ばりを生じるおそれがない。よって、この半導体装置は、外部端子に金属ばりを有しておらず、外部端子間での電気的短絡を生じたり、実装基板に実装されたときに、外部端子と実装基板上のランドとの接続不良(実装不良)を生じたりするおそれがない。
また、請求項2記載の発明は、請求項1記載の半導体装置において、前記支持基板の端面には、前記一方面および前記他方面間にわたって、当該端面において開放される溝が形成されており、前記接続配線は、前記溝の内面に沿って形成されていることを特徴としている。
このような構成を有する半導体装置は、たとえば、請求項4に記載されている製造方法により製造することができる。
請求項4記載の発明は、半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、前記他方側金属層の表面、前記連続貫通孔の内面および前記一方側金属層の前記連続貫通孔に臨む部分に金属めっき層を被着させるめっき工程と、前記めっき工程後、前記切断ライン上から、前記元基板の前記他方面上の前記他方側金属層および前記金属めっき層を除去する金属除去工程と、前記金属除去工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴としている。
この方法によれば、元基板が支持基板の個片に切り分けられる前に、切断ライン上の他方側金属層ならびにこの他方側金属層上の金属めっき層が除去される。
元基板が切断ラインに沿って切断されると、切断ラインに跨る一方側金属層が2つに分断され、その分断後の各部分が切断ラインの両側の支持基板の内部端子となる。また、切断ラインに沿った切断によって、連続貫通孔の内面および一方側金属層の連続貫通孔に被着した金属めっき層が2つに分断され、その分断後の各部分が、切断ラインの両側の支持基板の内部端子に接続される接続配線となる。さらに、各支持基板において、他方側金属層およびこの他方側金属層の表面に被着した金属めっき層が外部端子となる。
切断工具による元基板の切断時には、切断ライン上に外部端子を構成する金属が存在していないので、その外部端子を構成する金属が切断工具に引きづられて延びるといったことがなく、外部端子に金属ばりを生じるおそれがない。よって、この製造方法によって製造される半導体装置は、外部端子に金属ばりを有しておらず、外部端子間での電気的短絡を生じたり、実装基板に実装されたときに、外部端子と実装基板上のランドとの接続不良(実装不良)を生じたりするおそれがない。
また、請求項3記載の発明は、請求項1記載の半導体装置において、前記支持基板には、前記他方面から前記一方面に向けて凹み、前記支持基板の端面において開放される凹部と、前記一方面および前記他方面間を貫通し、前記凹部と連通する貫通孔とが形成されており、前記接続配線は、前記貫通孔の内面に沿って形成されていることを特徴としている。
このような構成を有する半導体装置は、たとえば、請求項5に記載されている製造方法により製造することができる。
請求項5記載の発明は、半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、前記切断ラインに対して互いに対称をなす2つの位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、前記他方側金属層の表面、各前記連続貫通孔の内面および前記一方側金属層の前記連続貫通孔に臨む部分に金属めっき層を被着させるめっき工程と、前記めっき工程後、2つの前記連続貫通孔の間であって、前記切断ラインに沿う方向において前記他方側金属層の幅以上の幅を有する領域に、前記元基板の前記他方面側から前記一方面側へ凹み、2つの前記連続貫通孔を連通する凹部を形成する凹部形成工程と、前記凹部形成工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴としている。
この方法によれば、元基板が支持基板の個片に切り分けられる前に、下側金属層および元基板を連続して貫通する連続貫通孔が、切断ラインに対して互いに対称をなす2つの位置に形成され、さらに、めっき工程後に、それら2つの連続貫通孔の間の切断ライン上の領域に凹部が形成される。
元基板が切断ラインに沿って切断されると、切断ラインに跨る一方側金属層が2つに分断され、その分断後の各部分が切断ラインの両側の支持基板の内部端子となる。また、切断ラインに沿った切断によって、2つの連続貫通孔を連通する凹部が2つに分割され、その分割後の各部分が切断ラインの両側の支持基板の凹部となり、2つの連続貫通孔は、各支持基板において凹部と連通する貫通孔となる。貫通孔(連続貫通孔)の内面および一方側金属層の貫通孔に臨む部分に被着した金属めっき層は、内部端子に接続される接続配線となる。さらに、各支持基板において、他方側金属層およびこの他方側金属層の表面に被着した金属めっき層が外部端子となる。
切断工具による元基板の切断時には、切断ライン上に外部端子および接続配線のいずれを構成する金属も存在していないので、外部端子および接続配線を構成する金属が切断工具に引きづられて延びるといったことがなく、金属ばりを生じるおそれがない。よって、この製造方法によって製造される半導体装置は、外部端子に金属ばりを有していないだけでなく、接続配線にも金属ばりを生じておらず、外部端子間での電気的短絡および外部端子と実装基板上のランドとの接続不良(実装不良)の発生をより確実に防止することができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る半導体装置の構成を図解的に示す斜視図である。この半導体装置は、支持基板1と、支持基板1の一方面(図1における上面。以下「上面」という。)1A上に支持される半導体チップ2と、支持基板1の上面1Aおよび半導体チップ2を封止する封止樹脂3とを備えている。
支持基板1は、絶縁性を有する樹脂(たとえば、ガラスエポキシ樹脂)からなり、矩形板状をなしている。
支持基板1の上面1Aには、その一方側および他方側の各端部に、複数(この実施形態では、3個)の内部端子4が各側端縁に沿う方向に所定間隔を空けて配置されている。各内部端子4は、たとえば、銅からなり、支持基板1の上面1Aの端縁から内方に向けて延びる矩形薄板状に形成されている。
また、支持基板1の上面1Aには、それぞれ内部端子4が形成された両端部間の中央部に、たとえば、銅からなる平面視矩形状のダイパッド5が形成されている。このダイパッド5は、各端部における複数の内部端子4の配列方向に沿う方向において、支持基板1とほぼ同じ幅(寸法)を有し、その配列方向と直交する方向において、半導体チップ2とほぼ同じ幅を有している。
一方、支持基板1の上面1Aと反対側の他方面(図1における下面。以下「下面」という。)1Bには、支持基板1の厚さ方向(上面1Aおよび下面1Bに直交する方向)において各内部端子4と対向する位置およびダイパッド5に対向する複数の位置に、それぞれ外部端子6が形成されている。各外部端子6は、支持基板1の下面1Bの各端縁に対して所定幅W(図4参照)の間隔を空けた位置から内方に向けて延びる矩形薄板状に形成されている。
支持基板1の4つの端面1Cには、各外部端子6とこれに対向する内部端子4またはダイパッド5との間に、それぞれ断面半円形状の溝7が、支持基板1の上面1Aおよび下面1B間にわたって形成されている。
各溝7の内面には、金属薄層からなる接続配線8が形成されている。各接続配線8は、支持基板1の上面1A側の端部(上端部)が内部端子4またはダイパッド5に接続されている。また、各接続配線8は、図2に示すように、下面1B側の端部(下端部)が溝7の最深部において外部端子6に接続されている。これにより、内部端子4とこれに対向する外部端子6とが接続配線8を介して電気的に接続され、ダイパッド5とこれに対向する外部端子6とが接続配線8を介して電気的に接続されている。
半導体チップ2は、図1に示すように、その機能素子が形成されている側の表面(デバイス形成面)を上方に向けた状態で、ダイパッド5上にダイボンディングされている。半導体チップ2の表面には、複数(この実施形態では、6個)のパッド9が形成されている。各パッド9は、ボンディングワイヤ10によって内部端子4に電気接続(ワイヤボンディング)されている。
そして、この半導体装置は、支持基板1の下面1Bを図示しない実装基板(配線基板)に対向させて、その実装基板上のランド(電極)に外部端子6を接合させることにより、実装基板に対する実装が達成される。
図3A〜図3Fは、この半導体装置の製造方法を説明するための図である。この半導体装置は、たとえば、支持基板1に切り分けられる前のより大きな元基板11の状態において、その元基板11の一方面(上面)11A上に半導体チップ2を接合した後、各半導体チップ2の周囲を取り囲む格子状に設定された切断ライン(ダイシングライン)Lに沿って、ダイシングブレードなどの切断工具12で元基板11を切断することにより得られる。
たとえば、元基板11の上面11Aおよびその反対側の他方面(下面)11Bには、当初、それぞれ全面に金属層(たとえば、銅層)が形成されている。そして、各金属層をパターニングすることによって、元基板11の上面11Aには、複数の上側金属層13が切断ラインLに跨って形成され、下面11Bには、各上側金属層13と元基板11の厚さ方向(上面11Aおよび下面11Bと直交する方向)に対向する位置に、それぞれ下側金属層14が切断ラインLに跨って形成される。
その後、図3Aおよび図3Bに示すように、各下側金属層14および元基板11を連続して貫通する断面楕円形状の連続貫通孔15が切断ラインLに跨る位置に形成される。この連続貫通孔15は、たとえば、元基板11の下面11B側からのレーザ加工またはエッチング加工によって形成することができる。
つづいて、元基板11の下面11B側からの銅めっきによって、図3Cに示すように、下側金属層14の表面(下面)、連続貫通孔15の内面および上側金属層13の連続貫通孔15に臨む部分に、銅めっき層16が形成(被着)される。
さらに、銅めっき後に、元基板11の下面11B側からのニッケルめっきおよび金めっきが連続して行われることによって、図3Dに示すように、銅めっき層16の表面に、ニッケルめっき層および金めっき層が積層されてなるニッケル/金めっき層17が形成(被着)される。
その後、切断ラインL上であって、その切断ラインLと直交する方向において連続貫通孔15とほぼ同じ幅を有する領域(図3Eにハッチングを付して示す領域)から、下側金属層14ならびにこの下側金属層14上の銅めっき層16およびニッケル/金めっき層17が除去される。この下側金属層14、銅めっき層16およびニッケル/金めっき層17の除去は、たとえば、元基板11の下面11B側からのレーザ加工またはエッチング加工によって形成することができる。
そして、元基板11の上面11Aの各ダイパッド5上に半導体チップ2が接合され、各半導体チップ2のパッド9がボンディングワイヤ10によって内部端子4に電気接続された後、図3Fに示すように、切断工具12が元基板11の上面11A側から下面11B側に抜けるように入れられて、元基板11が切断ラインLに沿って切断されて、元基板11が支持基板1の個片に切り分けられる。
この切断によって、図4に示すように、切断ラインLに跨る上側金属層13が2つに分断され、その分断後の各部分が切断ラインLの両側の支持基板1の内部端子4となる。また、切断ラインLに沿った切断によって、切断ラインLに跨る連続貫通孔15は、その切断ラインLの両側の支持基板1の端面1Cの溝7として分割される。そして、連続貫通孔15の内面および上側金属層13の連続貫通孔15に被着した銅めっき層16およびニッケル/金めっき層17が2つに分断され、その分断後の各部分が、切断ラインLの両側の支持基板1の内部端子4に接続される接続配線8となる。なお、この実施形態では、各支持基板1において、下側金属層14およびこの表面に被着した銅めっき層16およびニッケル/金めっき層17が外部端子6を構成している。
以上のように、元基板11が支持基板1の個片に切り分けられる前に、切断ラインL上の下側金属層14ならびにこの下側金属層14上の銅めっき層16およびニッケル/金めっき層17が除去される。これにより、切断工具12による元基板11の切断時には、切断ラインL上に外部端子6を構成する金属が存在していないので、外部端子6を構成する金属が切断工具12に引きづられて延びるといったことがなく、外部端子6に金属ばりを生じるおそれがない。よって、この半導体装置は、外部端子6に金属ばりを有しておらず、別の外部端子6との間での電気的短絡を生じたり、実装基板に実装されたときに、外部端子6と実装基板上のランドとの接続不良(実装不良)を生じたりするおそれがない。
図5は、この発明の他の実施形態に係る半導体装置の端部の断面図である。なお、図5において、図4に示す各部に相当する部分には、図4の場合と同一の参照符号を付している。また、以下では、上述の実施形態と相違する部分のみを説明し、上述の実施形態と同様の部分の説明は省略する。
上述の実施形態では、図4に示すように、支持基板1の端面1Cに溝7が形成され、この溝7の内面に沿って形成された接続配線8によって、支持基板1の上面1Aの内部端子4またはダイパッド5と下面1Bの外部端子6とが接続される構成を取り上げた。これに対し、この実施形態に係る半導体装置では、支持基板1の端部に、支持基板1の下面1Bから上面1Aに向けて凹み、支持基板1の端面1Cにおいて開放される凹部18と、この凹部18に対して支持基板1の内方に形成され、支持基板1の上面1Aおよび下面1B間を貫通し、凹部18と連通する貫通孔19とが形成されている。そして、その貫通孔19の内面に沿って形成された接続配線8によって、支持基板1の上面1Aの内部端子4またはダイパッド5と下面1Bの外部端子6とが接続されている。
図6A〜図6Gは、図5に示す半導体装置の製造方法を説明するための図である。この半導体装置の製造工程においては、まず、元基板11の上面11Aおよび下面11Bに、それぞれ上側金属層13および下側金属層14がパターン形成された後、図6Aおよび図6Bに示すように、各下側金属層14および元基板11を連続して貫通する断面円形状の連続貫通孔20が、切断ラインLに対して互いに対称をなる2つの位置に形成される。この連続貫通孔15は、たとえば、元基板11の下面11B側からのレーザ加工またはエッチング加工によって形成することができる。
つづいて、元基板11の下面11B側からの銅めっきによって、図6Cに示すように、下側金属層14の表面(下面)、各連続貫通孔20の内面および上側金属層13の各連続貫通孔20に臨む部分に、銅めっき層16が形成(被着)される。
その後、図6Dおよび図6Eに示すように、切断ラインLに対して互いに対称な位置に形成された2つの連続貫通孔20の間であって、切断ラインLに沿う方向において下側金属層14の幅以上の幅を有し、かつ、切断ラインLと直交する方向において2つの連続貫通孔20の中心軸線間距離にほぼ等しい幅を有する矩形状領域(図6Dに破線で囲んで示す領域)22に、元基板11の下面11B側から上面11A側へ凹む凹部21が形成される。この凹部21は、切断ラインLに対して互いに対称な位置に形成された2つの連続貫通孔20を連通する。なお、凹部21は、元基板11の下面11B側からのレーザ加工またはエッチング加工によって形成することができる。
凹部21の形成後には、元基板11の下面11B側からのニッケルめっきおよび金めっきが連続して行われることによって、図6Fに示すように、銅めっき層16の表面に、ニッケルめっき層および金めっき層が積層されてなるニッケル/金めっき層17が形成される。このとき、銅めっき層16が形成されていない部分には、ニッケルめっき層および金めっき層が成長しないため、ニッケル/金めっき層17は形成されない。
そして、元基板11の上面11Aの各ダイパッド5上に半導体チップ2が接合され、各半導体チップ2のパッド9がボンディングワイヤ10によって内部端子4に電気接続された後、図6Gに示すように、切断工具12が元基板11の上面11A側から下面11B側に抜けるように入れられて、元基板11が切断ラインLに沿って切断されて、元基板11が支持基板1の個片に切り分けられる。
この切断によって、図5に示すように、切断ラインLに跨る上側金属層13が2つに分断され、その分断後の各部分が切断ラインLの両側の支持基板1の内部端子4となる。また、切断ラインLに沿った切断によって、2つの連続貫通孔20を連通する凹部21が2つに分割され、その分割後の各部分が切断ラインLの両側の支持基板1の凹部18となり、2つの連続貫通孔20は、各支持基板1において凹部18と連通する貫通孔19となる。そして、貫通孔19(連続貫通孔20)の内面および上側金属層13の貫通孔19に臨む部分に被着した銅めっき層16およびニッケル/金めっき層17は、各支持基板1の内部端子4に接続される接続配線8となる。なお、この実施形態においても、各支持基板1において、下側金属層14およびこの表面に被着した銅めっき層16およびニッケル/金めっき層17が外部端子6を構成する。
この実施形態によれば、元基板11が支持基板1の個片に切り分けられる前に、下側金属層14および元基板11を連続して貫通する連続貫通孔20が、切断ラインLに対して互いに対称をなす2つの位置に形成され、さらに、銅めっき層16の形成後に、それら2つの連続貫通孔20の間の切断ラインL上の矩形状領域22に凹部21が形成される。これにより、切断工具12による元基板11の切断時には、切断ラインL上に外部端子6および接続配線8のいずれを構成する金属も存在していないので、外部端子6および接続配線8を構成する金属が切断工具12に引きづられて延びるといったことがなく、金属ばりを生じるおそれがない。よって、この実施形態に係る半導体装置は、外部端子6に金属ばりを有していないだけでなく、接続配線8にも金属ばりを生じておらず、図4に示す構成と比較して、外部端子6間での電気的短絡および外部端子6と実装基板上のランドとの接続不良(実装不良)の発生をより確実に防止することができる。
以上、この発明の2つの実施形態を説明したが、この発明はさらに他の形態で実施することもできる。たとえば、上記の第1の実施形態では、連続貫通孔15の形成後、銅めっき層16およびニッケル/金めっき層17が順に形成され、その後、切断ラインLの下側金属層14ならびにこの下側金属層14上の銅めっき層16およびニッケル/金めっき層17が除去されるとした。しかしながら、銅めっき層16の形成後(図3C参照)、ニッケル/金めっき層17の形成に先立って、図7Aに示すように、切断ラインL上の領域(図3Eにハッチングを付して示す領域)から、下側金属層14およびこの下側金属層14上の銅めっき層16が除去され、その後、元基板11の下面11B側からのニッケルめっきおよび金めっきが連続して行われることによって、図7Bに示すように、銅めっき層16の表面に、ニッケルめっき層および金めっき層が積層されてなるニッケル/金めっき層17が形成されてもよい。銅めっき層16が形成されていない部分(切断ラインL上の銅めっき層16が除去された部分)には、ニッケルめっき層および金めっき層が成長せず、ニッケル/金めっき層17は形成されないので、その後、切断工具12によって元基板11が切断される時に(図3F参照)、外部端子6を構成する金属が切断工具12に引きづられて延びるといったことがなく、外部端子6に金属ばりを生じるおそれがない。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置の構成を図解的に示す斜視図である。 図1に示す半導体装置の接続配線の近傍の斜視図である。 図1に示す半導体装置の製造方法(連続貫通孔を形成する工程)を説明するための図であって、支持基板の下面を図解的に示している。 図1に示す半導体装置の製造方法(連続貫通孔を形成する工程)を説明するための図であって、図3Aに示す切断線A−Aで半導体装置を切断したときの断面図である。 図1に示す半導体装置の製造方法(銅めっき層を形成する工程(めっき工程))を説明するための図であって、図3Aに示す切断線A−Aで半導体装置を切断したときの断面図である。 図1に示す半導体装置の製造方法(ニッケル/金めっき層を形成する工程(めっき工程))を説明するための図であって、図3Aに示す切断線A−Aで半導体装置を切断したときの断面図である。 図1に示す半導体装置の製造方法(下側金属層ならびにこの下側金属層上の銅めっき層およびニッケル/金めっき層を除去する工程(金属除去工程))を説明するための図であって、支持基板の下面を図解的に示す図である。 図1に示す半導体装置の製造方法(元基板を支持基板の個片に切り分ける工程(切断工程))を説明するための図であって、図3Eに示す切断線B−Bで半導体装置を切断したときの断面図である。 図1に示す半導体装置の端部の断面図である。 この発明の他の実施形態に係る半導体装置の端部の断面図である。 図5に示す半導体装置の製造方法(連続貫通孔を形成する工程)を説明するための図であって、支持基板の下面を図解的に示している。 図5に示す半導体装置の製造方法(連続貫通孔を形成する工程)を説明するための図であって、図6Aに示す切断線C−Cで半導体装置を切断したときの断面図である。 図5に示す半導体装置の製造方法(銅めっき層を形成する工程(めっき工程))を説明するための図であって、図6Aに示す切断線C−Cで半導体装置を切断したときの断面図である。 図5に示す半導体装置の製造方法(凹部を形成する工程(凹部形成工程))を説明するための図であって、支持基板の下面を図解的に示している。 図5に示す半導体装置の製造方法(凹部を形成する工程(凹部形成工程))を説明するための図であって、図6Dに示す切断線D−Dで半導体装置を切断したときの断面図である。 図5に示す半導体装置の製造方法(ニッケル/金めっき層を形成する工程(めっき工程))を説明するための図であって、図6Dに示す切断線D−Dで半導体装置を切断したときの断面図である。 図5に示す半導体装置の製造方法(元基板を支持基板の個片に切り分ける工程(切断工程))を説明するための図であって、図6Dに示す切断線D−Dで半導体装置を切断したときの断面図である。 図1に示す半導体装置の他の製造方法(下側金属層ならびにこの下側金属層上の銅めっき層を除去する工程(金属除去工程))を説明するための断面図である。 図1に示す半導体装置の他の製造方法(ニッケル/金めっき層を形成する工程)を説明するための断面図である。
符号の説明
1 支持基板
1A 上面(一方面)
1B 下面(他方面)
1C 端面
2 半導体チップ
4 内部端子
5 ダイパッド(内部端子)
6 外部端子
7 溝
8 接続配線
11 元基板
11A 上面(一方面)
11B 下面(他方面)
12 切断工具
13 上側金属層(一方側金属層)
14 下側金属層(他方側金属層)
15 連続貫通孔
16 銅めっき層(金属めっき層)
17 ニッケル/金めっき層(金属めっき層)
18 凹部
19 貫通孔
20 連続貫通孔
21 凹部
22 矩形状領域
L 切断ライン
W 所定幅

Claims (5)

  1. 半導体チップと、
    前記半導体チップを一方面上に支持する支持基板と、
    前記支持基板の前記一方面に設けられ、前記支持基板の端縁まで延びて前記半導体チップと電気接続される内部端子と、
    前記支持基板の前記一方面と反対側の他方面に設けられ、前記支持基板の端縁に対して所定幅の間隔を空けた位置から内方に向けて延びる外部端子と、
    前記支持基板の前記一方面および前記他方面間を貫通して設けられ、前記内部端子と前記外部端子とを接続する接続配線とを含むことを特徴とする、半導体装置。
  2. 前記支持基板の端面には、前記一方面および前記他方面間にわたって、当該端面において開放される溝が形成されており、
    前記接続配線は、前記溝の内面に沿って形成されていることを特徴とする、請求項1記載の半導体装置。
  3. 前記支持基板には、前記他方面から前記一方面に向けて凹み、前記支持基板の端面において開放される凹部と、前記一方面および前記他方面間を貫通し、前記凹部と連通する貫通孔とが形成されており、
    前記接続配線は、前記貫通孔の内面に沿って形成されていることを特徴とする、請求項1記載の半導体装置。
  4. 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、
    絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、
    前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、
    前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、
    前記他方側金属層の表面、前記連続貫通孔の内面および前記一方側金属層の前記連続貫通孔に臨む部分に金属めっき層を被着させるめっき工程と、
    前記めっき工程後、前記切断ライン上から、前記元基板の前記他方面上の前記他方側金属層および前記金属めっき層を除去する金属除去工程と、
    前記金属除去工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴とする、半導体装置の製造方法。
  5. 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、
    絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、
    前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、
    前記切断ラインに対して互いに対称をなす2つの位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、
    前記他方側金属層の表面、各前記連続貫通孔の内面および前記一方側金属層の前記連続貫通孔に臨む部分に金属めっき層を被着させるめっき工程と、
    前記めっき工程後、2つの前記連続貫通孔の間であって、前記切断ラインに沿う方向において前記他方側金属層の幅以上の幅を有する領域に、前記元基板の前記他方面側から前記一方面側へ凹み、2つの前記連続貫通孔を連通する凹部を形成する凹部形成工程と、
    前記凹部形成工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴とする、半導体装置の製造方法。
JP2005118564A 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法 Active JP4723275B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005118564A JP4723275B2 (ja) 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法
PCT/JP2006/307777 WO2006112337A1 (ja) 2005-04-15 2006-04-12 半導体装置および半導体装置の製造方法
CN2006800121029A CN101160657B (zh) 2005-04-15 2006-04-12 半导体装置及半导体装置的制造方法
US11/918,211 US20090289342A1 (en) 2005-04-15 2006-04-12 Semiconductor Device and Semiconductor Device Manufacturing Method
KR1020077023205A KR20080003802A (ko) 2005-04-15 2006-04-12 반도체 장치 및 반도체 장치의 제조 방법
TW095113539A TW200707666A (en) 2005-04-15 2006-04-14 Semiconductor device and semiconductor device production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005118564A JP4723275B2 (ja) 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006302956A JP2006302956A (ja) 2006-11-02
JP4723275B2 true JP4723275B2 (ja) 2011-07-13

Family

ID=37470943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005118564A Active JP4723275B2 (ja) 2005-04-15 2005-04-15 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP4723275B2 (ja)
CN (1) CN101160657B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309237B2 (en) * 2019-09-27 2022-04-19 Stmicroelectronics S.R.L. Semiconductor package with wettable slot structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307200A (ja) * 1999-04-23 2000-11-02 Kyocera Corp 多数個取りセラミック配線基板
JP2001177002A (ja) * 1999-10-05 2001-06-29 Murata Mfg Co Ltd モジュール基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313157A (ja) * 1997-05-12 1998-11-24 Alps Electric Co Ltd プリント基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307200A (ja) * 1999-04-23 2000-11-02 Kyocera Corp 多数個取りセラミック配線基板
JP2001177002A (ja) * 1999-10-05 2001-06-29 Murata Mfg Co Ltd モジュール基板及びその製造方法

Also Published As

Publication number Publication date
CN101160657B (zh) 2010-05-19
JP2006302956A (ja) 2006-11-02
CN101160657A (zh) 2008-04-09

Similar Documents

Publication Publication Date Title
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
TWI488548B (zh) 陶瓷配線基板、多片式陶瓷配線基板、及其製造方法
TWI578416B (zh) 封裝載板及其製作方法
JP4703342B2 (ja) 配線基板の製造方法
JP2009170561A (ja) 配線基板およびその製造方法
JP6317115B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP2008153441A (ja) 配線基板およびその製造方法
JP4723275B2 (ja) 半導体装置および半導体装置の製造方法
JP5189672B2 (ja) 部品内蔵基板およびその製造方法
US7171744B2 (en) Substrate frame
JP2017201675A (ja) 半導体装置および半導体装置の製造方法
JP2013171912A (ja) 発光装置
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP6258810B2 (ja) 配線基板の製造方法
KR102267167B1 (ko) 적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조
WO2015093593A1 (ja) 電子装置
CN111199948A (zh) 封装基板及其制造方法
KR100934678B1 (ko) 회로 기판과 그 제조 방법
JPWO2020166512A1 (ja) 半導体装置、および、半導体装置の製造方法
JP2008078646A (ja) パッケージ用印刷回路基板及びその製造方法
JP2014022486A (ja) ワイヤボンディング構造、及びその製造方法
JP3994312B2 (ja) プリント配線板およびその製造方法およびインターポーザ基板
JP2018088442A (ja) プリント配線板およびその製造方法
KR100866532B1 (ko) 링 형상의 도금인입선을 갖는 비오씨 반도체 패키지 기판의제조방법
TW201431447A (zh) 軟硬複合線路板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150