JP6258810B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP6258810B2 JP6258810B2 JP2014157178A JP2014157178A JP6258810B2 JP 6258810 B2 JP6258810 B2 JP 6258810B2 JP 2014157178 A JP2014157178 A JP 2014157178A JP 2014157178 A JP2014157178 A JP 2014157178A JP 6258810 B2 JP6258810 B2 JP 6258810B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- pads
- wiring board
- area
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
そして、第1のパッド24に半導体素子の電極を半田を介して接続するとともに、第2のパッド25に別の回路基板の接続パッドを半田を介して接続することにより、半導体素子および別の回路基板が搭載された複合基板が完成する。なお、第1のパッド24は半導体素子の電極に接続されるために小さな面積であるのに対し、第2のパッド25は別の回路基板の接続パッドに接続されるために第1のパッド24よりもはるかに大きな面積となっている。
なお、このような配線基板Bは生産性を考慮して、個別の製品となる複数の製品形成領域Mが縦横の並びに配置されるとともに、各製品形成領域Mを囲繞する所定幅の捨て代領域Nから成る集合基板から生産される。そして、集合基板を製品形成領域Mに沿って切断することで多数の配線基板Bが同時に生産される。
本例では、簡便のために一つの製品形成領域Mおよびその周囲の捨て代領域Nを図示して説明する。
また、各図(a)は、各図(b)におけるY−Y切断線における断面図である。
ガルバニック腐食は、電位の異なる金属が電解質溶液を介して電気回路を形成した場合に卑な金属が腐食される現象であり、卑な金属に対する貴な金属の表面積が相対的に大きいほど腐食の程度は大きい。
上述の製造方法においては、卑な金属である銅が露出した面積の小さい第1のパッド24と、貴な金属である金が露出した面積の大きい第2のパッド25とがパッド間接続導体26を介して互いに電気的に接続されることにより、例えば上述のエッチングレジスト層R2を除去する際のエッチング液を介して電気回路を形成し、卑な金属である銅が大きく腐食されてしまう。
第1のパッド24を所定の大きさに形成できない場合、半導体素子と第1のパッド24との接続が不完全になり半導体素子を安定的に作動させることができない場合がある。
(1)前記配線基板となる多数の製品形成領域を、該製品形成領域の各々の周囲に所定幅の捨て代領域を介在させて縦横の並びに配置した絶縁板を準備する工程
(2)前記製品形成領域に、前記第1および第2のパッドおよび前記パッド間接続導体を含む複数の配線導体を形成するとともに、前記第2のパッドにそれぞれ電気的に接続されて前記製品形成領域から前記捨て代領域まで個別に延びるとともに該捨て代領域において互いに電気的に共通に接続された導通用導体を形成する工程
(3)前記第1および第2のパッドおよび前記捨て代領域における前記導通用導体を露出させるとともに少なくとも残余の部分の前記配線導体を被覆するソルダーレジスト層を形成する工程
(4)前記第2のパッドを露出させるとともに前記第1のパッドおよび前記捨て代領域の前記導通用導体を被覆するめっきレジスト層を形成する工程
(5)前記めっきレジスト層から露出する前記第2のパッドの表面に電解めっき法により前記金めっき層を被着する工程
(6)前記めっきレジスト層を除去する工程
(7)前記第1および第2のパッドを被覆するとともに前記捨て代領域における前記導通用導体を露出させるエッチングレジスト層を形成する工程
(8)前記エッチングレジスト層から露出する前記導通用導体をエッチングして前記各第2のパッド同士を互いに電気的に独立させるとともに前記捨て代領域における前記導通用導体の一部を少なくとも一部の前記第2のパッドに電気的に接続された状態で露出するように残す工程
このため、上述のガルバニック腐食による第1のパッドの腐食を抑制することができる。
これにより、第1のパッドを所定の大きさに形成して半導体素子の電極と第1のパッドとを完全に接続させることが可能になり、半導体素子を安定的に作動させることができる配線基板の製造方法を提供することができる。
配線基板Aは、図1(a)に示すように、上面中央部に半導体素子を搭載するための半導体素子搭載部1aおよびその周囲に外部基板を搭載するための外部基板搭載部1bを有するとともに、上下に貫通する複数の貫通孔1cを有する絶縁板1と、絶縁板1の上下面および貫通孔1c内に被着された配線導体2と、絶縁板1の上下面に被着されたソルダーレジスト層3とを有している。絶縁板1やソルダーレジスト層3は、例えばエポキシ樹脂等の熱硬化性樹脂を含有する樹脂系絶縁材料から成る。また、配線導体2は、銅から成る。
なお、絶縁板1は、この例では単層構造であるが、同一または異なる電気絶縁材料から成る複数の絶縁層を多層に積層した多層構造であってもよい。
そして、第1のパッド4に半導体素子の電極を半田を介して接続するとともに、第2のパッド5に別の回路基板の接続パッドを半田を介して接続することにより、半導体素子および別の回路基板が搭載された複合基板が完成する。なお、第1のパッド4は半導体素子の電極に接続されるために小さな面積であるのに対し、第2のパッド5は別の回路基板の接続パッドに接続されるために、第1のパッド4よりもはるかに大きな面積となっている。
なお、このような配線基板Aは生産性を考慮して、個別の製品となる複数の製品形成領域Mが縦横の並びに配置されるとともに、各製品形成領域Mを囲繞する所定幅の捨て代領域Nから成る集合基板から生産される。そして、集合基板を製品形成領域Mに沿って切断することで多数の配線基板Aが同時に生産される。
本例では、簡便のために一つの製品形成領域Mおよびその周囲の捨て代領域Yを図示して説明する。
また、各図(a)は、各図(b)におけるW−W切断線における断面図である。
絶縁板1は、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた絶縁体を熱硬化させることで形成される。また、貫通孔1cは、ドリル加工やレーザ加工、あるいはブラスト加工により形成される。貫通孔1cの直径は、およそ50〜250μm程度である。
配線導体2は、例えば周知のサブトラクティブ法により形成される。配線導体2の幅は、およそ10〜30μm程度であり、厚みはおよそ10〜20μm程度である。
ソルダーレジスト層3は、例えば、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを絶縁板1の上に塗布または貼着して熱硬化させることにより形成される。
めっきレジスト層R1は、感光性を有する樹脂フィルムを絶縁板1上に真空プレス機を用いて貼着するとともに、第2のパッド5を露出させるパターンを有するように露光および現像処理することにより形成される。
金めっき層7を形成するときには、第2のパッド5の表面に、例えば電解ニッケルめっき、電解金めっきの順序で析出させても良い。金めっき層7の厚みは、およそ1〜3μm程度である。
このとき、第2のパッド5に接続された導通用導体9の一部を、捨て代領域Nにおいてエッチングレジスト層R2により被覆しておく。
エッチングレジスト層R2は、感光性を有する樹脂フィルムを絶縁板1上に真空プレス機を用いて貼着するとともに、第2のパッド5に接続された導通用導体9の一部を捨て代領域Nにおいて被覆するとともに、残余の導通用導体9を露出させるパターンを有するように露光および現像処理することにより形成される。
その後、製品形成領域Mに沿って切断することで、図1に示すような配線基板Aが形成される。切断には、例えばダイシング装置を用いればよい。
このため、上述したガルバニック腐食による第1のパッド4の腐食を抑制することができる。これにより、第1のパッド4を所定の大きさに形成して半導体素子と第1のパッド4とを完全に接続させることが可能になり、半導体素子を安定的に作動させることができる配線基板を提供することができる。
ところで、卑な金属に対する貴な金属の表面積が15倍以上である場合にはガルバニック腐食の影響が大きく、15倍未満である場合には影響が小さいことがわかっている。
このため、捨て代領域Nに導通用導体9の一部を残すときは、第1のパッド4および導通用導体9の一部を合わせた露出面積が第2のパッド5の面積の1/15倍より大きくなるように残しておくことが重要である。1/15倍以下であると、ガルバニック腐食を抑制する効果が低くなる。
また、第2のパッド5の面積が第1のパッド4の面積の15倍以上ある大面積の第2のパッド5と、第2のパッド5の面積が第1のパッド4の面積の15倍未満である小面積の第2のパッド5とが混在している場合がある。この場合には、大面積の第2のパッド5に接続される導通用導体9についてのみ、その一部を残しておくようにしても構わない。これにより、大面積の第2のパッド5と電気的に接続される第1のパッド4のガルバニック腐食を抑制できる。
2 配線導体
3 ソルダーレジスト層
4 第1のパッド
5 第2のパッド
6 パッド間接続導体
7 金めっき層
9 導通用導体
A 配線基板
M 製品形成領域
N 捨て代領域
R1 めっきレジスト
R2 エッチングレジスト
Claims (4)
- 表面に銅が露出している複数の第1のパッドと、表面に金めっき層が被着されている複数の第2のパッドとを有し、一部の前記第1のパッドと、前記第2のパッドとがパッド間接続導体を介して互いに電気的に接続されて成る配線基板の製造方法であって、以下の(1)〜(8)の工程を行うことを特徴とする配線基板の製造方法。
(1)前記配線基板となる多数の製品形成領域を、該製品形成領域の各々の周囲に所定幅の捨て代領域を介在させて縦横の並びに配置した絶縁板を準備する工程
(2)前記製品形成領域に、前記第1および第2のパッドおよび前記パッド間接続導体を含む複数の配線導体を形成するとともに、前記第2のパッドのそれぞれに電気的に接続されて前記製品形成領域から前記捨て代領域まで個別に延びるとともに該捨て代領域において互いに電気的に共通に接続された導通用導体を形成する工程
(3)前記第1および第2のパッドおよび前記捨て代領域における前記導通用導体を露出させるとともに、少なくとも残余の部分の前記配線導体を被覆するソルダーレジスト層を形成する工程
(4)前記第2のパッドを露出させるとともに前記第1のパッドおよび前記捨て代領域の前記導通用導体を被覆するめっきレジスト層を形成する工程
(5)前記めっきレジスト層から露出する前記第2のパッドの表面に電解めっき法により前記金めっき層を被着する工程
(6)前記めっきレジスト層を除去する工程
(7)前記第1および第2のパッドを被覆するとともに前記捨て代領域における前記導通用導体を露出させるエッチングレジスト層を形成する工程
(8)前記エッチングレジスト層から露出する前記導通用導体をエッチングして前記各第2のパッド同士を互いに電気的に独立させるとともに前記捨て代領域における前記導通用導体の一部を少なくとも一部の前記第2のパッドに電気的に接続された状態で露出するように残す工程 - 前記(8)の工程において前記第2のパッドに電気的に接続された状態で露出するように残した前記導通用導体の一部は、該一部と電気的に接続された前記第1のパッドと合わせた露出面積が、該一部と電気的に接続された第2のパッドの面積の1/15倍より大きいことを特徴とする請求項1記載の配線基板の製造方法。
- 前記第2のパッドは、前記第1のパッドに対して15倍以上の面積の大面積パッドと、15倍未満の面積の小面積パッドとを含み、前記(8)の工程において、前記導通用導体の一部を、前記大面積パッドのみに電気的に接続された状態で残すことを特徴とする請求項1または2記載の配線基板の製造方法。
- 前記捨て代領域における前記導通用導体は、該導通用導体から分岐して露出するダミー部を備え、前記(8)の工程において、該ダミー部を前記第2のパッドに電気的に接続された状態で残すことを特徴とする請求項1乃至3のいずれかに記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014157178A JP6258810B2 (ja) | 2014-07-31 | 2014-07-31 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014157178A JP6258810B2 (ja) | 2014-07-31 | 2014-07-31 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016034005A JP2016034005A (ja) | 2016-03-10 |
JP6258810B2 true JP6258810B2 (ja) | 2018-01-10 |
Family
ID=55452772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014157178A Active JP6258810B2 (ja) | 2014-07-31 | 2014-07-31 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6258810B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109219253B (zh) * | 2018-09-26 | 2021-02-05 | 东莞美维电路有限公司 | 一种无悬镍无引线pcb制作工艺 |
CN115881675B (zh) * | 2023-02-08 | 2024-04-02 | 荣耀终端有限公司 | 封装基板、其制备方法、封装结构及电子设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697619A (ja) * | 1992-09-16 | 1994-04-08 | Mitsubishi Electric Corp | プリント配線基板 |
JP2001345538A (ja) * | 2000-06-01 | 2001-12-14 | Matsushita Electric Ind Co Ltd | プリント配線板の製造方法 |
TWI275186B (en) * | 2005-10-17 | 2007-03-01 | Phoenix Prec Technology Corp | Method for manufacturing semiconductor package |
JP5835735B2 (ja) * | 2012-01-25 | 2015-12-24 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
-
2014
- 2014-07-31 JP JP2014157178A patent/JP6258810B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016034005A (ja) | 2016-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104576596B (zh) | 半导体基板及其制造方法 | |
TW201712766A (zh) | 封裝載板及其製作方法 | |
TW201414379A (zh) | 電路板及其製作方法 | |
JP2007095927A (ja) | 配線基板およびその製造方法 | |
TW201446103A (zh) | 電路板及其製作方法 | |
KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
JP6258810B2 (ja) | 配線基板の製造方法 | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
JP2016127148A (ja) | 配線基板の製造方法 | |
TW201618622A (zh) | 電路板及其製作方法 | |
JP6058988B2 (ja) | 配線基板の製造方法 | |
JP2005197648A (ja) | 電解めっきを利用した配線基板の製造方法 | |
JP2009188154A (ja) | プリント配線板及びその製造方法 | |
JP2015026774A (ja) | 配線基板の製造方法 | |
JP6096641B2 (ja) | 配線基板の製造方法 | |
TWI690249B (zh) | 微細層間線路結構及其製法 | |
CN211457534U (zh) | 微细层间线路结构 | |
JP2017147375A (ja) | プリント配線板及びその製造方法 | |
TW201709789A (zh) | 線路板的製造方法 | |
TWI507105B (zh) | 製造形成有電路圖案和導電線並經由穿孔連接電路圖案之精密pcb板之方法 | |
JP5997197B2 (ja) | 配線基板 | |
JP5409480B2 (ja) | 配線基板の製造方法 | |
JP5997200B2 (ja) | 配線基板 | |
TW201626869A (zh) | 中介層結構及其製作方法 | |
JP2012160558A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6258810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |