JP2016127148A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2016127148A
JP2016127148A JP2014266823A JP2014266823A JP2016127148A JP 2016127148 A JP2016127148 A JP 2016127148A JP 2014266823 A JP2014266823 A JP 2014266823A JP 2014266823 A JP2014266823 A JP 2014266823A JP 2016127148 A JP2016127148 A JP 2016127148A
Authority
JP
Japan
Prior art keywords
cavity
wiring
forming
opening
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014266823A
Other languages
English (en)
Inventor
義徳 中臣
Yoshinori Nakaomi
義徳 中臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014266823A priority Critical patent/JP2016127148A/ja
Priority to US14/963,630 priority patent/US20160189979A1/en
Priority to KR1020150178075A priority patent/KR20160079658A/ko
Priority to TW104142075A priority patent/TW201637537A/zh
Priority to CN201510983421.5A priority patent/CN105744747A/zh
Publication of JP2016127148A publication Critical patent/JP2016127148A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】半導体素子が安定的に作動する配線基板の製造方法を提供することを課題とする。
【解決手段】キャビティ形成領域Ｘおよびキャビティ形成領域Ｘを囲繞する配線形成領域Ｙを有する絶縁基板１を準備する工程と、配線形成領域Ｙに第１の配線導体３ａを形成する工程と、キャビティ形成領域Ｘにキャビティ５を形成すると同時に配線形成領域Ｙの一部にキャビティ５に連接する開口部Ｋを形成する工程と、電子部品Ｄを外部電極Ｔが開口部Ｋに隣接する状態にキャビティ５内に挿入する工程と、絶縁基板１の上下面に開口部Ｋ内を充填する絶縁層２ａ、２ｂを形成する工程と、上面側の絶縁層２ａから下面側の絶縁層２ｂにかけて開口部Ｋを通り内面に外部電極Ｔを露出するスルーホール６ｂを形成する工程と、絶縁層２ａ、２ｂの表面およびスルーホール６ｂ内に内面に露出した外部電極Ｔに電気的に接続された第２の配線導体３ｂを形成する工程とを含む。
【選択図】図２

Description

本発明は、絶縁基板に設けられたキャビティ内に薄型の電子部品が収容されて成る電子部品内蔵型の配線基板の製造方法に関するものである。
まず、図５を基に、従来の製造方法により製造される配線基板Ｂの一例を説明する。
配線基板Ｂは、絶縁基板２１と、上面側の絶縁層２２ａと、下面側の絶縁層２２ｂと、第１の配線導体２３ａと、第２の配線導体２３ｂと、ソルダーレジスト層２４と、電子部品Ｄとを具備する。
絶縁基板２１には、電子部品Ｄを収容するキャビティ２５が形成されている。キャビティ２５内には、電子部品Ｄが上面側の絶縁層２２ａおよび下面側の絶縁層２２ｂにより固着された状態で収容されている。電子部品Ｄは、その両側端部に外部電極Ｔを有している。電子部品Ｄとしては、例えばチップコンデンサー等が挙げられる。
さらに絶縁基板２１には、複数の第１のスルーホール２６ａが形成されている。絶縁基板２１の表面および第１のスルーホール２６ａ内には、第１の配線導体２３ａが被着されている。絶縁基板２１上下の第１の配線導体２３ａ同士は、第１のスルーホール２６ａを介して電気的に接続される。
絶縁基板２１の上下面に形成された上面側および下面側の絶縁層２２ａ、２２ｂには、複数のビアホール２７が形成されている。
また、上面側の絶縁層２２ａから下面側の絶縁層２２ｂにかけて、外部電極Ｔを内面に露出する複数の第２のスルーホール２６ｂが形成されている。
そして、上面側および下面側の絶縁層２２ａ、２２ｂの表面、ビアホール２７内、および第２のスルーホール２６ｂ内には、第２の配線導体２３ｂが被着されている。
上面側の絶縁層２２ａ上面の第２の配線導体２３ｂの一部は、絶縁基板２１上面の第１の配線導体２３ａにビアホール２７を介して電気的に接続されている。
下面側の絶縁層２２ｂ下面の第２の配線導体２３ｂの一部は、絶縁基板２１下面の第１の配線導体２３ａにビアホール２７を介して電気的に接続されている。
また、第２のスルーホール２６ｂ内に被着された第２の配線導体２３ｂは、電子部品Ｄの外部電極Ｔに電気的に接続される。
上面側の絶縁層２２ａの表面に形成された第２の配線導体２３ｂの一部は、ソルダーレジスト層２４に形成された上面開口部２４ａ内に露出して、半導体素子接続パッド２８を形成している。
そして、この半導体素子接続パッド２８に、半導体素子の電極を半田バンプを介して接続することにより、配線基板Ｂの上面に半導体素子が搭載される。
下面側の絶縁層２２ｂの表面に形成された第２の配線導体２３ｂの一部は、ソルダーレジスト層２４に形成された下面開口部２４ｂ内に露出して、外部の電気回路基板と接続するための外部接続パッド２９を形成している。
そして、外部接続パッド２９と電気回路基板の配線導体とを接続することにより、半導体素子が電気回路基板に電気的に接続され、半導体素子と電気回路基板との間で第１および第２の配線導体２３ａ、２３ｂおよび電子部品Ｄを介して信号を伝送することにより半導体素子が作動する。
次に、図６および図７を基に、従来の配線基板Ｂの製造方法の一例を説明する。なお、図６および図７においては、製造工程毎の要部を概略断面図で示す。また、図５と同一の個所については同じ符号を付して詳細な説明は省略する。
まず、図６（ａ）に示すように、キャビティ形成領域Ｘおよび配線形成領域Ｙを有する絶縁基板２１を準備する。配線形成領域Ｙは、キャビティ形成領域Ｘを囲繞している。
絶縁基板２１は、例えばガラス繊維Ｇにエポキシ樹脂やビスマレイミドトリアジン樹脂等を含浸させた絶縁板を熱硬化させて形成される。
次に、図６（ｂ）に示すように、配線形成領域Ｙに第１のスルーホール２６ａを形成する。
次に、図６（ｃ）に示すように、絶縁基板２１上下面および第１のスルーホール２６ａ内に第１の配線導体２３ａを形成する。
次に、図６（ｄ）に示すように、例えばキャビティ形成領域Ｘと配線形成領域Ｙとの境界に沿ってレーザー加工することで、キャビティ２５を形成する。
次に、図６（ｅ）に示すように、絶縁基板２１を粘着シートＮ上に載置する。
次に、図６（ｆ）に示すように、キャビティ２５内に電子部品Ｄを挿入して、キャビティ２５内に露出する粘着シートＮ上に電子部品Ｄを載置する。
次に、図６（ｇ）に示すように、絶縁基板２１の上側に上面側の絶縁層２２ａを形成する。上面側の絶縁層２２ａの一部は、キャビティ２５内に侵入するとともに電子部品Ｄに接着する。これにより電子部品Ｄがキャビティ２５内の所定の位置に固定される。
次に、図６（ｈ）に示すように、粘着シートＮを剥離する。
次に、図７（ｉ）に示すように、絶縁基板２１の下側に下面側の絶縁層２２ｂを形成する。下面側の絶縁層２２ｂの一部は、キャビティ２５内に侵入するとともに電子部品Ｄに接着する。これにより電子部品Ｄがキャビティ２５内に封止される。
次に、図７（ｊ）に示すように、レーザー加工により上面側および下面側の絶縁層２２ａ、２２ｂに複数のビアホール２７および複数の第２のスルーホール２６ｂを形成する。
ビアホール２７は、絶縁基板２１上下面の第１の配線導体２３ａを底面としている。
また、第２のスルーホール２６ｂ内面には、外部電極Ｔが露出している。
次に、図７（ｋ）に示すように、上面側および下面側の絶縁層２２ａ、２２ｂの表面およびビアホール２７内および第２のスルーホール２６ｂ内に第２の配線導体２３ｂを被着させる。
最後に、図７（ｌ）に示すように、上面側および下面側の絶縁層２２ａ、２２ｂの表面に形成された第２の配線導体２３ｂの一部を露出させる第１開口部２４ａおよび第２開口部２４ｂを有するソルダーレジスト層２４を、上面側の絶縁層２２ａの上面および下面側の絶縁層２２ｂの下面に被着することで配線基板Ｂが形成される。
ところで、このような方法で配線基板Ｂを形成する場合には、第２のスルーホール２６ｂをレーザーにて形成するときに、第２のスルーホール２６ｂ内面に外部電極Ｔを露出させる必要がある。そのため、外部電極Ｔの一部にレーザー光が照射される。
しかし、硬質で加工が困難なガラス繊維Ｇを含む絶縁基板２１を穿孔するにはレーザー光の出力を大きくする必要がある。このため、出力の大きなレーザー光を照射された外部電極Ｔが破損して電子部品Ｄが壊れてしまい、半導体素子が安定的に作動しないという問題がある。
特開２００２−１９８６５４号公報
本発明は、配線基板の製造工程において電子部品が壊れることを回避して、半導体素子が安定的に作動する配線基板の製造方法を提供することを課題とする。
本発明の配線基板の製造方法は、キャビティ形成領域およびキャビティ形成領域を囲繞する配線形成領域を有するガラスクロス入りの絶縁基板を準備する工程と、配線形成領域に第１の配線導体を形成する工程と、キャビティ形成領域にキャビティを形成すると同時に、配線形成領域の一部にキャビティに連接する開口部を形成する工程と、外部電極を有する電子部品を外部電極が開口部に隣接する状態にキャビティ内に挿入する工程と、絶縁基板の上下面にキャビティ内の隙間を充填して電子部品を固定するとともに開口部内を充填する絶縁層を形成する工程と、上面側の絶縁層から下面側の絶縁層にかけて開口部を通り内面に外部電極を露出するスルーホールを形成する工程と、絶縁層の表面およびスルーホール内に内面に露出した外部電極に電気的に接続された第２の配線導体を形成する工程と、を行うことを特徴とするものである。
本発明の配線基板の製造方法によれば、絶縁基板にキャビティを形成するときに、キャビティに連接する開口部を同時に形成しておく。そして、電子部品が挿入されたキャビティと、開口部とを絶縁基板の上下面に形成した絶縁層により充填した後に、上面側の絶縁層から下面側の絶縁層にかけて開口部を通り内面に外部電極を露出するスルーホールを形成する。このように、絶縁基板においてスルーホールが形成される部分にあらかじめ開口部を形成して当該部分のガラス繊維を除去しておくことで、スルーホールを形成するときには、ガラス繊維を含まない絶縁層を出力の小さなレーザー光で穿孔することができる。
これにより、レーザー光が外部電極に照射されても電子部品が壊れることを防止して、半導体素子が安定的に作動する配線基板の製造方法を提供することができる。
図１は、本発明の製造方法により製造される配線基板の実施形態の一例を示す概略断面図である。 図２（ａ）〜（ｈ）は、本発明の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図３（ｉ）〜（ｌ）は、本発明の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図４は、本発明の製造方法における実施形態の一例を説明するための要部拡大平面図である。 図５は、従来の製造方法により製造される配線基板の実施形態の一例を示す概略断面図である。 図６（ａ）〜（ｈ）は、従来の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図７（ｉ）〜（ｌ）は、従来の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。
まず、図１を基に、本発明の配線基板の製造方法により製造される配線基板Ａの一例を説明する。
配線基板Ａは、絶縁基板１と、上面側の絶縁層２ａと、下面側の絶縁層２ｂと、第１の配線導体３ａと、第２の配線導体３ｂと、ソルダーレジスト層４と、電子部品Ｄとを具備する。
絶縁基板１には、電子部品Ｄを収容するキャビティ５が形成されている。キャビティ５内には、電子部品Ｄが上面側の絶縁層２ａおよび下面側の絶縁層２ｂにより固着された状態で収容されている。電子部品Ｄは、その両側端部に外部電極Ｔを有している。電子部品Ｄとしては、例えばチップコンデンサー等が挙げられる。
さらに絶縁基板１には、複数の第１のスルーホール６ａが形成されている。絶縁基板１の表面および第１のスルーホール６ａ内には、第１の配線導体３ａが被着されている。絶縁基板１上下の第１の配線導体３ａ同士は、第１のスルーホール６ａを介して電気的に接続される。
絶縁基板１の上下面に形成された上面側および下面側の絶縁層２ａ、２ｂには、複数のビアホール７が形成されている。
また、上面側の絶縁層２ａから下面側の絶縁層２ｂにかけて、外部電極Ｔを内面に露出する複数の第２のスルーホール６ｂが形成されている。
そして、上面側および下面側の絶縁層２ａ、２ｂの表面、ビアホール７内、および第２のスルーホール６ｂ内には、第２の配線導体３ｂが被着されている。
上面側の絶縁層２ａ上面の第２の配線導体３ｂの一部は、絶縁基板１上面の第１の配線導体３ａにビアホール７を介して電気的に接続されている。
下面側の絶縁層２ｂ下面の第２の配線導体３ｂの一部は、絶縁基板１下面の第１の配線導体３ａにビアホール７を介して電気的に接続されている。
また、第２のスルーホール６ｂ内に被着された第２の配線導体３ｂは、電子部品Ｄの外部電極Ｔに電気的に接続される。
上面側の絶縁層２ａの表面に形成された第２の配線導体３ｂの一部は、ソルダーレジスト層４に形成された上面開口部４ａ内に露出して、半導体素子接続パッド８を形成している。
そして、この半導体素子接続パッド８に、半導体素子の電極を半田バンプを介して接続することにより、配線基板Ａの上面に半導体素子が搭載される。
下面側の絶縁層２ｂの表面に形成された第２の配線導体３ｂの一部は、ソルダーレジスト層４に形成された下面開口部４ｂ内に露出して、外部の電気回路基板と接続するための外部接続パッド９を形成している。
そして、外部接続パッド９と電気回路基板の配線導体とを接続することにより、半導体素子が電気回路基板に電気的に接続され、半導体素子と電気回路基板との間で第１および第２の配線導体３ａ、３ｂおよび電子部品Ｄを介して信号を伝送することにより半導体素子が作動する。
次に、図２〜図３を基に、本発明の配線基板の製造方法を説明する。なお、図２および図３は製造工程毎の要部を概略断面図で示している。また、図１を基に説明した配線基板Ａと同一の箇所には同一の符号を付し、その詳細な説明は省略する。
まず、図２（ａ）に示すように、キャビティ形成領域Ｘおよびキャビティ形成領域Ｘを囲繞する配線形成領域Ｙを有する絶縁基板１を準備する。絶縁基板１は、例えばガラス繊維
Ｇにエポキシ樹脂やビスマレイミドトリアジン樹脂等を含浸させた電気絶縁材料を熱硬化させて形成される。絶縁基板１の厚みは、およそ４０〜６００μｍ程度である。
次に、図２（ｂ）に示すように、配線形成領域Ｙに第１のスルーホール６ａを形成する。
第１のスルーホール６ａの直径は、およそ５０〜３００μｍ程度であり、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。
次に、図２（ｃ）に示すように、絶縁基板１上下面および第１のスルーホール６ａ内に第１の配線導体３ａを形成する。
第１の配線導体３ａは、例えば周知のセミアディティブ法やサブトラクティブ法により、銅等の良導電性金属で形成される。
次に、図２（ｄ）に示すように、キャビティ形成領域Ｘにキャビティ５を形成するとともに、配線形成領域Ｙの一部にキャビティ５に連接する開口部Ｋを形成する。
キャビティ５および開口部Ｋは、例えばレーザー加工やブラスト加工により形成される。
キャビティ５および開口部Ｋの上面視における形状を図４に示す。開口部Ｋの大きさは縦の寸法Ｌがおよそ１００〜３００μｍ程度であり、横の寸法Ｗがおよそ５０〜２５０μｍ程度である
次に、図２（ｅ）に示すように、絶縁基板１を粘着シートＮ上に載置する。
次に、図２（ｆ）に示すように、キャビティ５内に電子部品Ｄを挿入して、キャビティ５内に露出する粘着シートＮ上に電子部品Ｄを載置する。
次に、図２（ｇ）に示すように、絶縁基板１の上側に上面側の絶縁層２ａを形成する。上面側の絶縁層２ａの一部は、キャビティ５内および開口部Ｋ内に侵入するとともに電子部品Ｄに接着する。これにより電子部品Ｄがキャビティ５内の所定の位置に固定される。さらに開口部Ｋの上面側が絶縁層２ａにより充填される。
上面側の絶縁層２ａを形成するには、絶縁基板１の上面に、上面側の絶縁層２ａ用の未硬化の樹脂シートを積層するとともに、上方からプレスしながら加熱処理する方法が採用される。上面側の絶縁層２ａは、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ１５〜７０μｍ程度である。
次に、図２（ｈ）に示すように、粘着シートＮを剥離する。
次に、図３（ｉ）に示すように、絶縁基板１の下側に下面側の絶縁層２ｂを形成する。下面側の絶縁層２ｂの一部は、キャビティ５内および開口部Ｋ内に侵入するとともに電子部品Ｄに接着する。これにより電子部品Ｄがキャビティ５内に封止される。さらに開口部Ｋの下面側が絶縁層２ｂにより充填される。
下面側の絶縁層２ｂは、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ１５〜７０μｍ程度である。
次に、図３（ｊ）に示すように、例えばレーザー加工により上面側および下面側の絶縁層２ａ、２ｂに複数のビアホール７および複数の第２のスルーホール６ｂを形成する。
ビアホール７は、絶縁基板１上下面の第１の配線導体３ａを底面としており、直径は、およそ２０〜１００μｍ程度である。
また、第２のスルーホール６ｂは、開口部Ｋ内に形成される。第２のスルーホール６ｂの内面には、外部電極Ｔが露出している。このとき、開口部Ｋ内はガラスクロスがなく、樹脂のみで充填されているので、出力の小さなレーザー光で第２のスルーホール６ｂを形成することができる。したがって、電子部品Ｄの外部電極Ｔに大きなダメージを与えることなく、第２のスルーホール６ｂを形成することができる。第２のスルーホール６ｂの直径は、例えば５０〜２５０μｍ程度である。
次に、図３（ｋ）に示すように、上面側および下面側の絶縁層２ａ、２ｂの表面およびビアホール７内および第２のスルーホール６ｂ内に第２の配線導体３ｂを被着させる。
第２の配線導体３ｂは、例えば周知のセミアディティブ法により、銅等の良導電性金属で形成される。
最後に、図３（ｌ）に示すように、上面側および下面側の絶縁層２ａ、２ｂの表面に形成された第２の配線導体３ｂの一部を露出させる第１開口部４ａおよび第２開口部４ｂを有するソルダーレジスト層４を、上面側の絶縁層２ａの上面および下面側の絶縁層２ｂの下面に被着することで配線基板Ａが形成される。
ソルダーレジスト層４は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを、上面および下面側の絶縁層２ａ、２ｂおよび第２の配線導体３ｂの上に塗布または貼着して熱硬化させることにより形成される。
上述したように、本発明の配線基板の製造方法によると、絶縁基板１にキャビティ５を形成するときに、キャビティ５に連接する開口部Ｋを同時に形成しておく。そして、電子部品Ｄが挿入されたキャビティ５と、開口部Ｋとを絶縁基板１の上下面に形成した上面側および下面側の絶縁層２ａ、２ｂにより充填した後に、上面側の絶縁層２ａから下面側の絶縁層２ｂにかけて開口部Ｋを通り内面に外部電極Ｔを露出する第２のスルーホール６ｂを形成する。このように、絶縁基板１において第２のスルーホール６ｂが形成される部分に、あらかじめ開口部Ｋを形成して当該部分のガラス繊維Ｇを除去しておく。このため、第２のスルーホール６ｂを形成するときには、ガラス繊維Ｇを含まない上面側および下面側の絶縁層２ａ、２ｂを出力の小さなレーザー光で穿孔することができる。
これにより、レーザー光が外部電極Ｔに照射されてもレーザー光の出力が小さいため、電子部品Ｄが壊れることを防止して、半導体素子が安定的に作動する配線基板の製造方法を提供することができる。
なお、本発明は上述の実施形態の一例に特定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述した一例では、第２のスルーホール６ｂをレーザーにより形成する例を示したが、ブラスト加工により形成しても良い。ブラスト加工により形成する場合でも、ガラス繊維を含まない絶縁層を穿孔するには、砥粒の噴出圧力を小さくすることができるため、電子部品を損壊することを回避して半導体素子が安定的に作動する配線基板の製造方法を提供することができる。
１ 絶縁基板
２ａ、２ｂ （第１、第２の）絶縁層
３ａ 第１の配線導体
３ｂ 第２の配線導体
５ キャビティ
６ｂ （第２の）スルーホール
Ａ 配線基板
Ｄ 電子部品
Ｋ 開口部
Ｔ 外部電極
Ｘ キャビティ形成領域
Ｙ 配線形成領域

Claims (1)

  1. キャビティ形成領域および該キャビティ形成領域を囲繞する配線形成領域を有するガラスクロス入りの絶縁基板を準備する工程と、前記配線形成領域に第１の配線導体を形成する工程と、前記キャビティ形成領域にキャビティを形成すると同時に、前記配線形成領域の一部に前記キャビティに連接する開口部を形成する工程と、外部電極を有する電子部品を前記外部電極が前記開口部に隣接する状態に前記キャビティ内に挿入する工程と、前記絶縁基板の上下面に前記キャビティ内の隙間を充填して前記電子部品を固定するとともに前記開口部内を充填する絶縁層を形成する工程と、上面側の前記絶縁層から下面側の前記絶縁層にかけて前記開口部を通り内面に前記外部電極を露出するスルーホールを形成する工程と、前記絶縁層の表面および前記スルーホール内に前記内面に露出した前記外部電極に電気的に接続された第２の配線導体を形成する工程と、を行うことを特徴とする配線基板の製造方法。
JP2014266823A 2014-12-27 2014-12-27 配線基板の製造方法 Pending JP2016127148A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014266823A JP2016127148A (ja) 2014-12-27 2014-12-27 配線基板の製造方法
US14/963,630 US20160189979A1 (en) 2014-12-27 2015-12-09 Method for producing wiring board
KR1020150178075A KR20160079658A (ko) 2014-12-27 2015-12-14 배선 기판의 제조 방법
TW104142075A TW201637537A (zh) 2014-12-27 2015-12-15 配線基板的製造方法
CN201510983421.5A CN105744747A (zh) 2014-12-27 2015-12-24 布线基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014266823A JP2016127148A (ja) 2014-12-27 2014-12-27 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2016127148A true JP2016127148A (ja) 2016-07-11

Family

ID=56165055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014266823A Pending JP2016127148A (ja) 2014-12-27 2014-12-27 配線基板の製造方法

Country Status (5)

Country Link
US (1) US20160189979A1 (ja)
JP (1) JP2016127148A (ja)
KR (1) KR20160079658A (ja)
CN (1) CN105744747A (ja)
TW (1) TW201637537A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137253A (ja) * 2017-02-20 2018-08-30 京セラ株式会社 配線基板およびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102356808B1 (ko) * 2017-07-26 2022-01-28 삼성전기주식회사 리지드 플렉서블 인쇄회로기판 및 그 제조방법
CN114521055A (zh) * 2020-11-20 2022-05-20 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制造方法
CN113131291B (zh) * 2021-03-11 2023-05-12 东莞市晟合科技有限公司 一种搭载电子元器件的连接线及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
JP5357401B2 (ja) * 2007-03-22 2013-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103703874A (zh) * 2011-07-13 2014-04-02 揖斐电株式会社 电子部件内置电路板及其制造方法
US20130025914A1 (en) * 2011-07-25 2013-01-31 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101343296B1 (ko) * 2012-11-02 2013-12-18 삼성전기주식회사 전자부품 내장기판 제조방법 및 전자부품 내장기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137253A (ja) * 2017-02-20 2018-08-30 京セラ株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
TW201637537A (zh) 2016-10-16
US20160189979A1 (en) 2016-06-30
CN105744747A (zh) 2016-07-06
KR20160079658A (ko) 2016-07-06

Similar Documents

Publication Publication Date Title
US20160095218A1 (en) Composite wiring board and mounting structure of the same
JP6626697B2 (ja) 配線基板およびその製造方法
US9247654B2 (en) Carrier substrate and manufacturing method thereof
JP2012054297A (ja) 配線基板およびその製造方法
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
US10201099B1 (en) Manufacturing method of circuit substrate including electronic device
JP2016127148A (ja) 配線基板の製造方法
TW201446084A (zh) 電路板及其製作方法
JP2015076599A (ja) 電子部品内蔵印刷回路基板及びその製造方法
JP2014150091A (ja) 配線基板およびその製造方法
JP2015050309A (ja) 配線基板の製造方法
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
TW201507564A (zh) 電路板及其製作方法
JP6258810B2 (ja) 配線基板の製造方法
TW201431454A (zh) 電路板及其製作方法
JP6219787B2 (ja) 配線基板の製造方法
JP5370883B2 (ja) 配線基板
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法
JP2009290044A (ja) 配線基板
JP6892281B2 (ja) 配線基板およびその製造方法
JP2017199704A (ja) 配線基板の製造方法
JP2015144152A (ja) 配線基板の製造方法
KR101455533B1 (ko) 부품실장형 인쇄회로기판 제조방법
JP5187926B2 (ja) 配線基板の製造方法