JP5357401B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5357401B2
JP5357401B2 JP2007074266A JP2007074266A JP5357401B2 JP 5357401 B2 JP5357401 B2 JP 5357401B2 JP 2007074266 A JP2007074266 A JP 2007074266A JP 2007074266 A JP2007074266 A JP 2007074266A JP 5357401 B2 JP5357401 B2 JP 5357401B2
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
silicon
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007074266A
Other languages
English (en)
Other versions
JP2008235644A (ja
Inventor
健志 古澤
隆夫 鴨島
優次 網代
直仁 鈴村
勝一 福井
昌和 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007074266A priority Critical patent/JP5357401B2/ja
Priority to TW096148509A priority patent/TWI445129B/zh
Priority to US12/014,078 priority patent/US20080230847A1/en
Priority to CN2008100062888A priority patent/CN101271892B/zh
Priority to KR1020080025800A priority patent/KR101389191B1/ko
Publication of JP2008235644A publication Critical patent/JP2008235644A/ja
Priority to US12/883,031 priority patent/US8203210B2/en
Priority to US13/476,471 priority patent/US20120289032A1/en
Application granted granted Critical
Publication of JP5357401B2 publication Critical patent/JP5357401B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、特に、埋め込み配線を有する半導体装置およびその製造方法に適用して有効な技術に関する。
半導体装置の素子間は、例えば多層配線構造により結線され回路が構成される。微細化に伴い配線構造として埋込配線構造が開発されている。埋込配線構造は、例えば絶縁膜に形成された配線溝や孔などのような配線開口部内に、ダマシン（Damascene）技術（シングルダマシン（Single-Damascene）技術およびデュアルダマシン（Dual-Damascene）技術）によって、配線材料を埋め込むことで形成される。
特開２００５−１３６１５２号公報（特許文献１）には、窒化シリコン膜、酸窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜からなる絶縁膜と、その上の有機ポリマー系低誘電率絶縁材料からなる絶縁膜と、その上の窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜からなる絶縁膜との３層構造に、ダマシン銅配線を形成する技術が記載されている。
特開２００５−２２３０２１号公報（特許文献２）には、ダマシン銅配線が形成されるＳｉＯＣ膜の炭素の組成を制御する技術が記載されている。
特開２００５−１３６１５２号公報 特開２００５−２２３０２１号公報
本発明者の検討によれば、次のことが分かった。
半導体基板の主面にＭＩＳＦＥＴのような半導体素子を形成した後、半導体基板の主面上に層間絶縁膜が形成される。近年、微細化に伴いＭＩＳＦＥＴのゲート電極間の間隔が狭くなってきており、上記層間絶縁膜には、ゲート電極間などへの埋め込み性が良好な絶縁膜を用いることが望まれる。
プラズマＣＶＤ法で形成した絶縁膜は、埋め込み性が低く、狭いゲート電極間スペースを埋めきれずにボイドが発生する可能性があるのに対して、Ｏ３−ＴＥＯＳ酸化膜のように熱ＣＶＤ法で形成した絶縁膜や、ＳＯＧ（Spin-On Glass）膜のように塗布法で形成した絶縁膜は、ゲート電極間スペースなどの埋め込み性が良好である。
しかしながら、このような埋め込み性に優れた絶縁膜は、プラズマＣＶＤ法で形成した絶縁膜に比べて、吸湿性が高くなる（水分を吸収しやすくなる）ため、成膜した段階で水分含有量が高くなりやすい。
このため、埋め込み性に優れるが水分含有量が高くなりやすい層間絶縁膜にコンタクトホールを形成してプラグを埋め込んだ後、その上層に更に絶縁膜を形成してダマシン技術で配線を形成すると、この層間絶縁膜の水分含有量が高いことに起因して、配線の信頼性が低下する可能性があることが分かった。すなわち、水分含有量が多くなりやすい層間絶縁膜上に、耐湿性が低い絶縁膜を形成した場合、その界面が電気的に弱くなり、銅配線中の銅（Ｃｕ）の拡散が無くとも、この界面を介して絶縁破壊しやすいことが、本発明者の検討で分かった。
本発明の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、半導体基板の半導体素子が形成された主面上に形成されコンタクトホールおよびそこに埋め込まれたプラグを有する第１絶縁膜と、前記第１絶縁膜上に下から順に形成された第２、第３および第４絶縁膜と、前記第２、第３および第４絶縁膜に形成された配線開口部に埋め込まれた第１配線とを有し、前記第２絶縁膜を前記第１絶縁膜よりもＳｉ原子の数密度が大きな膜としたものである。
また、本発明は、半導体基板の半導体素子が形成された主面上に形成されコンタクトホールおよびそこに埋め込まれたプラグを有する第１絶縁膜と、前記第１絶縁膜上に下から順に形成された第２、第３および第４絶縁膜と、前記第２、第３および第４絶縁膜に形成された配線開口部に埋め込まれた第１配線とを有し、前記第２絶縁膜をプラズマＣＶＤ法で形成し、前記第１絶縁膜を塗布法または熱ＣＶＤ法で形成したものである。
また、本発明は、半導体基板の半導体素子が形成された主面上に第１絶縁膜を形成し、前記第１絶縁膜にコンタクトホールを形成してプラグで埋め込み、前記プラグが埋め込まれた前記第１縁膜上に前記第１絶縁膜よりもＳｉ原子の数密度が大きな第２絶縁膜を形成し、前記第２絶縁膜上に第３および第４絶縁膜を順に形成する。それから、前記第３絶縁膜をエッチングストッパとして前記第４絶縁膜をエッチングしてから前記第３および第２絶縁膜をエッチングして前記第２、第３および第４絶縁膜に配線開口部を形成し、前記配線開口部内に第１配線を形成するものである。
また、本発明は、半導体基板の半導体素子が形成された主面上に塗布法または熱ＣＶＤ法で第１絶縁膜を形成し、前記第１絶縁膜にコンタクトホールを形成してプラグで埋め込み、前記プラグが埋め込まれた前記第１縁膜上にプラズマＣＶＤ法で第２絶縁膜を形成し、前記第２絶縁膜上に第３および第４絶縁膜を順に形成する。それから、前記第３絶縁膜をエッチングストッパとして前記第４絶縁膜をエッチングしてから前記第３および第２絶縁膜をエッチングして前記第２、第３および第４絶縁膜に配線開口部を形成し、前記配線開口部内に第１配線を形成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の信頼性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
本実施の形態の半導体装置およびその製造工程を図面を参照して説明する。図１〜図１４は、本発明の一実施の形態である半導体装置、例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の製造工程中の要部断面図である。
本実施の形態の半導体装置を製造するには、まず、図１に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を用意（準備）する。それから、半導体基板１の主面に素子分離領域２を形成する。素子分離領域２は酸化シリコンなどからなり、例えばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidization of Silicon ）法などにより形成することができる。
次に、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域にｐ型ウエル３ａを形成し、半導体基板１のｐチャネル型ＭＩＳＦＥＴを形成する領域にｎ型ウエル３ｂを形成する。ｐ型ウエル３ａは、例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成することができ、ｎ型ウエル３ｂは、例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどによって形成することができる。
次に、半導体基板１の主面（すなわちｐ型ウエル３ａおよびｎ型ウエル３ｂの表面）にゲート絶縁膜４を形成する。ゲート絶縁膜４は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
次に、図２に示されるように、ｐ型ウエル３ａのゲート絶縁膜４上にゲート電極５ａを形成し、ｎ型ウエル３ｂのゲート絶縁膜４上にゲート電極５ｂを形成する。ゲート電極５ａ，５ｂは、例えば多結晶シリコン膜（ドープトポリシリコン膜）などからなる。ゲート電極５ａ，５ｂを形成するには、例えば、まず半導体基板１上に多結晶シリコン膜を形成する。それから、フォトレジスト膜（図示せず）をマスクとして用いてこの多結晶シリコン膜のｎチャネル型ＭＩＳＦＥＴを形成する領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入して低抵抗のｎ型半導体膜とし、他のフォトレジスト膜（図示せず）をマスクとして用いてこの多結晶シリコン膜のｐチャネル型ＭＩＳＦＥＴを形成する領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入して低抵抗のｐ型半導体膜とする。そして、この多結晶シリコン膜をフォトリソグラフィ法およびドライエッチング法を用いてパターニングすることにより、ゲート電極５ａ，５ｂを形成することができる。
次に、ｐ型ウエル３ａのゲート電極５ａの両側の領域にリン（Ｐ）などのｎ型の不純物をイオン注入して、低不純物濃度のｎ−型半導体領域６ａを形成し、またｎ型ウエル３ｂのゲート電極５ｂの両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入して、低不純物濃度のｐ−型半導体領域６ｂを形成する。
次に、ゲート電極５ａ，５ｂの側壁上に、例えば酸化シリコンなどからなるサイドウォール（サイドウォールスペーサ、側壁絶縁膜）７を形成する。サイドウォール７は、例えば、半導体基板１上に酸化シリコン膜を堆積し、この酸化シリコン膜を異方性エッチング（エッチバック）することによって形成することができる。
次に、ｐ型ウエル３ａのゲート電極５ａおよびサイドウォール７の両側の領域にリン（Ｐ）などのｎ型の不純物をイオン注入することにより、ｎ＋型半導体領域８ａ（ソース、ドレイン）を形成する。また、ｎ型ウエル３ｂのゲート電極５ｂおよびサイドウォール７の両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、ｐ＋型半導体領域（ソース、ドレイン）８ｂを形成する。ｎ＋型半導体領域８ａはｎ−型半導体領域６ａよりも不純物濃度が高く、ｐ＋型半導体領域８ｂは、ｐ−型半導体領域６ｂよりも不純物濃度が高い。
次に、ゲート電極５ａ，５ｂ、ｎ＋型半導体領域８ａおよびｐ＋型半導体領域８ｂの表面を露出させ、例えばニッケル（Ｎｉ）膜のような金属膜を堆積して熱処理することによって、図３に示されるように、ゲート電極５ａ，５ｂ、ｎ＋型半導体領域８ａおよびｐ＋型半導体領域８ｂの表面に、それぞれ金属シリサイド層９を形成する。これにより、ｎ＋型半導体領域８ａおよびｐ＋型半導体領域８ｂの拡散抵抗や、コンタクト抵抗などを低抵抗化することができる。その後、未反応の金属膜（ニッケル膜）は除去する。
本実施の形態では、金属シリサイド層９は、微細化による低抵抗化の要求から、コバルトシリサイドではなく、ニッケルシリサイドからなることが好ましい。金属シリサイド層９をニッケルシリサイド層とすることで、金属シリサイド層９の抵抗をより低くすることができ、ｎ＋型半導体領域８ａおよびｐ＋型半導体領域８ｂの拡散抵抗や、コンタクト抵抗などをより低減できる。但し、ニッケルシリサイドは、コバルトシリサイドなどと比べて耐熱性が低く、約５００℃で相転移を起こす。このため、金属シリサイド層９の形成後には、約５００℃以下の熱処理しか許容できなくなる。
このようにして、半導体基板１のｐ型ウエル３ａにｎチャネル型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑｎが形成され、半導体基板１のｎ型ウエル３ｂにｐチャネル型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑｐが形成される。
次に、図４に示されるように、半導体基板１上に、ゲート電極５ａ，５ｂおよびサイドウォール７を覆うように、窒化シリコンなどからなる絶縁膜（エッチングストッパ膜、第５絶縁膜）１０と酸化シリコンなどからなる絶縁膜（層間絶縁膜、第１絶縁膜）１１とを下から順に形成（堆積）する。この際、ＭＩＳＦＥＴＱｎ，Ｑｐが形成された半導体基板１の主面上に絶縁膜１０を形成してから、絶縁膜１０上に絶縁膜１１を形成するが、ゲート電極５ａ，５ｂ間（のスペース）が絶縁膜１１で埋められるように、絶縁膜１１を形成する。絶縁膜１０の膜厚（堆積膜厚、半導体基板１の主面に垂直な方向の膜厚）は、絶縁膜１１の膜厚（堆積膜厚、半導体基板１の主面に垂直な方向の膜厚）よりも薄い。絶縁膜１１は層間絶縁膜として機能する絶縁膜であり、絶縁膜１０は、絶縁膜１１にコンタクトホールを形成する際のエッチングストッパ膜として機能する絶縁膜である。絶縁膜１０と絶縁膜１１とは、両者のエッチング速度を異ならせることができる材料により形成されており、絶縁膜１０は絶縁膜１１と異なる材料の絶縁膜（好ましくは窒化シリコン膜）により形成されている。
本実施の形態では、絶縁膜１１は、シリコン（Ｓｉ）と酸素（Ｏ）とを（構成元素として）含有する絶縁体膜であり、好ましくはシリコン（Ｓｉ）と酸素（Ｏ）とを主成分とし、より好ましくは酸化シリコン（ＳｉＯｘ）膜である。なお、酸化シリコン膜は、典型的には二酸化シリコン（ＳｉＯ２）膜であるが、本実施の形態では、化学量論比（ＳｉＯ２）からＳｉ（シリコン）とＯ（酸素）の原子比（原子数比）がずれている場合も、酸化シリコン膜に含むものとする。
絶縁膜１１におけるＳｉ（シリコン）とＯ（酸素）の組成比、すなわち絶縁膜１１におけるＳｉ（シリコン）とＯ（酸素）の原子数比（Ｏ原子数／Ｓｉ原子数）は、１．５以上であることが好ましい。この場合、絶縁膜１１は、酸素（Ｏ）含有量がシリコン（Ｓｉ）含有量に対して原子数比で１．５倍以上となる。また、絶縁膜１１の組成をＳｉＯｘで表記すると、このＳｉＯｘにおけるｘは１．５以上（ｘ≧１．５）となる。
また、絶縁膜１１が、更に微量の炭素（Ｃ）を含有することもできるが、絶縁膜１１におけるＳｉ（シリコン）とＣ（炭素）の組成比、すなわち絶縁膜１１におけるＳｉ（シリコン）とＣ（炭素）の原子数比（Ｃ原子数／Ｓｉ原子数）は、０．０５以下であることが好ましい。この場合、絶縁膜１１は、炭素（Ｃ）含有量がシリコン（Ｓｉ）含有量に対して原子数比で５％以下となる。また、絶縁膜１１の組成をＳｉＯｘＣｙで表記すると、このＳｉＯｘＣｙにおけるｘは１．５以上（ｘ≧１．５）でｙは０．０５以下（ｙ≦０．０５）となる。
また、絶縁膜１１は、更に水素（Ｈ）を含有することもできる。
近年、微細化に伴いＭＩＳＦＥＴのゲート電極間の間隔が狭くなってきており、ゲート電極間スペースを埋めるように形成すべき絶縁膜１１としては、埋め込み性が良好な絶縁膜を用いることが望まれる。プラズマＣＶＤ（ＣＶＤ：Chemical Vapor Deposition）法で形成した絶縁膜は、埋め込み性が低く、狭いゲート電極間スペースを埋めきれずにボイドが発生する可能性があるので、本実施の形態では、絶縁膜１１として、プラズマＣＶＤ法で形成した絶縁膜を用いない。それに対して、Ｏ３−ＴＥＯＳ酸化膜のように熱ＣＶＤ法で形成した絶縁膜や、ＳＯＧ膜のように塗布法で形成した絶縁膜は、ゲート電極間スペースなどの埋め込み性が良好なことから、本実施の形態では、これら埋め込み性が良好な絶縁膜を絶縁膜１１として用いる。すなわち、本実施の形態では、絶縁膜１１は、ゲート電極間の狭いスペースを埋め込み可能な絶縁膜（埋め込み性の高い絶縁膜、リフロー性の高い絶縁膜）からなり、プラズマＣＶＤ法ではなく、熱ＣＶＤ法または塗布法を用いて形成することが好ましく、より好ましくはＯ３−ＴＥＯＳ酸化膜またはＳＯＧ（Spin On Glass）膜とすることができる。絶縁膜１１に用いるＳＯＧ膜としては、例えばポリシラザン系のＳＯＧ膜を用いることができる。ＳＯＧ膜は塗布後にアニール（熱処理）するが、この塗布後のアニール温度は４００℃〜５００℃である。ポリシラザン系ＳＯＧ膜では、Ｎ（窒素）成分を酸化させるためにアニールは酸化雰囲気で行う。
なお、Ｏ３−ＴＥＯＳ酸化膜とは、Ｏ３（オゾン）およびＴＥＯＳ（Tetraethoxysilane：テトラエトキシシラン）を原料ガス（ソースガス）として用いて熱ＣＶＤ法により形成した酸化シリコン膜である。成膜時の基板温度は４００℃〜５００℃である。
上記のように、本実施の形態では、好ましくは金属シリサイド層９をニッケルシリサイド層としている。このため、上記のように、金属シリサイド層９を構成するニッケルシリサイドの耐熱性（約５００℃）の制限が生じる。従って、絶縁膜１１を熱ＣＶＤ法で成膜する場合は、成膜温度（基板温度）を５００℃（すなわち金属シリサイド層９を構成するニッケルシリサイドの相転移温度）以下にし、絶縁膜１１を塗布法で成膜する場合は、塗布後のアニール温度（塗布膜を硬化するための熱処理温度）を５００℃（すなわち金属シリサイド層９を構成するニッケルシリサイドの相転移温度）以下にすることが好ましい。
次に、図５に示されるように、ＣＭＰ（Chemical Mechanical Polishing）法などを用いて、絶縁膜１１の上面を平坦化する。なお、絶縁膜１１を成膜した段階で絶縁膜１１の平坦性が高ければ、この絶縁膜１１の平坦化処理を省略することもできる。
次に、図６に示されるように、絶縁膜１１上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて絶縁膜１１および絶縁膜１０を順次ドライエッチングすることにより、絶縁膜１０，１１にコンタクトホール（第１開口部、開口部、孔、貫通孔）１２を形成する。コンタクトホール１２は、絶縁膜１０および絶縁膜１１からなる積層膜に形成され、ゲート電極５ａ，５ｂ、ｎ＋型半導体領域８ａおよびｐ＋型半導体領域８ｂの上部などに形成される。コンタクトホール１２の底部では、半導体基板１の主面の一部、例えばｎ＋型半導体領域８ａおよびｐ＋型半導体領域８ｂの一部やゲート電極５ａ，５ｂの一部などが露出される。
コンタクトホール１２を形成するためのドライエッチング工程では、まず、絶縁膜１０よりも絶縁膜１１をドライエッチングしやすいエッチング条件で絶縁膜１１をエッチングして絶縁膜１０をエッチングストッパとして機能させ、それから、絶縁膜１１よりも絶縁膜１０をドライエッチングしやすいエッチング条件で絶縁膜１０をエッチングして絶縁膜１０，１１を貫通するコンタクトホール１２を形成する。コンタクトホール１２を形成するために絶縁膜１１をエッチングする際に絶縁膜１０をエッチングストッパとして用いることで、その掘り過ぎにより基板領域に損傷を与えたり、加工寸法精度が劣化したりすることを回避することができる。このため、絶縁膜１０を形成することが好ましいが、不要であれば、絶縁膜１０の形成を省略することもできる。絶縁膜１０を形成した場合には、コンタクトホール１２は、絶縁膜１０と絶縁膜１１とからなる積層膜に形成されるが、絶縁膜１０の形成を省略した場合には、コンタクトホール１２は絶縁膜１１に形成される。
次に、図７に示されるように、コンタクトホール１２内に、タングステン（Ｗ）膜または銅（Ｃｕ）膜などの導電体からなるプラグ（導体部、第１導体部）１３を形成する。プラグ１３は、絶縁膜１０，１１に形成されたコンタクトホール１２内に埋め込まれた導体部（第１導体部）である。プラグ１３は、例えば、コンタクトホール１２の内部（側壁および底部）を含む絶縁膜１１上に導電性バリア膜（バリア導体膜）１３ａを形成した後、主導体膜１３ｂを導電性バリア膜１３ａ上にコンタクトホール１２内を埋めるように形成し、絶縁膜１１上の不要な主導体膜１３ｂおよび導電性バリア膜１３ａをＣＭＰ法またはエッチバック法などによって除去することにより形成することができる。主導体膜１３ｂおよび導電性バリア膜１３ａを研磨する際には、研磨の選択性が悪く、絶縁膜１１の上部が一緒に削れる場合もある。導電性バリア膜１３ａは、チタン膜、窒化チタン膜あるいはそれらの積層膜などからなり、主導体膜１３ｂは、例えばタングステン（Ｗ）膜または銅（Ｃｕ）膜などからなる。このように、プラグ１３は、銅（Ｃｕ）またはタングステン（Ｗ）を主成分とする主導体膜１３ｂと、主導体膜１３ｂの側壁および底部を覆う導電性バリア膜１３ａとを有している。
次に、図８に示されるように、プラグ１３が埋め込まれた絶縁膜１１上に絶縁膜（第２絶縁膜）１４を形成する。
上記のように、絶縁膜１１には、プラズマＣＶＤ法で形成した絶縁膜は用いず、熱ＣＶＤ法で形成した絶縁膜（Ｏ３−ＴＥＯＳ酸化膜）や塗布法で形成した絶縁膜（ＳＯＧ膜）のように埋め込み性が高い絶縁膜を用いる。しかしながら、このような埋め込み性が高い絶縁膜は、プラズマＣＶＤ法で形成した絶縁膜に比べて緻密さが低くＳｉ（シリコン）原子の数密度が小さくなり、吸湿性が高くなるため、成膜した段階で吸湿しており、水分含有量が高くなりやすい。絶縁膜１１の成膜工程の後、本実施の形態とは異なり、例えば８００℃以上の高温でアニールすれば、絶縁膜１１は緻密になってＳｉ原子の数密度が大きくなり吸湿しにくくなるが、金属シリサイド層９を構成するニッケルシリサイドの耐熱性（約５００℃）の制限があるため、これはできない。このため、絶縁膜１１上に、絶縁膜１１に接するように耐湿性が低い膜を形成すると、その膜と絶縁膜１１との界面が電気的に弱くなって絶縁破壊経路となり、絶縁破壊耐性が低下する可能性がある。
このため、本実施の形態では、プラグ１３が埋め込まれた絶縁膜１１上に絶縁膜１４を形成するが、この絶縁膜１４は、電気特性と耐湿性に優れた膜とするため、プラズマＣＶＤ法により形成することが好ましい。
絶縁膜１４は、シリコン（Ｓｉ）と酸素（Ｏ）とを（構成元素として）含有する絶縁体膜であるが、シリコン（Ｓｉ）と酸素（Ｏ）とを主成分とすることが好ましく、より好ましくは酸化シリコン（ＳｉＯｘ）膜または酸窒化シリコン（ＳｉＯＮ）膜である。ここで、酸窒化シリコン膜（ＳｉＯＮ）膜は、シリコン（Ｓｉ）と酸素（Ｏ）とを主成分としこれに窒素（Ｎ）が導入された絶縁体膜である。
絶縁膜１４におけるＳｉ（シリコン）とＯ（酸素）の組成比、すなわち絶縁膜１４におけるＳｉ（シリコン）とＯ（酸素）の原子数比（Ｏ原子数／Ｓｉ原子数）は、１．５以上であることが好ましい。この場合、絶縁膜１４は、酸素（Ｏ）含有量がシリコン（Ｓｉ）含有量に対して原子数比で１．５倍以上となる。また、絶縁膜１４の組成をＳｉＯｘ（絶縁膜１４が酸化シリコン膜の場合に対応）またはＳｉＯｘＮｙ（絶縁膜１４が酸窒化シリコン膜の場合に対応）で表記すると、このＳｉＯｘまたはＳｉＯｘＮｙにおけるｘは１．５以上（ｘ≧１．５）となる。
絶縁膜１４を、窒素（Ｎ）を含有しない酸化シリコン（ＳｉＯｘ）膜とすれば、絶縁膜１４の誘電率を低くでき、後述する配線２０間の寄生容量を低減することができる。また、絶縁膜１４をシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とを含有する酸窒化シリコン（ＳｉＯＮ）膜とする場合は、絶縁膜１４におけるＳｉ（シリコン）とＮ（窒素）の組成比、すなわち絶縁膜１４におけるＳｉ（シリコン）とＮ（窒素）の原子数比（Ｎ原子数／Ｓｉ原子数）は、０．２以下であることが好ましい。この場合、絶縁膜１４は、窒素（Ｎ）含有量がシリコン（Ｓｉ）含有量に対して原子数比で２０％以下となる。また、絶縁膜１４の組成をＳｉＯｘＮｙで表記すると、このＳｉＯｘＮｙにおけるｘは１．５以上（ｘ≧１．５）でｙは０．２以下（ｙ≦０．２）となる。絶縁膜１４におけるＳｉ（シリコン）とＮ（窒素）の原子数比（Ｎ原子数／Ｓｉ原子数）を０．２以下とすることで、窒素（Ｎ）を導入したことによる絶縁膜１４の誘電率の増加を抑制して、後述する配線２０間の寄生容量を低減することができる。
また、絶縁膜１４が、更に微量の炭素（Ｃ）を含有することもできるが、絶縁膜１４におけるＳｉ（シリコン）とＣ（炭素）の組成比、すなわち絶縁膜１４におけるＳｉ（シリコン）とＣ（炭素）の原子数比（Ｃ原子数／Ｓｉ原子数）は、０．０５以下であることが好ましい。この場合、絶縁膜１４は、炭素（Ｃ）含有量がシリコン（Ｓｉ）含有量に対して原子数比で５％以下となる。また、絶縁膜１４の組成をＳｉＯｘＣｙで表記すると、このＳｉＯｘＣｙにおけるｘは１．５以上（ｘ≧１．５）でｙは０．０５以下（ｙ≦０．０５）となる。
また、絶縁膜１４は、更に水素（Ｈ）を含有することもできる。
上記のように、プラズマＣＶＤ法で形成した絶縁膜（ここでは絶縁膜１４）は、熱ＣＶＤ法または塗布法で形成した絶縁膜（ここでは絶縁膜１１）に比べて、狭いスペースの埋め込み性は劣るが、緻密で膜中のＳｉ（シリコン）原子の数密度が大きな膜となり、それによって吸湿性が低くかつ耐湿性が高くなる。絶縁膜１４は、絶縁膜１１の平坦な上面上に形成されるので、埋め込み性は問題とならず、水分含有量が高くなりやすい絶縁膜１１上を、絶縁膜１１よりもＳｉ（シリコン）原子の数密度が大きく耐湿性に優れた絶縁膜１４で覆うことができる。このため、絶縁膜１１と絶縁膜１４の界面は電気的に弱くならず、絶縁破壊経路が生成されるのを防止でき、絶縁破壊耐性を向上することができる。
また、絶縁膜１４の膜厚が薄すぎると、絶縁膜１４を設けたことによる絶縁破壊耐性の向上効果が小さくなる。このため、絶縁膜１４の膜厚（堆積膜厚、半導体基板１の主面に垂直な方向の膜厚）は、１０ｎｍ以上であることがより好ましく、これにより、絶縁膜１４を設けたことによる絶縁破壊耐性の向上効果を的確に得ることができる。また、絶縁膜１４の膜厚が厚すぎると、後述する配線２０の厚みが変動しやすくなる。このため、絶縁膜１４の膜厚（堆積膜厚、半導体基板１の主面に垂直な方向の膜厚）は、後述する配線２０の厚み（半導体基板１の主面に垂直な方向の膜厚）の１／３以下であることがより好ましく、これにより、後述する配線２０の厚みの変動を的確に防止できる。また、形成すべき配線（後述する配線２０）の厚みにもよるが、絶縁膜１４の膜厚（堆積膜厚）は、例えば１０〜５０ｎｍ程度とすることができる。
このように、本実施の形態では、絶縁膜１４（第２絶縁膜）は、絶縁膜１１（第１絶縁膜）よりも、Ｓｉ（シリコン）原子の数密度が大きな膜である。ここで、Ｓｉ（シリコン）原子の数密度とは、単位体積当たりのＳｉ（シリコン）原子の数に対応する。従って、絶縁膜１４は、絶縁膜１１よりも、単位体積当たりのＳｉ（シリコン）原子の数が大きいと言うこともできる。
絶縁膜１１，１４のようにシリコン（Ｓｉ）および酸素（Ｏ）を主成分とする絶縁膜の場合、Ｓｉ（シリコン）原子の数密度が小さいほど、膜の緻密さが低くなり、吸湿性（水分の吸収しやすさ）が高くなる。このＳｉ（シリコン）原子の数密度が小さいほど吸湿性（水分の吸収しやすさ）が高くなるという関係は、シリコン（Ｓｉ）と酸素（Ｏ）とで構成される酸化シリコン（ＳｉＯｘ）膜の場合はもちろん、シリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成される酸窒化シリコン（ＳｉＯＮ）膜の場合にも、膜中のＳｉ（シリコン）とＮ（窒素）の原子数比（Ｎ原子数／Ｓｉ原子数）が０．２以下であれば、成り立つ。また、酸化シリコン膜同士を比べた場合、酸窒化シリコン膜同士を比べた場合、あるいは酸化シリコン膜と酸窒化シリコン膜とを比べた場合のいずれであっても、酸窒化シリコン膜中のＳｉ（シリコン）とＮ（窒素）の原子数比（Ｎ原子数／Ｓｉ原子数）が０．２以下であれば、上記のＳｉ（シリコン）原子の数密度が小さいほど吸湿性（水分の吸収しやすさ）が高くなるという関係は成り立つ。また、絶縁膜１１，１４の一方または両方が、更に微量（膜中のＳｉ（シリコン）とＣ（炭素）の原子数比（Ｃ原子数／Ｓｉ原子数）が０．０５以下程度）の炭素（Ｃ）を含有する場合でも、上記のＳｉ（シリコン）原子の数密度が小さいほど吸湿性（水分の吸収しやすさ）が高くなるという関係は成り立つ。従って、本実施の形態では、絶縁膜１４は絶縁膜１１よりもＳｉ（シリコン）原子の数密度が大きい膜であり、絶縁膜１４は絶縁膜１１よりも吸湿性が低い膜である。
また、絶縁膜１１，１４のようにシリコン（Ｓｉ）および酸素（Ｏ）を主成分とする絶縁膜は、フッ酸（ＨＦ）によりエッチングされ得るが、Ｓｉ（シリコン）原子の数密度が小さいほど（従って吸湿性が高いほど）、フッ酸によるエッチング速度が大きくなる（ウェットエッチングされ易くなる）。このため、絶縁膜１１，１４のようにシリコン（Ｓｉ）および酸素（Ｏ）を主成分とする絶縁膜の場合、フッ酸によるエッチング速度が大きい（速い）ほど、よりＳｉ（シリコン）原子の数密度が小さく、吸湿性が高い膜であると判断することができる。このため、フッ酸によるエッチング速度を比べることで、絶縁膜１１と絶縁膜１４のどちらがよりＳｉ（シリコン）原子の数密度が大きく吸湿性が低い膜であるかを判別することができる。本実施の形態では、絶縁膜１４（第２絶縁膜）は絶縁膜１１（第１絶縁膜）よりもＳｉ（シリコン）原子の数密度が大きく吸湿性が低い膜であるので、フッ酸によるエッチングを行った場合、フッ酸によるエッチング速度は、絶縁膜１１（第１絶縁膜）よりも絶縁膜１４（第２絶縁膜）の方が小さく（遅く）なる。すなわち、Ｏ３−ＴＥＯＳ酸化膜やＳＯＧ膜（絶縁膜１１）よりも、プラズマＣＶＤ法で形成した酸化シリコン膜または酸窒化シリコン膜（絶縁膜１４）の方が、Ｓｉ（シリコン）原子の数密度が大きく、フッ酸によるエッチング速度が小さな膜であり、吸湿性が低い。
次に、絶縁膜１４上に絶縁膜（第３絶縁膜、エッチングストッパ膜）１５を形成する。それから、絶縁膜１５上に絶縁膜１６（第４絶縁膜、層間絶縁膜）を形成する。
絶縁膜１５は、その上層の絶縁膜１６に配線形成用の溝や孔（後述する開口部１７）をエッチングにより形成する際に、その掘り過ぎにより下層に損傷を与えたり、加工寸法精度が劣化したりすることを回避するために形成される。すなわち、絶縁膜１５は、その上層の絶縁膜絶縁膜１６をエッチングする際にエッチングストッパ（エッチングストッパ膜）として機能することができる。このため、絶縁膜１５と絶縁膜１６とは、互いに異なる材料膜により構成され、エッチング速度が異なり得る材料膜により構成される。
絶縁膜１６をエッチングする際に絶縁膜１５をエッチングストッパとして機能させるには、絶縁膜１６に対するエッチング選択比が高い（例えばエッチング選択比が３以上の）絶縁膜を絶縁膜１５として用いることが好ましい。このようなエッチング選択比が高い材料として窒化シリコン（ＳｉＮ）と炭化シリコン（ＳｉＣ）系材料とが考えられるが、窒化シリコンは誘電率が高く（例えば比誘電率ｋ＝７〜８）、配線間の寄生容量を高めてしまうので、それよりも誘電率が低い（例えば比誘電率ｋ＝３．５〜５程度の）炭化シリコン（ＳｉＣ）系材料を絶縁膜１５に用いることが、高エッチング選択比および低誘電率を実現できるので好ましい。
しかしながら、炭化シリコン系材料膜は、酸化シリコン膜に比べてリーク電流が大きく絶縁耐圧が低いのに加えて、更に耐湿性が弱く（低く）、吸湿により電気特性が劣化し易いという性質を有している。このため、水分含有量が多くなりやすい絶縁膜１１に炭化シリコン系材料膜が直接的に接していると、その界面が電気的に弱くなり、絶縁破壊経路となる可能性がある。
そこで、本実施の形態では、水分含有量が多くなりやすい絶縁膜１１上には、絶縁膜１１よりもＳｉ（シリコン）原子の数密度が大きく、吸湿性が低くかつ耐湿性に優れた絶縁膜１４を形成し、この絶縁膜１４上に絶縁膜１５を形成することで、絶縁膜１５に耐湿性が弱い炭化シリコン系材料を用いたとしても、水分含有量が多くなりやすい絶縁膜１１に絶縁膜１５が直接接しないようにしている。従って、絶縁膜１５に炭化シリコン系材料膜を用いても、耐湿性が弱いことに起因した問題が生じるのを防止することができる。
このため、本実施の形態では、絶縁膜１５は、炭化シリコン（ＳｉＣ）系材料膜、すなわちシリコン（Ｓｉ）と炭素（Ｃ）とを（構成元素として）含有する絶縁体膜である。絶縁膜１５を構成する炭化シリコン（ＳｉＣ）系材料は、シリコン（Ｓｉ）と炭素（Ｃ）を主成分とすることが好ましいが、シリコン（Ｓｉ）および炭素（Ｃ）以外に、水素（Ｈ）、窒素（Ｎ）、酸素（Ｏ）が含まれていても良い。従って、絶縁膜１５として、Ｓｉ（シリコン）と炭素（Ｃ）とで構成されるＳｉＣ膜（炭化シリコン膜）、Ｓｉ（シリコン）と炭素（Ｃ）と窒素（Ｎ）とで構成されるＳｉＣＮ膜（炭窒化シリコン膜）、またはＳｉ（シリコン）と炭素（Ｃ）と酸素（Ｏ）とで構成されるＳｉＣＯ膜を用いることができる。ここで、ＳｉＣＮ膜は、シリコン（Ｓｉ）と炭素（Ｃ）とを主成分としこれに窒素（Ｎ）が導入された絶縁体膜であり、ＳｉＣＯ膜は、シリコン（Ｓｉ）と炭素（Ｃ）とを主成分としこれに酸素（Ｏ）が導入された絶縁体膜である。このように絶縁膜１５に炭化シリコン（ＳｉＣ）系材料を用いることで、絶縁膜１５の誘電率（比誘電率）を、窒化シリコンの誘電率（比誘電率）よりも低くすることができる。
絶縁膜１６は、層間絶縁膜として機能し、シリコン（Ｓｉ）と酸素（Ｏ）とを（構成元素として）含有する絶縁体膜である。絶縁膜１６が、低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜、Ｌｏｗ−Ｋ材料）からなる低誘電率絶縁膜であれば、隣接配線間の寄生容量を低減できるので、より好ましい。なお、低誘電率絶縁膜（Ｌｏｗ−Ｋ絶縁膜）とは、パッシベーション膜に含まれる酸化シリコン膜（たとえばＴＥＯＳ（Tetraethoxysilane）酸化膜）の誘電率よりも低い誘電率を有する絶縁膜を例示できる。一般的には、ＴＥＯＳ酸化膜の比誘電率（ε＝４．１〜４．２程度）よりも低い比誘電率を有する絶縁膜（絶縁材料）を、低誘電率絶縁膜（低誘電率材料）と言う。
上記低誘電率材料としては、有機ポリマー系材料とシリカ系材料がある。このうち、主成分としてＳｉを含まない有機ポリマーは変形しやすく、変形しにくい配線部に応力が集中して断線しやすいという欠点がある。そこで、Ｓｉ（シリコン）とＯ（酸素）を主成分とするシリカ系材料が主に用いられる。本実施の形態では、絶縁膜１６に低誘電率材料を用いる場合には、このシリカ系材料（シリカ系低誘電率材料）を用いる。
上記シリカ系低誘電率材料としては、例えば、Ｓｉ−Ｆ、Ｓｉ−ＣＨ３を含むものがある。Ｓｉ−Ｆ系材料はＳｉＯＦまたはＦＳＧ（Fluorinated Silica Glass）、Ｓｉ−ＣＨ３系材料はＳｉＯＣまたはＯＳＧ(Organo Silica Glass)、と一般的に呼ばれ、比誘電率はそれぞれ３．５〜３．８、２．１〜３．３程度である。一般的な成膜方法を、以下で説明する。Ｓｉ−Ｆ系材料はプラズマＣＶＤ法で形成される。原料ガスの主成分は、Ｓｉ含有成分（ＳｉＨ４、ＴＥＯＳ（Tetraethoxysilane）等）、酸化剤（Ｏ２、Ｎ２Ｏ等）、及びＦ含有成分（ＳｉＦ４、ＣＦ４等）であり、基板温度は３５０〜４００℃である。Ｓｉ−ＣＨ３系材料は、回転塗布法でもＣＶＤ法でも形成できる。回転塗布法に用いるのは、Ｓｉ−Ｏ含有成分（ＴＥＯＳ等）とＳｉ−ＣＨ３含有成分（ＭＴＥＳ（Monomethyltriethoxysilane）やＤＭＤＥＳ（Dimethyldiethoxysilane）等）のアルコール溶液等から合成したオリゴマー溶液である。これを基板に回転塗布し、４００〜４５０℃で加熱硬化する。ＣＶＤ法で形成する場合、原料ガスの主成分は、Ｓｉ−ＣＨ３含有成分（３ＭＳ（Trimethylsilane）、ＴＭＣＴＳ（Tetramethylcyclo-tetrasiloxanes）等）、酸化剤（Ｏ２、ＣＯ２等）等であり、基板温度は３５０〜４００℃である。
また、絶縁膜１６に上記のような低誘電率材料を用いれば（すなわち絶縁膜１６を酸化シリコン膜よりも低い誘電率を有する絶縁膜とすれば）、隣接配線間の寄生容量を低減できるが、絶縁膜１６として、Ｓｉ（シリコン）とＯ（酸素）とで構成される酸化シリコン（ＳｉＯｘ）膜、またはＳｉ（シリコン）とＯ（酸素）とＮ（窒素）とで構成される酸窒化シリコン（ＳｉＯＮ）膜を用いることもできる。ここで、酸窒化シリコン膜（ＳｉＯＮ）膜は、シリコン（Ｓｉ）と酸素（Ｏ）とを主成分としこれに窒素（Ｎ）が導入された絶縁体膜である。従って、絶縁膜１６は、シリコン（Ｓｉ）と酸素（Ｏ）とを含有する絶縁膜であるが、シリコン（Ｓｉ）および酸素（Ｏ）以外に、窒素（Ｎ）、炭素（Ｃ）、フッ素（Ｆ）、水素（Ｈ）が含まれていても良い。
このように、絶縁膜１６は、シリコン（Ｓｉ）と酸素（Ｏ）とを含有し、好ましくはシリコン（Ｓｉ）と酸素（Ｏ）を主成分とし、より好ましくは、酸化シリコン膜、酸窒化シリコン膜、または酸化シリコン膜よりも低い誘電率を有する絶縁膜（低誘電率絶縁膜）である。絶縁膜１６として低誘電率絶縁膜を用いる場合は、上記のようにＳｉ（シリコン）とＯ（酸素）を主成分とするシリカ系低誘電率材料を用いる。
絶縁膜１６におけるＳｉ（シリコン）とＯ（酸素）の組成比、すなわち絶縁膜１６におけるＳｉ（シリコン）とＯ（酸素）の原子数比（Ｏ原子数／Ｓｉ原子数）は、１．０以上であることが好ましい。この場合、絶縁膜１６は、酸素（Ｏ）含有量がシリコン（Ｓｉ）含有量に対して原子数比で１．０倍以上となり、換言すれば、絶縁膜１６は、酸素（Ｏ）含有量がシリコン（Ｓｉ）含有量以上となる。また、絶縁膜１６の組成をＳｉＯｘ（絶縁膜１６が酸化シリコン膜の場合に対応）、ＳｉＯｘＦｙ（絶縁膜１６がフッ素を含有するシリカ系低誘電率材料膜の場合に対応）またはＳｉＯｘＣｙ（絶縁膜１６が炭素を含有するシリカ系低誘電率材料膜の場合に対応）と表記すると、このＳｉＯｘ、ＳｉＯｘＦｙまたはＳｉＯｘＣｙにおけるｘは１．０以上（ｘ≧１．０）となる。また、比誘電率を低く（例えば３．３以下に）するためには、上記ＳｉＯｘＣｙにおけるｙは０．５以上（ｙ≧０．５）とするのが好ましい。
また、本実施の形態では、上記のように、絶縁膜１６をエッチングする際に炭化シリコン（ＳｉＣ）系材料からなる絶縁膜１５をエッチングストッパとして用いる。このため、絶縁膜１５のエッチング選択比（絶縁膜１５をエッチングストッパとして絶縁膜１６をエッチングする際のエッチング条件での絶縁膜１６のエッチング速度を絶縁膜１５のエッチング速度で割った値）を高める必要がある。絶縁膜１６はシリコン（Ｓｉ）と酸素（Ｏ）を主成分としているので、絶縁膜１５が酸素（Ｏ）を含有していない場合、すなわち、絶縁膜１５としてＳｉＣ膜（炭化シリコン膜）またはＳｉＣＮ膜（炭窒化シリコン膜）を用いた場合には、絶縁膜１５のエッチング選択比を高めて、エッチングストッパとしての十分なエッチング選択比を確保することができる。従って、絶縁膜１６をエッチングする際に絶縁膜１５をエッチングストッパとして充分に機能させることができる。
一方、絶縁膜１５が酸素（Ｏ）を含有している場合、すなわち、絶縁膜１５としてＳｉＣＯ膜を用いる場合には、酸素（Ｏ）の含有率が大きすぎるとエッチングストッパとしての充分なエッチング選択比が得られない可能性があるため、絶縁膜１５におけるＳｉ（シリコン）とＯ（酸素）の組成比、すなわち絶縁膜１５におけるＳｉ（シリコン）とＯ（酸素）の原子数比（Ｏ原子数／Ｓｉ原子数）を１．０未満とすることが好ましい。この場合、絶縁膜１５は、酸素（Ｏ）含有量がシリコン（Ｓｉ）含有量に対して原子数比で１．０倍未満となり、換言すれば、絶縁膜１５は、酸素（Ｏ）含有量がシリコン（Ｓｉ）含有量未満となる。また、酸素を含有する場合の絶縁膜１５の組成をＳｉＣｘＯｙで表記すると、このＳｉＣｘＯｙにおけるｙは１．０未満（ｙ＜１．０）となる。このため、絶縁膜１５が酸素（Ｏ）を含有している場合でも、絶縁膜１５におけるＳｉ（シリコン）とＯ（酸素）の原子数比（Ｏ原子数／Ｓｉ原子数）は、絶縁膜１６におけるＳｉ（シリコン）とＯ（酸素）の原子数比（Ｏ原子数／Ｓｉ原子数）よりも小さくなる。このようにすることで、絶縁膜１５のエッチング選択比を高めて、エッチングストッパとして必要なエッチング選択比を確保することができ、絶縁膜１６をエッチングする際に絶縁膜１５をエッチングストッパとして機能させることができる。
従って、絶縁膜１５は、シリコン（Ｓｉ）と炭素（Ｃ）とを主成分として必ず含有するが、窒素（Ｎ）や酸素（Ｏ）は含んでいなくとも良いので、絶縁膜１５におけるＳｉ（シリコン）とＯ（酸素）の組成比、すなわち絶縁膜１５におけるＳｉ（シリコン）とＯ（酸素）の原子数比（Ｏ原子数／Ｓｉ原子数）は、ゼロ以上１．０未満となる。すなわち、絶縁膜１５は、酸素（Ｏ）含有量がシリコン（Ｓｉ）含有量に対して原子数比でゼロ以上１．０倍未満となり、換言すれば、絶縁膜１５は、酸素（Ｏ）含有量がシリコン（Ｓｉ）含有量未満となる。また、絶縁膜１５の組成をＳｉＣｘＮｙＯｚで表記すると、このＳｉＣｘＮｙＯｚにおけるｚはゼロ以上１．０未満（０≦ｚ＜１．０）となる。
また、上記のように、絶縁膜１１，１４は炭素（Ｃ）を含有していないか、含有していても微量（絶縁膜１１，１４におけるＳｉ（シリコン）とＣ（炭素）の原子数比（Ｃ原子数／Ｓｉ原子数）は０．０５以下）であるのに対して、絶縁膜１５は炭素（Ｃ）を主成分として含有している。このため、絶縁膜１１，１４と絶縁膜１５とで炭素（Ｃ）含有量を比べると、絶縁膜１１，１４が炭素（Ｃ）を含有している場合であっても、絶縁膜１１，１４におけるＳｉ（シリコン）とＣ（炭素）の原子数比（Ｃ原子数／Ｓｉ原子数）は、絶縁膜１５におけるＳｉ（シリコン）とＣ（炭素）の原子数比（Ｃ原子数／Ｓｉ原子数）よりも小さい。また、絶縁膜１１，１４と絶縁膜１５とで酸素（Ｏ）含有量を比べると、絶縁膜１５が酸素（Ｏ）を含有している場合（絶縁膜１５がＳｉＣＯ膜の場合）であっても、絶縁膜１５におけるＳｉ（シリコン）とＯ（酸素）の原子数比（Ｏ原子数／Ｓｉ原子数）は、絶縁膜１１，１４におけるＳｉ（シリコン）とＯ（酸素）の原子数比（Ｏ原子数／Ｓｉ原子数）よりも小さい。
また、絶縁膜１５のエッチングストッパとしての機能と、窒化シリコンよりも誘電率（比誘電率）が低いという炭化シリコン（ＳｉＣ）系材料の利点とを考慮すると、絶縁膜１５におけるＳｉ（シリコン）とＣ（炭素）の組成比、すなわち絶縁膜１５におけるＳｉ（シリコン）とＣ（炭素）の原子数比（Ｃ原子数／Ｓｉ原子数）を０．５以上とすることが好ましい。この場合、絶縁膜１５は、炭素（Ｃ）含有量がシリコン（Ｓｉ）含有量に対して原子数比で０．５倍以上となる。また、絶縁膜１５の組成をＳｉＣｘ（絶縁膜１５がＳｉＣ膜の場合に対応）、ＳｉＣｘＮｙ（絶縁膜１５がＳｉＣＮ膜の場合に対応）またはＳｉＣｘＯｙ（絶縁膜１５がＳｉＣＯ膜の場合に対応）で表記すると、このＳｉＣｘ、ＳｉＣｘＮｙまたはＳｉＣｘＯｙにおけるｘは０．５以上（ｘ≧０．５）となる。
また、絶縁膜１６は、酸化シリコン膜または酸窒化シリコン膜の場合は、炭素（Ｃ）を含有していないか、含有していても微量（例えば膜中のＳｉ（シリコン）とＣ（炭素）の原子数比（Ｃ原子数／Ｓｉ原子数）が０．０５以下程度）であるが、炭素（Ｃ）を含有するシリカ系低誘電率材料膜の場合（絶縁膜１６がＳｉＯＣ膜の場合）には、炭素（Ｃ）をある程度の量（例えばシリコン原子と同量程度）含有することができる。しかしながら、絶縁膜１５と絶縁膜１６とで酸素（Ｏ）含有量を比べた場合には、絶縁膜１５が酸素（Ｏ）を含有している場合（絶縁膜１５がＳｉＣＯ膜の場合）であっても、絶縁膜１５におけるＳｉ（シリコン）とＯ（酸素）の原子数比（Ｏ原子数／Ｓｉ原子数）は、絶縁膜１６におけるＳｉ（シリコン）とＯ（酸素）の原子数比（Ｏ原子数／Ｓｉ原子数）よりも小さい。これにより、絶縁膜１６をエッチングする際に絶縁膜１５をエッチングストッパとして機能させることができる。
また、形成すべき配線（後述する配線２０）の厚みにもよるが、絶縁膜１５の膜厚（堆積膜厚）は、例えば１０〜６０ｎｍ程度とすることができ、絶縁膜１６の膜厚（堆積膜厚）は、例えば５０〜１５０ｎｍ程度とすることができる。
次に、絶縁膜１６上に、フォトリソグラフィ法を用いてレジストパターン（フォトレジストパターン）ＲＰ１を形成する。
次に、図９に示されるように、レジストパターンＲＰ１をエッチングマスクとして用いて、絶縁膜１６をエッチング（ドライエッチング）することで、絶縁膜１６を選択的に除去して絶縁膜１６に開口部（配線開口部）１７を形成する。この際、絶縁膜１５よりも絶縁膜１６をドライエッチングしやすいエッチング条件で絶縁膜１６をエッチングして下層の絶縁膜１５をエッチングストッパ（エッチングストッパ膜）として機能させる。開口部１７の底部では絶縁膜１５が露出される。
次に、レジストパターンＲＰ１をエッチングマスクとして用いて、絶縁膜１６の開口部１７の底部の絶縁膜１５，１４をエッチング（ドライエッチング）して選択的に除去する。この際、絶縁膜１６よりも絶縁膜１４，１５をドライエッチングしやすいエッチング条件で絶縁膜１５および絶縁膜１４をエッチングする。これにより、絶縁膜１４，１５，１６に開口部（配線開口部）１７を形成する。開口部１７の底部では、プラグ１３の上面（の少なくとも一部）が露出される。その後、レジストパターンＲＰ１を除去する。これにより、図１０の構造が得られる。
また、設計上は、プラグ１３の上面全部が開口部１７の平面内に含まれるように、絶縁膜１４，１５，１６に開口部１７が形成される。しかしながら、実際には、フォトリソグラフィの合わせ誤差などに起因して、開口部１７とプラグ１３の合わせずれが発生する可能性がある。この合わせずれがあってもプラグ１３の上面の全てが開口部１７の底部で露出するようにするには、ずれ量を見込んで開口部１７の寸法をあらかじめ大きく設計しておけばいいが、その分半導体装置のチップサイズが大きくなる点が問題である。そこで、電気的接続に十分な接触面積が得られることを条件に、プラグ１３の上面の一部が開口部１７内に露出せずに、平面的に見て外側にはみ出すことを許容するのが一般的である。図１０では、プラグ１３のうち、プラグ１３ｄは、上面の全部が開口部１７の底部で露出しているが、プラグ１３ｃは、上面の一部だけが開口部１７の底部で露出している。
次に、図１１に示されるように、半導体基板１の主面上の全面（すなわち開口部１７の底部および側壁上を含む絶縁膜１６上）に、例えばタンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜あるいはこれらの積層膜などからなる厚さ５０ｎｍ程度の比較的薄い導電性バリア膜（バリア導体膜）１８を形成する。導電性バリア膜１８の成膜には、スパッタリング法やＣＶＤ法などを用いることができる。導電性バリア膜１８は、例えば後述の主導体膜１９の銅の拡散を抑制または防止する機能、および主導体膜１９と絶縁膜（絶縁膜１４〜１６）との密着性を向上させる機能などを有している。このような導電性バリア膜１８の材料としては、上記タンタル系材料に代えて、銅と殆ど反応しない窒化タングステン（ＷＮ）または窒化チタン（ＴｉＮ）などのような高融点金属窒化物を用いることもできる。また、導電性バリア膜１８の材料として、高融点金属窒化物にシリコン（Ｓｉ）を添加した材料や、銅と反応し難い、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）合金などのような高融点金属を用いることもできる。また、導電性バリア膜１８としては、上記材料膜の単体膜だけでなく積層膜を用いることもできる。
次に、導電性バリア膜１８上に、開口部１７内を埋める（満たす）ように、例えば厚さ８００〜１６００ｎｍ程度の相対的に厚い銅からなる主導体膜１９を形成する。主導体膜１９は、例えばスパッタリング法またはめっき法などを用いて形成することができる。また、主導体膜１９は銅を主成分とする導体膜、例えば銅または銅合金（Ｃｕを主成分とし、例えばＭｇ，Ａｇ，Ｐｄ，Ｔｉ，Ｔａ，Ａｌ，Ｎｂ，ＺｒまたはＺｎなどを含む）により形成することができる。また、導電性バリア膜１８上に、相対的に薄い銅（または銅合金）などからなるシード膜をスパッタリング法などによって形成し、その後、シード膜上に相対的に厚い銅（または銅合金）などからなる主導体膜１９をめっき法などによって形成することもできる。その後、例えば非酸化性雰囲気（例えば水素雰囲気）中において半導体基板１に対して熱処理を施すことにより主導体膜１９の結晶粒を成長させる。
次に、図１２に示されるように、主導体膜１９および導電性バリア膜１８を例えばＣＭＰ法によって、絶縁膜１６の上面が露出するまで研磨する。絶縁膜１６上の不要な導電性バリア膜１８および主導体膜１９を除去し、配線開口部としての開口部１７内に導電性バリア膜１８および主導体膜１９を残すことにより、図５に示されるように、相対的に薄い導電性バリア膜１８と相対的に厚い主導体膜１９とからなる配線（第１層配線、最下層配線、第１配線）２０を開口部１７内に形成する。配線２０は、絶縁膜１４，１５，１６の開口部１７内に埋め込まれた配線（埋め込み配線）であり、その底部の一部がプラグ１３（の上面）に接することで、プラグ１３と電気的に接続されている。配線２０は、プラグ１３を介してｎ＋型半導体領域（ソース、ドレイン）８ａ、ｐ＋型半導体領域（ソース、ドレイン）８ｂあるいはゲート電極５ａ，５ｂなどと電気的に接続されている。ＣＭＰ法の代わりにエッチング（電解エッチングなど）により、不要な導電性バリア膜１８および主導体膜１９を除去することもできる。
また、本実施の形態では、上記図１０を参照して説明したように、開口部１７とプラグ１３の合わせずれを許容しており、プラグ１３の上面の少なくとも一部が開口部１７から露出して配線２０と接していれば良い。このため、プラグ１３のうちのプラグ１３ｄは、上面全部が開口部１７から露出して配線２０に接しているが、プラグ１３のうちのプラグ１３ｃは、上面の一部だけが開口部１７の底部で露出して配線２０と接し、上面の他の部分上は、絶縁膜１４（絶縁膜１４，１５，１６の積層膜）で覆われた状態となっている。すなわち、プラグ１３ｃの上面は、一部が配線２０と平面的に重なって配線２０と接し、他の一部上は絶縁膜１４（絶縁膜１４，１５，１６の積層膜）で覆われた状態となっている。このように場合には、このプラグ１３ｃと、このプラグ１３ｃに接続された配線２０ａに隣接する配線２０ｂとの間の距離が、配線２０ａと配線２０ｂとの間隔（配線２０の最近接間隔）よりも近くなってしまい、近接したプラグ１３ｃと配線２０ｂとの間で絶縁破壊が生じ易くなる。しかしながら、本実施の形態では、水分含有量が多くなりやすい絶縁膜１１と耐湿性が弱い絶縁膜１５との間に絶縁膜１４を介在させることにより、プラグ１３ｃと配線２０ｂとの間に電気的に弱い絶縁破壊経路が形成されるのを防止できるので、たとえプラグ１３ｃと配線２０ｂとの間が近接したとしても、プラグ１３ｃと配線２０ｂとの間で絶縁破壊が生じるのを防止できる。
また、プラグ１３は銅（Ｃｕ）またはタングステン（Ｗ）などを主成分とする主導体膜１３ｂを有し、絶縁膜１４はシリコン（Ｓｉ）と酸素（Ｏ）とを含有する絶縁膜（好ましくは酸化シリコン膜または酸窒化シリコン（ＳｉＯＮ）膜）からなるが、プラグ１３が銅（Ｃｕ）を含有する場合（主導体膜１３ｂが銅（Ｃｕ）を主成分とする場合）は、絶縁膜１４が、酸窒化シリコン（ＳｉＯＮ）膜であることが好ましい。これは、開口部１７とプラグ１３の合わせずれにより、プラグ１３ｃの上面の一部が、絶縁膜１４（絶縁膜１４，１５，１６の積層膜）で覆われた状態となった場合、プラグ１３が銅（Ｃｕ）を含有していると（主導体膜１３ｂが銅（Ｃｕ）を主成分にしていると）、プラグ１３（の主導体膜１３ｂ）中の銅（Ｃｕ）が絶縁膜１４中に拡散する可能性があるためである。シリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とを含有する酸窒化シリコン（ＳｉＯＮ）膜は、銅に対するバリア性（銅の拡散を抑制または防止する機能）を有している。このため、プラグ１３が銅（Ｃｕ）を含有する場合は、絶縁膜１４を酸窒化シリコン（ＳｉＯＮ）膜とすれば、たとえ開口部１７とプラグ１３の合わせずれにより、プラグ１３ｃの上面の一部が絶縁膜１４（絶縁膜１４，１５，１６の積層膜）で覆われた状態となったとしても、プラグ１３中の銅（Ｃｕ）が絶縁膜１４中に拡散するのを抑制または防止することができる。これにより、プラグ１３ｃと配線２０ｂとの間で絶縁破壊が生じるのを、的確に防止できる。
また、プラグ１３が銅（Ｃｕ）を含有し、絶縁膜１４を酸窒化シリコン（ＳｉＯＮ）膜とする場合、絶縁膜１４におけるＳｉ（シリコン）とＮ（窒素）の組成比、すなわち絶縁膜１４におけるＳｉ（シリコン）とＮ（窒素）の原子数比（Ｎ原子数／Ｓｉ原子数）は、０．０１以上であることが好ましい。この場合、絶縁膜１４は、窒素（Ｎ）含有量がシリコン（Ｓｉ）含有量に対して原子数比で１％以上となる。また、絶縁膜１４の組成をＳｉＯｘＮｙで表記すると、このＳｉＯｘＮｙにおけるｙは０．０１以上（ｙ≧０．０１）となる。これにより、絶縁膜１４の銅に対するバリア性を高めて、プラグ１３ｃと配線２０ｂとの間で絶縁破壊が生じるのを、より的確に防止できる。
また、絶縁膜１４中の窒素（Ｎ）含有率が高すぎると、絶縁膜１４の誘電率が高くなって配線２０間の寄生容量が増大する。このため、プラグ１３が銅（Ｃｕ）を含有し、絶縁膜１４を酸窒化シリコン（ＳｉＯＮ）膜とする場合、絶縁膜１４におけるＳｉ（シリコン）とＮ（窒素）の組成比、すなわち絶縁膜１４におけるＳｉ（シリコン）とＮ（窒素）の原子数比（Ｎ原子数／Ｓｉ原子数）は、０．０１以上でかつ０．２以下であることが更に好ましい。この場合、絶縁膜１４は、窒素（Ｎ）含有量がシリコン（Ｓｉ）含有量に対して原子数比で１％以上２０％以下となる。また、絶縁膜１４の組成をＳｉＯｘＮｙで表記すると、このＳｉＯｘＮｙにおけるｙは０．０１以上０．２以下（０．０１≦ｙ≦０．２）となる。これにより、絶縁膜１４の銅に対するバリア性の向上によるプラグ１３ｃと配線２０ｂとの間の絶縁破壊耐性の向上効果と、配線２０間の寄生容量の低減効果の両立を図ることができる。
また、プラグ１３が銅（Ｃｕ）を含まない場合、例えばプラグ１３を構成する主導体膜１３ｂがタングステン（Ｗ）を主成分とする場合には、プラグ１３からの銅の拡散を気にする必要がないので、絶縁膜１４として、酸化シリコン（ＳｉＯｘ）膜と酸窒化シリコン（ＳｉＯＮ）膜のどちらを用いてもよいが、誘電率を考慮して、酸化シリコン（ＳｉＯｘ）膜を用いることがより好ましい。酸窒化シリコン（ＳｉＯＮ）膜よりも酸化シリコン（ＳｉＯｘ）膜の方が誘電率を低くできるので、絶縁膜１４に酸化シリコン（ＳｉＯｘ）膜を用いることで、配線２０間の寄生容量をより低減できる。
次に、半導体基板１をプラズマＣＶＤ装置の処理室内に配置し、アンモニアガスを導入してプラズマ電源を印加することにより、半導体基板１（特に配線２０が露出するＣＭＰ面）に対して、アンモニア（ＮＨ３）プラズマ処理を施す。あるいは、Ｎ２ガスおよびＨ２ガスを導入して、Ｎ２／Ｈ２プラズマ処理を施す。このような還元性プラズマ処理により、ＣＭＰで酸化された銅配線表面の酸化銅（ＣｕＯ、Ｃｕ２Ｏ、ＣｕＯ２）を銅（Ｃｕ）に還元し、更に、窒化銅（ＣｕＮ）層が配線２０の表面（ごく薄い領域）に形成される。
それから、図１３に示されるように、半導体基板１の主面の全面上（すなわち配線２０の上面上を含む絶縁膜１６上）に絶縁膜２１を形成する。絶縁膜２１は、銅配線のバリア絶縁膜として機能する。従って、絶縁膜２１は、配線２０の主導体膜１９中の銅が、後で形成される絶縁膜（層間絶縁膜）２２中に拡散するのを抑制または防止する。絶縁膜２１は、銅に対するバリア性に優れた（銅の拡散を抑制または防止する機能が高い）材料膜を用いることが好ましく、例えば窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜を用いることが好ましく、例えばプラズマＣＶＤ法などによって形成することができる。
また、酸窒化シリコン（ＳｉＯＮ）膜も、銅（Ｃｕ）の拡散を抑制または防止する機能を有している。このため、絶縁膜１６として酸窒化シリコン（ＳｉＯＮ）膜を用いれば、すなわち絶縁膜１６がシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とを含有していれば、絶縁膜２２だけでなく絶縁膜１６にも銅（Ｃｕ）の拡散を抑制または防止する機能をもたせることができ、隣接する配線２０間の絶縁膜１６と絶縁膜２１との界面に絶縁破壊経路が形成されるのを更に抑制または防止することができる。これにより、配線の信頼性をより向上させることができる。
次に、絶縁膜２１上に、絶縁膜（層間絶縁膜）２２、絶縁膜（エッチングストッパ膜）２３および絶縁膜（層間絶縁膜）２４を順に形成する。絶縁膜（層間絶縁膜）２２，２４は、上記絶縁膜１６と同様の材料により形成することができ、絶縁膜（エッチングストッパ膜）２３は、上記絶縁膜１５と同様の材料により形成することができる。
次に、図１４に示されるように、フォトリソグラフィ法およびドライエッチング法などを用いて絶縁膜２１〜２４をドライエッチングすることなどによって、配線開口部すなわち、配線２０に達する開口部（ビア）３０および開口部（配線溝）３１を形成する。開口部３１は、絶縁膜２４および絶縁膜２３を選択的に除去することにより形成されている。開口部３０は、開口部３１の底部において絶縁膜２２および絶縁膜２１を選択的に除去することにより形成されている。開口部３０の底部では、配線２０の上面が露出される。
次に、開口部３０の底部で露出する配線２０（下層銅配線）の表面に形成された酸化銅を除去して配線２０の露出した上面を清浄化（クリーニング）する処理を行う。これは、例えば水素（Ｈ２）プラズマ処理のような還元性プラズマ処理により、銅配線表面の酸化銅（ＣｕＯ、Ｃｕ２Ｏ、ＣｕＯ２）を銅（Ｃｕ）に還元することにより行うことができる。
次に、半導体基板１の主面上の全面に（すなわち、開口部３０および開口部３１の底面および側壁上を含む絶縁膜２４上に）、導電性バリア膜１８と同様の材料（例えば窒化チタン）からなる薄い導電性バリア膜（バリア導体膜）３２を同様の手法を用いて形成する。導電性バリア膜３２は、導電性バリア膜１８と同様の機能を有し、例えば後述の主導体膜３３の銅の拡散を抑制または防止する機能、および主導体膜３３と絶縁膜（絶縁膜２１〜２４）との密着性を向上させる機能などを有している。
次に、導電性バリア膜３２上に、開口部３０および開口部３１内を埋める（満たす）ように、上記主導体膜１９と同様の材料（銅）からなる主導体膜３３を同様の手法を用いて形成する。その後、例えば非酸化性雰囲気（例えば水素雰囲気）中において半導体基板１に対して熱処理を施すことにより主導体膜３３の結晶粒を成長させる。
次に、主導体膜３３および導電性バリア膜３２を例えばＣＭＰ法によって、絶縁膜２４の上面が露出するまで研磨する。絶縁膜２４上の不要な導電性バリア膜３２および主導体膜３３を除去し、配線開口部としての開口部３０，３１内に導電性バリア膜３２および主導体膜３３を残すことにより、相対的に薄い導電性バリア膜３２と相対的に厚い主導体膜３３とからなる配線（第２層配線）３４を、開口部（配線溝）３１および開口部（ビア）３０からなる配線開口部内に形成する。配線３４は、開口部（配線溝）３１に埋め込まれた導電性バリア膜３２と主導体膜３３とからなる配線部と、開口部（ビア）３１に埋め込まれた導電性バリア膜３２と主導体膜３３とからなるビア部とを有しており、配線３４の配線部は、配線３４のビア部を介して、下層配線である配線２０と電気的に接続されている。
その後、図１３および図１４の工程と同様の工程を必要に応じて繰り返して、第３層配線以降の上層配線を形成することができるが、ここではその図示および説明は省略する。
本実施の形態の半導体装置においては、図１５などに示されるように、半導体基板１の主面に、ＭＩＳＦＥＴＱｎ，ＱｐのようなＭＩＳＦＥＴを含む半導体素子が形成されており、半導体素子（ＭＩＳＦＥＴＱｎ，Ｑｐなど）が形成された半導体基板１の主面上に、絶縁膜１０，１１（第１絶縁膜）が形成されている。この絶縁膜１１（第１絶縁膜）は、ＭＩＳＦＥＴのような半導体素子が形成された半導体基板１の主面上に、ＭＩＳＦＥＴのゲート電極間（ここではゲート電極５ａ，５ｂ間）を埋めるように形成されている。絶縁膜１０，１１にはコンタクトホール１２（第１開口部）が形成されており、コンタクトホール１２内にはプラグ１３（第１導体部）が埋め込まれている。プラグ１３の底部は、ＭＩＳＦＥＴのソース領域、ドレイン領域またはゲート電極と電気的に接続されている。絶縁膜１１上に絶縁膜１４が形成され、絶縁膜１４上に絶縁膜１５が形成され、絶縁膜１５上に絶縁膜１６が形成されている。絶縁膜１４は、絶縁膜１１よりもＳｉ（シリコン）原子の数密度が大きな膜であり、絶縁膜１１よりも吸湿性が低い。絶縁膜１１と絶縁膜１５とは直接接しておらず、間に絶縁膜１４が介在している。絶縁膜１４，１５，１６には、開口部１７（配線開口部）が形成されており、開口部１７内には配線２０（第１配線）が埋め込まれている。開口部１７の底部でプラグ１３（の上面）の少なくとも一部が露出されており、配線２０はプラグ１３と接して電気的に接続されている。配線２０は、半導体基板１上に形成された複数の配線層のうちの最下層の配線層からなる。各絶縁膜１０，１１，１４，１５，１６を構成する材料については、上述しているので、ここではその説明は省略する。
また、絶縁膜１５は、開口部１７（配線開口部）を形成するために絶縁膜１６をエッチングする際のエッチングストッパ膜であり、エッチング選択比を高め得る材料膜とすることが好まく、絶縁膜１６は層間絶縁膜として機能するので、誘電率を低くできる材料膜とすることが好ましい。このため、好ましくは、絶縁膜１６の誘電率は、絶縁膜１５の誘電率よりも低い。また、製造された半導体装置において、絶縁膜１６の膜厚が、絶縁膜１５の膜厚よりも厚く、かつ絶縁膜１４の膜厚よりも厚いことが好ましい。絶縁膜１４，１５，１６のうち、低誘電率化が容易な絶縁膜１６を最も厚くすることで、隣接する配線２０間の寄生容量を効率的に低減できる。ここで、絶縁膜１４，１５，１６の各膜厚は、半導体基板１の主面に垂直な方向の膜厚に対応する。
次に、本実施の形態の効果について、より詳細に説明する。
図１５は、本発明者が検討した第１の比較例の半導体装置の製造工程中の要部断面図であり、本実施の形態の図１２に相当するものである。図１６〜図１８は、本発明者が検討した第２の比較例の半導体装置の製造工程中の要部断面図であり、それぞれ本実施の形態の図６、図７および図１２に相当するものである。
図１５の第１の比較例は、本実施の形態とは異なり、絶縁膜１４の形成を省略して、プラグ１３が埋め込まれた絶縁膜１１上にエッチングストッパ膜としての絶縁膜１５と層間絶縁膜としての絶縁膜１６とを形成し、絶縁膜１５，１６に開口部１７およびそれを埋める配線２０を形成している。それ以外は、本実施の形態と同様にして製造されている。
本実施の形態、第１および第２の比較例では、半導体基板１の主面にＭＩＳＦＥＴＱｎ，Ｑｐのような半導体素子を形成した後、半導体基板１の主面上に層間絶縁膜として絶縁膜１１を形成している。上記のように、ゲート電極間のスペースを埋めるように形成すべき絶縁膜１１としては、埋め込み性が良好な絶縁膜を用いることが望まれる。このため、埋め込み性が良好な、Ｏ３−ＴＥＯＳ酸化膜のように熱ＣＶＤ法で形成した絶縁膜や、ＳＯＧ膜のように塗布法で形成した絶縁膜を、絶縁膜１１として用いる。しかしながら、埋め込み性が高い絶縁膜は、プラズマＣＶＤ法で形成した絶縁膜に比べて緻密さが低くＳｉ（シリコン）原子の数密度が小さくなり、吸湿性が高くなるため、成膜した段階で水分含有量が高くなりやすい。特に、金属シリサイド層９をニッケルシリサイド層とした場合には、ニッケルシリサイドの耐熱性（約５００℃）の制限のため、絶縁膜１１の成膜後に高温（例えば８００℃以上）のアニール（熱処理）を行えず、アニールによる絶縁膜１１の吸湿性改善（吸湿性を低下させること）は困難である。このため、絶縁膜１１の吸湿性が高い状態のままで、その後の工程が行われ、絶縁膜１１上に他の絶縁膜が形成されることになる。
図１５の第１の比較例では、本実施の形態とは異なり、絶縁膜１４を形成することなく、プラグ１３が埋め込まれた絶縁膜１１上にエッチングストッパ膜としての絶縁膜１５を形成しているが、上記のように、絶縁膜１５に炭化シリコン（ＳｉＣ）系材料を用いると、高エッチング選択比および低誘電率を実現できるが、絶縁膜１５の耐湿性が弱くなり、吸湿により電気特性が劣化し易くなる。
図１５の第１の比較例のように、水分含有量が多くなりやすい絶縁膜１１に、耐湿性が低い絶縁膜１５が直接的に接していると、その界面（第１の比較例における絶縁膜１１と絶縁膜１５との界面）が電気的に弱くなり、銅配線中の銅（Ｃｕ）の拡散が無くとも、この界面を介して絶縁破壊しやすいことが、本発明者の検討で分かった。すなわち、図１５の点線で囲まれた部分１０１の絶縁膜１１と絶縁膜１５の界面で、絶縁破壊しやすくなることが分かった。
また、図１５の第１の比較例でも、本実施の形態と同様に、開口部１７とプラグ１３の合わせずれを許容しており、プラグ１３のうちのプラグ１３ｃは、上面の一部だけが開口部１７の底部で露出して配線２０と接し、上面の他の部分上は、絶縁膜１５，１６の積層膜で覆われた状態となっている。このように場合には、このプラグ１３ｃと、このプラグ１３ｃに接続された配線２０ａに隣接する配線２０ｂとの間の距離が、配線２０ａと配線２０ｂとの間隔（配線２０の最近接間隔）よりも近くなってしまい、近接したプラグ１３ｃと配線２０ｂとの間で絶縁破壊が生じ易くなる。このため、図１５の第１の比較例では、近接したプラグ１３ｃと配線２０ｂとの間で、図１５の点線で囲まれた部分１０１の絶縁膜１１と絶縁膜１５の界面を経由して、絶縁破壊しやすくなっていることが、本発明者の検討により分かった。
そこで、第１の比較例および本実施の形態とは異なり、エッチングストッパ膜としての絶縁膜１５に、耐湿性に優れた窒化シリコン膜を用いることも考えられるが、この場合、絶縁膜の誘電率が高くなり、隣接する配線２０間の寄生容量を高めてしまう。
また、第１の比較例および本実施の形態とは異なり、エッチングストッパ膜としての絶縁膜１５の形成を省略することも考えられる。しかしながら、エッチングストッパ膜としての絶縁膜１５を無くすと、エッチング量の変動や配線溝のパターン依存性により配線形成用の溝（開口部１７）の深さが変動し、配線抵抗や配線間容量のばらつき増大や、プラグ１３と配線２０の電気的接触の信頼性低下を招き、半導体装置の製造歩留まりが低下する可能性がある。このため、絶縁膜１６の下にはエッチングストッパ膜としての絶縁膜１５を形成することが望ましい。
そこで、図１６の第２の比較例のように、水分含有量が多くなりやすい絶縁膜１１を形成した後、この絶縁膜１１上に、プラズマＣＶＤ法で形成した酸化シリコン膜のような耐湿性が高い絶縁膜１１４を形成し、その後、絶縁膜１１４，１１，１０にコンタクトホール１１２（本実施の形態のコンタクトホール１２に相当するもの）を形成することが考えられる。その後、第２の比較例では、図１７に示されるように、コンタクトホール１１２を埋込むプラグ１１３（本実施の形態のプラグ１３に相当するもの）を形成してから、図１８に示されるように、プラグ１１３が埋め込まれた絶縁膜１１４上に、絶縁膜１４が形成されること無く絶縁膜１５，１６が形成されて、絶縁膜１５，１６に開口部１７および配線２０が形成される。このため、本実施の形態では、図１２などに示されるように配線２０が埋め込まれた開口部１７は絶縁膜１４，１５，１６に形成（開口）されているのに対して、第２の比較例では、図１８に示されるように、配線２０が埋め込まれた開口部１７は絶縁膜１５，１６に形成されているが絶縁膜１１４には形成（開口）されていない。
図１６〜図１８の第２の比較例では、水分含有量が多くなりやすい絶縁膜１１と耐湿性が低い絶縁膜１５との間には、耐湿性が高い絶縁膜１１４が介在しており、絶縁膜１１と絶縁膜１５とは直接的に接していない。すなわち、耐湿性が低い絶縁膜１５は、水分含有量が多くなりやすい絶縁膜１１とは接していない。このため、上記図１５の第１比較例のように、絶縁膜１１と絶縁膜１５との界面が電気的に弱くなってこの界面を介して絶縁破壊するのを防止することができる。
しかしながら、図１６〜図１８の第２の比較例では、絶縁膜１０，１１，１１４にコンタクトホール１１２を形成してプラグ１１３を埋め込む必要がある。本実施の形態および図１５の第１の比較例では、絶縁膜１０，１１にコンタクトホール１２を形成すればよいのに比べて、図１６〜図１８の第２の比較例では、絶縁膜１０，１１，１１４にコンタクトホール１１２を形成するため、絶縁膜１１４の膜厚の分だけ、コンタクトホール１１２の深さが深くなる。しかも、プラグ１１３形成時のプラグ１１３用導体膜（本実施の形態の主導体膜１３ｂおよび導電性バリア膜１３ａに相当するもの）の研磨（ＣＭＰ）工程で、研磨の選択性が悪いことにより絶縁膜１１４の上部が一緒に削れた場合にも、図１７のように絶縁膜１１の全面上に絶縁膜１１４が残るようにするには、図１６に示されるように、コンタクトホール１１２形成時の絶縁膜１１４の膜厚はかなり厚くしておく必要がある。また、研磨の均一性を考慮しても図１７のように絶縁膜１１の上面が絶対に露出しないようにするには、図１６に示されるように、コンタクトホール１１２形成時の絶縁膜１１４の膜厚はかなり厚くする必要がある。
このため、本実施の形態および図１５の第１の比較例のコンタクトホール１２に比べて第２の比較例のコンタクトホール１１２の方が深さが深く、アスペクト比が大きくなる。絶縁膜にコンタクトホールおよびプラグを形成する場合、絶縁膜の膜厚が厚くなり、コンタクトホールの深さが深くなる（コンタクトホールのアスペクト比が大きくなる）ほど、コンタクトホールの加工不良やコンタクトホール内へのプラグ用導体膜の埋め込み不良が発生する可能性が高くなる。このため、本実施の形態や図１５の第１の比較例に比べて、コンタクトホールおよびプラグを形成する絶縁膜の膜厚が厚い図１６〜図１８の第２の比較例は、半導体装置の製造歩留まりが低下してしまう。
それに対して、本実施の形態では、絶縁膜１０，１１にコンタクトホール１２を形成してそこにプラグ１３を埋め込んでいる。すなわち、本実施の形態では、コンタクトホール１２は絶縁膜１０，１１に形成されているが、絶縁膜１４にはコンタクトホール１２は形成されていない。このため、絶縁膜１０，１１，１１４にコンタクトホール１１２を形成する図１６〜図１８の第２の比較例に比べて、本実施の形態では、絶縁膜１１４が不要な分、コンタクトホール１２を形成する絶縁膜の厚み（本実施の形態では絶縁膜１０，１１の合計膜厚に対応）を薄くすることができる。従って、本実施の形態では、コンタクトホール１２を形成するためのドライエッチング工程で、コンタクトホール１２の形成不良が生じるのを防止でき、またコンタクトホール１２内へのプラグ用導体膜（導電性バリア膜１３ａおよび主導体膜１３ｂ）の埋め込み不良が生じるのを防止でき、半導体装置の製造歩留まりを向上することができる。
更に、本実施の形態では、プラグ１３が埋め込まれた絶縁膜１１上に、絶縁膜１４を形成し、絶縁膜１４上に絶縁膜１５，１６を形成し、これら絶縁膜１４，１５，１６に配線開口部（開口部１７）を形成して配線２０を埋め込んでいる。上記のように、絶縁膜１１は水分含有量が多くなりやすく、絶縁膜１５は耐湿性が低いが、本実施の形態では、絶縁膜１１と絶縁膜１５との間には絶縁膜１４が介在しており、絶縁膜１１と絶縁膜１５とが接しないようにしているので、水分含有量が多くなりやすい絶縁膜１１と、耐湿性が低い絶縁膜１５とが、直接的に接するのを防止することができる。
そして、本実施の形態では、絶縁膜１１と絶縁膜１５との間に介在する絶縁膜１４を、プラズマＣＶＤ法で形成することで絶縁膜１１よりもＳｉ（シリコン）原子の数密度が大きな膜とし、それによって、絶縁膜１４を吸湿性が低くかつ耐湿性に優れた絶縁膜にしている。このため、水分含有量が高くなりやすい絶縁膜１１上を、絶縁膜１１よりもＳｉ（シリコン）原子の数密度が大きく耐湿性に優れた絶縁膜１４で覆うことで、絶縁膜１１と絶縁膜１４の界面は電気的に弱くならず、絶縁膜１１と絶縁膜１４の界面を介して絶縁破壊するのを防止することができる。また、耐湿性が低い絶縁膜１５を、絶縁膜１１よりもＳｉ（シリコン）原子の数密度が大きく吸湿性が低い絶縁膜１４上に形成することで、絶縁膜１５と絶縁膜１４の界面は電気的に弱くならず、絶縁膜１５と絶縁膜１４の界面を介して絶縁破壊するのを防止することができる。すなわち、電気的に弱くなって絶縁破壊経路となってしまう界面（絶縁膜界面）が形成されるのを防止できる。従って、配線２０間の絶縁破壊耐性を向上でき、配線の信頼線を向上させ、半導体装置の信頼性を向上することができる。
また、本実施の形態は、上述したように、たとえ開口部１７とプラグ１３の合わせずれによってプラグ１３ｃと配線２０ｂの間が配線２０の最近接間隔（配線２０ａと配線２０ｂの間隔）よりも近くなったとしても、絶縁膜１１と絶縁膜１５の間に絶縁膜１４を設けたことにより、近接したプラグ１３ｃと配線２０ｂの間に電気的に弱い絶縁破壊経路が形成されるのを防止でき、プラグ１３ｃと配線２０ｂの間の絶縁破壊耐性を向上できる。このため、プラグおよび配線を有する半導体装置の信頼性を向上させることができる。また、開口部１７とプラグ１３の合わせマージンを少なくすることができるので、半導体装置の微細化や小型化を図ることができる。従って、本実施の形態は、図１２などにも示されるように、開口部１７とプラグ１３の合わせずれを許容し、その上面の一部だけが開口部１７の底部で露出して配線２０と接し、その上面の他の部分上は絶縁膜１４（絶縁膜１４，１５，１６の積層膜）で覆われた状態となっているようなプラグ１３ｃを有する半導体装置に適用すれば、より効果が大きい。これは、後述の実施の形態２も同様である。
また、本実施の形態は、プラグ１３と配線２０との間の絶縁破壊耐圧（耐性）を向上することができるので、最下層配線（第１層配線）に埋め込み配線（ここでは配線２０）を有する半導体装置に適用すれば、効果が大きい。これは、後述の実施の形態２も同様である。
また、本実施の形態は、絶縁膜１１と絶縁膜１５との間に絶縁膜１１よりも緻密でＳｉ（シリコン）原子の数密度が大きな絶縁膜１４を介在させることで、絶縁膜１１がＳｉ（シリコン）原子の数密度が小さく吸湿性が高くとも、そのことに起因した不具合が発生するのを防止できるので、絶縁膜１１がＳｉ（シリコン）原子の数密度が小さな膜である場合に本実施の形態を適用すれば、効果が大きい。このため、絶縁膜１１を熱ＣＶＤ法で形成した場合（特に絶縁膜１１がＯ３−ＴＥＯＳ酸化膜である場合）および絶縁膜１１を塗布法で形成した場合（特に絶縁膜１１がＳＯＧ膜である場合）のいずれの場合も、絶縁膜１１は埋め込み性は高いがＳｉ（シリコン）原子の数密度が小さく吸湿性が高くなりやすいので、本実施の形態を適用する（絶縁膜１１と絶縁膜１５との間に絶縁膜１４を形成する）効果は大きい。特に、Ｏ３−ＴＥＯＳ酸化膜のように熱ＣＶＤ法で形成した絶縁膜（酸化シリコン膜）よりもＳＯＧ膜のように塗布法で形成した絶縁膜（酸化シリコン膜）の方が、Ｓｉ（シリコン）原子の数密度が小さく吸湿性が高くなりやすいので、絶縁膜１１にＳＯＧ膜のような塗布法で形成した絶縁膜を用いる場合に本実施の形態を適用すれば（絶縁膜１１と絶縁膜１５との間に絶縁膜１４を形成すれば）、その効果は極めて大きい。
また、金属シリサイド層９をニッケルシリサイドにより構成した場合には、ニッケルシリサイドの耐熱性（約５００℃）の制限のため、それよりも高温のアニール（熱処理）を絶縁膜１１の成膜後に行えず、アニールによる絶縁膜１１の吸湿性改善（吸湿性を低下させること）が困難である。しかしながら、本実施の形態では、高温アニールによる絶縁膜１１の吸湿性改善（吸湿性を低下させること）が行えなくとも、絶縁膜１１と絶縁膜１５との間に絶縁膜１４を介在させることで、絶縁膜１１の吸湿性が高いことに起因した不具合が発生するのを防止できる。このため、本実施の形態は、金属シリサイド層９をニッケルシリサイドにより構成した場合に適用すれば、効果が大きい。これは、後述の実施の形態２も同様である。
また、本実施の形態および後述の実施の形態２では、金属シリサイド層９が、ＭＩＳＦＥＴを構成するソースまたはドレイン用の半導体領域の表面（上面、上部）とゲート電極の表面（上面、上部）の両方に形成されている場合について説明しているが、いずれか一方に形成されている場合にも適用できる。すなわち、本実施の形態および後述の実施の形態２は、ニッケルシリサイド層（すなわちニッケルシリサイドからなる金属シリサイド層９）が、ＭＩＳＦＥＴを構成するソースまたはドレイン用の半導体領域の上面上（表層部、上層部、上部）またはゲート電極の上面上（表層部、上層部、上部）に形成されている場合に適用すれば、効果が大きい。
（実施の形態２）
図１９〜図２３は、本実施の形態の半導体装置の製造工程中の要部断面図である。上記図４の工程までは、上記実施の形態１とほぼ同様であるので、ここではその説明を省略し、上記図４に続く工程について説明する。
上記実施の形態１と同様にして絶縁膜１１の成膜工程までを行って上記図４とほぼ同様の構造を得た後、本実施の形態では、図１９に示されるように、絶縁膜（第１絶縁膜）１１上に絶縁膜（第６絶縁膜）１１ａを形成する。絶縁膜１１ａは、プラズマＣＶＤ法によって形成された酸化シリコン膜からなる。ゲート電極５ａ，５ｂ間は絶縁膜１１で埋め込んでいるので、絶縁膜１１ａをプラズマＣＶＤ法で形成しても、埋め込み性の問題はない。
次に、図２０に示されるように、ＣＭＰ法などを用いて、絶縁膜１１，１１ａの積層膜（第１の積層膜）１１ｂの上面を研磨して平坦化する。この際、絶縁膜１１の一部が露出するまで絶縁膜１１ａのＣＭＰ処理を行う。これにより、研磨面（研磨された積層膜１１ｂの上面）は、平坦化され、絶縁膜１１が部分的に露出された状態、すなわち、絶縁膜１１と絶縁膜１１ａとの両方が露出された状態になる。
研磨され平坦化された積層膜１１ｂの上面で、絶縁膜１１が部分的に露出されるのは、図４のように絶縁膜１１を形成した段階では、下地形状（ゲート電極５ａ，５ｂおよびサイドウォール７の凸形状）を反映して、絶縁膜１１の上面は、平坦ではなく、ゲート電極５ａ，５ｂ近傍領域で上に凸状に盛り上がっているためである。このため、図２０のように絶縁膜１１ａ，１１をＣＭＰ処理した段階では、研磨面は、ゲート電極５ａ，５ｂ近傍領域では絶縁膜１１が露出し、その周囲（ゲート電極間の領域）では絶縁膜１１ａが露出した状態となる。
次に、上記実施の形態１とほぼ同様にして、図２１（上記実施の形態１の図７に対応）に示されるように、絶縁膜１０，１１，１１ａ（絶縁膜１０および積層膜１１ｂ）にコンタクトホール１２を形成してから、コンタクトホール１２内にプラグ１３を形成する。また、本実施の形態では、図２１からも分かるように、研磨されて平坦化された積層膜１１ｂの上面の絶縁膜１１が露出した部分に重なる位置にも、コンタクトホール１２およびそれを埋めるプラグ１３が形成される。積層膜１１ｂの上面の絶縁膜１１が露出した部分に重なる位置に形成されたプラグ１３は、その上面の少なくとも一部が絶縁膜１１に隣接している（接している）。
これ以降の工程は、上記実施の形態１と同様である。すなわち、上記実施の形態１と同様にして、図２２（上記実施の形態１の図８に対応）に示されるように、プラグ１３が埋め込まれた積層膜１１ｂ（絶縁膜１１，１１ａ）の上面上に絶縁膜１４を形成し、絶縁膜１４上に絶縁膜１５を形成し、絶縁膜１５上に絶縁膜１６を形成し、絶縁膜１６上にレジストパターンＲＰ１を形成する。絶縁膜１４，１５，１６については、上記実施の形態１と同様であるので、ここではその説明は省略する。それから、上記実施の形態１と同様にして、図２３（上記実施の形態１の図１２に対応）に示されるように、絶縁膜１４，１５，１６に開口部１７を形成する。この際、上記実施の形態１と同様に、まず絶縁膜１６をエッチングして下層の絶縁膜１５をエッチングストッパとして機能させ、その後、絶縁膜１５，１４をエッチングして、絶縁膜１４，１５，１６に開口部１７を形成する。それから、上記実施の形態１と同様にして、開口部１７内に配線２０を形成する。
その後、上記実施の形態１と同様にして、絶縁膜２２，２３，２４、開口部３０，３１および配線３４が形成されるが、ここではその図示および説明を省略する。
上記実施の形態１では、絶縁膜１１（あるいは絶縁膜１０，１１の積層膜）にコンタクトホール１２およびプラグ１３を形成し、プラグ１３を埋め込んだ絶縁膜１１の上面の全面上に絶縁膜１４を形成していた。
それに対して、本実施の形態では、上面が平坦ではない絶縁膜１１を形成した後、絶縁膜１１上に絶縁膜１１ａを形成し、絶縁膜１１および絶縁膜１１ａからなる積層膜（第１の積層膜）１１ｂの上面を研磨して平坦化し、平坦化された積層膜１１ｂの上面で絶縁膜１１を部分的に露出させる。それから、絶縁膜１０および積層膜１１ｂにコンタクトホール１２を形成してプラグ１３を埋め込み、プラグ１３が埋め込まれた積層膜１１ｂ上に、絶縁膜１４を形成する。
従って、製造された本実施の形態の半導体装置では、図２３にも示されるように、半導体基板１の主面上に、絶縁膜１１と絶縁膜１１の上部に部分的に形成された絶縁膜１１ａとからなる積層膜１１ｂが形成されており、積層膜１１ｂは上面が平坦化されており、積層膜１１ｂの平坦化された上面では、絶縁膜１１が部分的に露出された状態となっており、このような積層膜１１ｂにコンタクトホール１２およびプラグ１３が形成されている。絶縁膜１４は積層膜１１ｂ上に形成されている。積層膜１１ｂの上面の絶縁膜１１が露出した部分に（少なくとも一部が）重なる位置にも、コンタクトホール１２およびそれを埋めるプラグ１３が形成され、そのプラグ１３の上面（の少なくとも一部）に絶縁膜１１（すなわち積層膜１１ｂの上面の絶縁膜１１が露出した部分）が隣接して接している。
本実施の形態では、研磨されて平坦化された積層膜１１ｂの上面では絶縁膜１１が部分的に露出しており、積層膜１１ｂの上面は絶縁膜１１の上面と絶縁膜１１ａの上面とで構成されているので、積層膜１１ｂの上面に形成された絶縁膜１４の下面は、絶縁膜１１の上面に接すると領域と、絶縁膜１１ａの上面に接する領域とがある。本実施の形態とは異なり、絶縁膜１４の形成を省略した場合、絶縁膜１５の下面は積層膜１１ｂの上面と接することになり、絶縁膜１５の下面は、絶縁膜１１の上面に接すると領域と、絶縁膜１１ａの上面に接する領域とが生じる。上記実施の形態１で説明したように、絶縁膜１５と絶縁膜１１とが接すると、その界面が電気的に弱くなり、この界面を介して絶縁破壊しやすくなるが、本実施の形態では、積層膜１１ｂの上面と絶縁膜１５との間に絶縁膜１４を形成しているので、絶縁膜１５と絶縁膜１１とが接しないようにして、絶縁膜１１と絶縁膜１５との界面を介して絶縁破壊するのを防止することができる。従って、配線２０間の絶縁破壊耐性を向上でき、配線の信頼線を向上させ、半導体装置の信頼性を向上することができる。
また、絶縁膜１１，１１ａを形成した後、絶縁膜１１，１１ａからなる積層膜１１ｂの上面を研磨して平坦化する際に、本実施の形態とは異なり、絶縁膜１１が露出する前にＣＭＰ処理を終了し、平坦化された積層膜１１ｂの上面で絶縁膜１１を露出させないことも考えられる。しかしながら、この場合、絶縁膜１１の上面が絶縁膜１１ａで覆われることから、絶縁膜１１が水分含有量が多くなり易いことに起因した不具合を防止できるが、上記図１６〜図１８の第２の比較例と同様に、絶縁膜１１の上面の全面上に絶縁膜１１ａを残した分、コンタクトホール１２を形成すべき積層膜１１ｂの厚みが厚くなる。このため、コンタクトホール１２の深さが深くなり、コンタクトホール１２のアスペクト比が大きくなって、コンタクトホール１２の加工不良やコンタクトホール１２内へのプラグ１３用導体膜の埋め込み不良が発生する可能性が高くなる。
それに対して本実施の形態では、絶縁膜１１，１１ａを形成した後、絶縁膜１１，１１ａからなる積層膜１１ｂの上面を研磨して平坦化する際に、研磨面から絶縁膜１１が部分的に露出するまでＣＭＰ処理を行い、研磨されて平坦化された積層膜１１ｂの上面で絶縁膜１１を部分的に露出させる。このため、絶縁膜１１の上面の全面上に絶縁膜１１ａを残す場合に比べて、コンタクトホール１２を形成すべき積層膜１１ｂの厚みを薄くできるので、コンタクトホール１２を浅くしアスペクト比を小さくでき、コンタクトホール１２の加工不良やコンタクトホール１２内へのプラグ１３用導体膜の埋め込み不良が発生するのを防止することができる。従って、半導体装置の製造歩留まりを向上できる。そして、上記実施の形態１と同様に、本実施の形態でも、プラグ１３が埋め込まれた積層膜１１ｂ上に絶縁膜１４を形成したことにより、研磨されて平坦化された積層膜１１ｂの上面で絶縁膜１１が部分的に露出していることの不具合を防止することができる。
また、絶縁膜１１ａを形成する前の絶縁膜１１の上面が平坦でかつ絶縁膜１１の平坦面上に絶縁膜１１ａを形成した場合には、絶縁膜１１，１１ａからなる積層膜１１ｂの上面を研磨して平坦化した際には、絶縁膜１１の上面の全面上に絶縁膜１１ａが残存して研磨面から絶縁膜１１が全く露出しない状態になるか、あるいは絶縁膜１１ａの全部が除去されて全面で絶縁膜１１が露出された状態になりやすい。このため、本実施の形態は、絶縁膜１１ａを形成する前の絶縁膜１１の上面の平坦度が低い場合（例えばゲート電極５ａ，５ｂなどを反映した凹凸が絶縁膜１１の上面に生じている場合）に適用すれば効果が大きく、この場合、絶縁膜１１の平坦でない上面上に絶縁膜１１ａを形成した後、絶縁膜１１，１１ａからなる積層膜１１ｂの上面を研磨して平坦化すると、上記図２０のように、研磨面から絶縁膜１１が部分的に露出するようになる。このため、本実施の形態は、絶縁膜１１を熱ＣＶＤ法で形成した場合（例えば絶縁膜１１がＯ３−ＴＥＯＳ酸化膜の場合）および塗布法で形成した場合（例えば絶縁膜１１がＳＯＧ膜の場合）のどちらにも適用できるが、特に、絶縁膜１１ａを形成する前の絶縁膜１１の上面の平坦度が低くなりやすい熱ＣＶＤ法で絶縁膜１１を形成した場合（例えば絶縁膜１１がＯ３−ＴＥＯＳ酸化膜の場合）に本実施の形態を適用すれば、より効果は大きい。
また、上記実施の形態１および第１の比較例で説明したように、開口部１７とプラグ１３の合わせずれによってプラグ１３ｃと配線２０ｂとの間が近くなった場合に、近接したプラグ１３ｃと配線２０ｂとの間に電気的に弱い絶縁破壊経路が形成される可能性が高い。このため、コンタクトホール１２およびそれを埋めるプラグ１３が、積層膜１１ｂの上面の絶縁膜１１ａが露出した部分にのみ形成されていた場合（すなわち、絶縁膜１１に接する上面を有したプラグ１３が無い場合）、プラグ１３の上部（上面）の周囲は絶縁膜１１ではなく絶縁膜１１ａによって囲まれるので、プラグ１３ｃと配線２０ｂとの間の絶縁破壊は生じにくい。しかしながら、図２１などに示されるように、積層膜１１ｂの上面の絶縁膜１１が露出した部分に重なる位置にコンタクトホール１２およびプラグ１３が形成されると、そのプラグ１３の上面の少なくとも一部に絶縁膜１１が隣接して接し、このプラグ１３に隣接する絶縁膜１１が原因となって、プラグ１３ｃと配線２０ｂとの間に電気的に弱い絶縁破壊経路が形成される可能性がある。
それに対して、本実施の形態では、図２１に示されるように積層膜１１ｂの上面の絶縁膜１１が露出した部分に重なる位置にコンタクトホール１２およびプラグ１３を形成することで、そのプラグ１３の上面に絶縁膜１１が隣接していても、図２２，図２３に示されるように、このプラグ１３に隣接する絶縁膜１１上には絶縁膜１４を形成して、絶縁膜１５が絶縁膜１１に接しないようにしている。絶縁膜１４を設けたことにより、プラグ１３ｃに隣接する絶縁膜１１が原因となってプラグ１３ｃと配線２０ｂとの間に電気的に弱い絶縁破壊経路が形成されるのを防止できる。このため、本実施の形態は、半導体装置の製造工程において、研磨されて平坦化された積層膜１１ｂの上面の絶縁膜１１が露出した部分に重なる位置にコンタクトホール１２およびそれを埋めるプラグ１３を形成した場合、すなわち、半導体装置において、プラグ１３の上面（の少なくとも一部）に絶縁膜１１（すなわち積層膜１１ｂの上面の絶縁膜１１が露出した部分）が隣接している（接している）場合に適用すれば、より効果が大きい。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、埋め込み配線を有する半導体装置およびその製造技術に適用して有効である。
本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。 図１に続く半導体装置の製造工程中の要部断面図である。 図２に続く半導体装置の製造工程中の要部断面図である。 図３に続く半導体装置の製造工程中の要部断面図である。 図４に続く半導体装置の製造工程中の要部断面図である。 図５に続く半導体装置の製造工程中の要部断面図である。 図６に続く半導体装置の製造工程中の要部断面図である。 図７に続く半導体装置の製造工程中の要部断面図である。 図８に続く半導体装置の製造工程中の要部断面図である。 図９に続く半導体装置の製造工程中の要部断面図である。 図１０に続く半導体装置の製造工程中の要部断面図である。 図１１に続く半導体装置の製造工程中の要部断面図である。 図１２に続く半導体装置の製造工程中の要部断面図である。 図１３に続く半導体装置の製造工程中の要部断面図である。 第１の比較例の半導体装置の製造工程中の要部断面図である。 第２の比較例の半導体装置の製造工程中の要部断面図である。 図１６に続く第２の比較例の半導体装置の製造工程中の要部断面図である。 図１７に続く第２の比較例の半導体装置の製造工程中の要部断面図である。 本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。 図１９に続く半導体装置の製造工程中の要部断面図である。 図２０に続く半導体装置の製造工程中の要部断面図である。 図２１に続く半導体装置の製造工程中の要部断面図である。 図２２に続く半導体装置の製造工程中の要部断面図である。
符号の説明
１ 半導体基板
２ 素子分離領域
３ａ ｐ型ウエル
３ｂ ｎ型ウエル
４ ゲート絶縁膜
５ａ，５ｂ ゲート電極
６ａ ｎ−型半導体領域
６ｂ ｐ−型半導体領域
７ サイドウォール
８ａ ｎ＋型半導体領域
８ｂ ｐ＋型半導体領域
９ 金属シリサイド層
１０，１１，１１ａ 絶縁膜
１１ｂ 積層膜
１２ コンタクトホール
１３，１３ｃ，１３ｄ プラグ
１３ａ 導電性バリア膜
１３ｂ 主導体膜
１４，１５，１６ 絶縁膜
１７ 開口部
１８ 導電性バリア膜
１９ 主導体膜
２０ 配線
２１，２２，２３，２４ 絶縁膜
３０，３１ 開口部
３２ 導電性バリア膜
３３ 主導体膜
３４ 配線
１０１ 部分
１１２ コンタクトホール
１１３ プラグ
１１４ 絶縁膜
Ｑｎ，Ｑｐ ＭＩＳＦＥＴ

Claims (32)

  1. 半導体基板と、
    前記半導体基板の主面に形成された半導体素子と、
    前記半導体基板の前記半導体素子が形成された前記主面上に形成された、シリコンと酸素とを含有する第１絶縁膜と、
    前記第１絶縁膜に形成された第１開口部と、
    前記第１開口部内に埋め込まれた第１導体部と、
    前記第１絶縁膜上に形成された、シリコンと酸素とを含有する第２絶縁膜と、
    前記第２絶縁膜上に形成された、シリコンと炭素とを含有する第３絶縁膜と、
    前記第３絶縁膜上に形成された、シリコンと酸素とを含有する第４絶縁膜と、
    前記第２、第３および第４絶縁膜に形成され、底部で前記第１導体部の少なくとも一部を露出する配線開口部と、
    前記配線開口部に埋め込まれ、前記第１導体部と電気的に接続された第１配線と、
    を有し、
    前記第２絶縁膜は前記第１絶縁膜よりもＳｉ原子の数密度が大きな膜であることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第２絶縁膜はプラズマＣＶＤ法で形成された絶縁膜であり、
    前記第１絶縁膜はプラズマＣＶＤ法で形成された絶縁膜ではないことを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記第１絶縁膜は、熱ＣＶＤ法または塗布法で形成された絶縁膜であることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第１および第２絶縁膜は、シリコンと酸素とを主成分とすることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、
    前記第１絶縁膜は酸化シリコン膜であり、
    前記第２絶縁膜は酸化シリコン膜または酸窒化シリコン膜であることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置において、
    前記第１絶縁膜は、Ｏ３−ＴＥＯＳ酸化膜またはＳＯＧ膜であることを特徴とする半導体装置。
  7. 請求項１記載の半導体装置において、
    フッ酸によるエッチング速度は、前記第１絶縁膜よりも前記第２絶縁膜の方が小さいことを特徴とする半導体装置。
  8. 請求項１記載の半導体装置において、
    前記第３絶縁膜は、前記配線開口部を形成するために前記第４絶縁膜をエッチングする際のエッチングストッパ膜であることを特徴とする半導体装置。
  9. 請求項１記載の半導体装置において、
    前記第３絶縁膜はＳｉＣ膜、ＳｉＣＮ膜またはＳｉＣＯ膜であることを特徴とする半導体装置。
  10. 請求項１記載の半導体装置において、
    前記第４絶縁膜は、酸化シリコン膜、酸窒化シリコン膜、または酸化シリコン膜よりも低い誘電率を有する絶縁膜であることを特徴とする半導体装置。
  11. 請求項１記載の半導体装置において、
    前記第３絶縁膜は、酸素含有量がシリコン含有量未満であることを特徴とする半導体装置。
  12. 請求項１１記載の半導体装置において、
    前記第４絶縁膜は、酸素含有量がシリコン含有量以上であることを特徴とする半導体装置。
  13. 請求項１記載の半導体装置において、
    前記第４絶縁膜の誘電率は前記第３絶縁膜の誘電率よりも低いことを特徴とする半導体装置。
  14. 請求項１記載の半導体装置において、
    前記第４絶縁膜は、シリコンと酸素と窒素とを含有していることを特徴とする半導体装置。
  15. 請求項１記載の半導体装置において、
    前記第４絶縁膜の膜厚は、前記第２絶縁膜の膜厚よりも厚く、かつ前記第３絶縁膜の膜厚よりも厚いことを特徴とする半導体装置。
  16. 請求項１記載の半導体装置において、
    前記第１開口部は、前記第１絶縁膜に形成されているが、前記第２絶縁膜には形成されていないことを特徴とする半導体装置。
  17. 請求項１記載の半導体装置において、
    前記半導体素子はＭＩＳＦＥＴを含み、
    前記半導体基板の前記主面上に、前記ＭＩＳＦＥＴのゲート電極間を埋めるように、前記第１絶縁膜が形成されていることを特徴とする半導体装置。
  18. 請求項１記載の半導体装置において、
    前記半導体素子はＭＩＳＦＥＴを含み、
    前記ＭＩＳＦＥＴを構成するソースまたはドレイン用の半導体領域の上面上またはゲート電極の上面上にニッケルシリサイド層が形成されていることを特徴とする半導体装置。
  19. 請求項１記載の半導体装置において、
    前記半導体基板上に複数の配線層が形成されており、
    前記第１配線は、前記複数の配線層のうちの最下層の配線層からなることを特徴とする半導体装置。
  20. 請求項１記載の半導体装置において、
    前記第１導体部は銅を含有せず、
    前記第２絶縁膜は、酸化シリコン膜からなることを特徴とする半導体装置。
  21. 請求項１記載の半導体装置において、
    前記第１導体部が銅を含み、
    前記第２絶縁膜は、酸窒化シリコン膜からなることを特徴とする半導体装置。
  22. 請求項１記載の半導体装置において、
    前記第１導体部の上面は、一部が前記第１配線と接し、他の一部上は、前記第２絶縁膜で覆われていることを特徴とする半導体装置。
  23. 請求項１記載の半導体装置において、
    前記半導体基板の前記半導体素子が形成された前記主面上に形成された、前記第１絶縁膜とは異なる材料からなる第５絶縁膜を更に有し、
    前記第１絶縁膜は前記第５絶縁膜上に形成され、
    前記第１開口部は、前記第１および第５絶縁膜からなる積層膜に形成されていることを特徴とする半導体装置。
  24. 請求項１記載の半導体装置において、
    前記半導体基板の前記主面上に、前記第１絶縁膜と前記第１絶縁膜の上部に部分的に形成された第６絶縁膜とからなる第１の積層膜が形成されており、
    前記第１の積層膜は、上面が平坦化されており、
    前記第１の積層膜の平坦化された前記上面では、前記第１絶縁膜が部分的に露出されており、
    前記第１開口部は、前記第１の積層膜に形成され、
    前記第２絶縁膜は、前記第１の積層膜上に形成されていることを特徴とする半導体装置。
  25. 請求項２４記載の半導体装置において、
    前記第１導体部の上面に前記第１絶縁膜が隣接していることを特徴とする半導体装置。
  26. （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板の主面に半導体素子を形成する工程、
    （ｃ）前記半導体基板の前記半導体素子が形成された前記主面上に、シリコンと酸素とを含有する第１絶縁膜を形成する工程、
    （ｄ）前記第１絶縁膜に第１開口部を形成する工程、
    （ｅ）前記第１開口部内に埋め込まれた第１導体部を形成する工程、
    （ｆ）前記第１導体部が埋め込まれた前記第１絶縁膜上に、シリコンと酸素とを含有する第２絶縁膜を形成する工程、
    （ｇ）前記第２絶縁膜上に、シリコンと炭素とを含有する第３絶縁膜を形成する工程、
    （ｈ）前記第３絶縁膜上に、シリコンと酸素とを含有する第４絶縁膜を形成する工程、
    （ｉ）前記第４絶縁膜をエッチングして、前記第４絶縁膜に配線開口部を形成する工程、
    （ｊ）前記配線開口部の底部の前記第３絶縁膜および前記第２絶縁膜をエッチングして、前記配線開口部の底部で前記第１導体部の上面の少なくとも一部を露出させる工程、
    （ｋ）前記配線開口部に埋め込まれ、前記第１導体部と電気的に接続された第１配線を形成する工程、
    を有し、
    前記第２絶縁膜は前記第１絶縁膜よりもＳｉ原子の数密度が大きな膜であることを特徴とする半導体装置の製造方法。
  27. 請求項２６記載の半導体装置の製造方法において、
    前記（ｉ）工程では、前記第３絶縁膜をエッチングストッパとして前記第４絶縁膜をエッチングして、前記第４絶縁膜に配線開口部を形成することを特徴とする半導体装置の製造方法。
  28. 請求項２７記載の半導体装置の製造方法において、
    前記（ｃ）工程では、熱ＣＶＤ法または塗布法を用いて前記第１絶縁膜を形成し、
    前記（ｆ）工程では、プラズマＣＶＤ法を用いて前記第２絶縁膜を形成することを特徴とする半導体装置の製造方法。
  29. 請求項２８記載の半導体装置の製造方法において、
    前記第１絶縁膜は、Ｏ３−ＴＥＯＳ酸化膜またはＳＯＧ膜であり、
    前記第２絶縁膜は、酸化シリコン膜または酸窒化シリコン膜であり、
    前記第３絶縁膜はＳｉＣ膜、ＳｉＣＮ膜またはＳｉＣＯ膜であり、
    前記第４絶縁膜は、酸化シリコン膜、酸窒化シリコン膜、または酸化シリコン膜よりも低い誘電率を有する絶縁膜であることを特徴とする半導体装置の製造方法。
  30. 請求項２８記載の半導体装置の製造方法において、
    前記第１配線は、前記半導体基板上に形成される複数の配線層のうちの最下層の配線層であることを特徴とする半導体装置の製造方法。
  31. 請求項２８記載の半導体装置の製造方法において、
    前記（ｃ）工程で形成された前記第１絶縁膜の上面は平坦ではなく、
    前記（ｃ）工程後で前記（ｄ）工程前に、
    （ｃ１）前記第１絶縁膜上に第６絶縁膜を形成する工程、
    （ｃ２）前記第１および第６絶縁膜からなる第１の積層膜の上面を研磨して平坦化し、平坦化された前記第１の積層膜の上面で前記第１絶縁膜を部分的に露出させる工程、
    を更に有し、
    前記（ｄ）工程では、前記第１の積層膜に前記第１開口部を形成し、
    前記（ｆ）工程では、前記第１導体部が埋め込まれた前記第１の積層膜上に、前記第２絶縁膜を形成することを特徴とする半導体装置の製造方法。
  32. 請求項３１記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記第１の積層膜の上面の前記第１絶縁膜が露出した部分に重なる位置に、前記第１開口部が形成されることを特徴とする半導体装置の製造方法。
JP2007074266A 2007-03-22 2007-03-22 半導体装置およびその製造方法 Expired - Fee Related JP5357401B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007074266A JP5357401B2 (ja) 2007-03-22 2007-03-22 半導体装置およびその製造方法
TW096148509A TWI445129B (zh) 2007-03-22 2007-12-18 Semiconductor device and manufacturing method thereof
US12/014,078 US20080230847A1 (en) 2007-03-22 2008-01-14 Semiconductor device and manufacturing method of the same
CN2008100062888A CN101271892B (zh) 2007-03-22 2008-02-05 半导体装置及其制造方法
KR1020080025800A KR101389191B1 (ko) 2007-03-22 2008-03-20 반도체 장치 및 그 제조 방법
US12/883,031 US8203210B2 (en) 2007-03-22 2010-09-15 Semiconductor device having metal contacts formed in an interlayer dielectric film comprising four silicon-containing layers
US13/476,471 US20120289032A1 (en) 2007-03-22 2012-05-21 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007074266A JP5357401B2 (ja) 2007-03-22 2007-03-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008235644A JP2008235644A (ja) 2008-10-02
JP5357401B2 true JP5357401B2 (ja) 2013-12-04

Family

ID=39773824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007074266A Expired - Fee Related JP5357401B2 (ja) 2007-03-22 2007-03-22 半導体装置およびその製造方法

Country Status (5)

Country Link
US (3) US20080230847A1 (ja)
JP (1) JP5357401B2 (ja)
KR (1) KR101389191B1 (ja)
CN (1) CN101271892B (ja)
TW (1) TWI445129B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110028313A (ko) * 2008-07-03 2011-03-17 가부시키가이샤 고베 세이코쇼 배선 구조, 박막 트랜지스터 기판 및 그 제조 방법 및 표시 장치
JP2010056156A (ja) * 2008-08-26 2010-03-11 Renesas Technology Corp 半導体装置およびその製造方法
KR101121632B1 (ko) * 2008-12-26 2012-03-09 주식회사 하이닉스반도체 반도체 소자 및 비휘발성 메모리 소자의 소자분리막 형성 방법
JP6134727B2 (ja) * 2013-11-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6200818B2 (ja) 2014-01-21 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9847296B2 (en) * 2014-02-14 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer and structure method
US9312224B1 (en) 2014-12-11 2016-04-12 International Business Machines Corporation Interconnect structure containing a porous low k interconnect dielectric/dielectric cap
JP2016127148A (ja) * 2014-12-27 2016-07-11 京セラ株式会社 配線基板の製造方法
US9659949B2 (en) 2015-03-23 2017-05-23 Micron Technology, Inc. Integrated structures
US9934984B2 (en) * 2015-09-09 2018-04-03 International Business Machines Corporation Hydrofluorocarbon gas-assisted plasma etch for interconnect fabrication
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
JP2018064026A (ja) * 2016-10-12 2018-04-19 富士電機株式会社 半導体装置
US11348849B2 (en) * 2017-11-14 2022-05-31 Mitsubishi Electric Corporation Semiconductor apparatus and method for manufacturing same
US11152372B2 (en) * 2020-02-25 2021-10-19 Micron Technology, Inc. Method used in forming integrated circuitry, and method used in forming memory circuitry
TWI795770B (zh) * 2020-05-28 2023-03-11 台灣積體電路製造股份有限公司 用以減低電氣短路之接觸結構及其形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
JPH10144791A (ja) * 1996-11-13 1998-05-29 Sony Corp 半導体装置における配線構造及び配線形成方法
US5721172A (en) * 1996-12-02 1998-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
JP2000243831A (ja) * 1999-02-18 2000-09-08 Sony Corp 半導体装置とその製造方法
US6326301B1 (en) * 1999-07-13 2001-12-04 Motorola, Inc. Method for forming a dual inlaid copper interconnect structure
US6727588B1 (en) * 1999-08-19 2004-04-27 Agere Systems Inc. Diffusion preventing barrier layer in integrated circuit inter-metal layer dielectrics
JP4425432B2 (ja) * 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003115462A (ja) * 2001-10-05 2003-04-18 Kawasaki Microelectronics Kk コンタクト構造の形成方法
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
CN100352036C (zh) * 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
JP4606713B2 (ja) * 2002-10-17 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2005033008A (ja) * 2003-07-14 2005-02-03 Renesas Technology Corp 半導体装置の製造方法
JP2005136152A (ja) 2003-10-30 2005-05-26 Renesas Technology Corp 半導体装置の製造方法
JP4917249B2 (ja) 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP4521597B2 (ja) * 2004-02-10 2010-08-11 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
JP5622433B2 (ja) * 2010-04-28 2014-11-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008235644A (ja) 2008-10-02
KR101389191B1 (ko) 2014-04-24
KR20080086375A (ko) 2008-09-25
US8203210B2 (en) 2012-06-19
US20110001246A1 (en) 2011-01-06
US20080230847A1 (en) 2008-09-25
CN101271892A (zh) 2008-09-24
TW200839945A (en) 2008-10-01
TWI445129B (zh) 2014-07-11
US20120289032A1 (en) 2012-11-15
CN101271892B (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
JP5357401B2 (ja) 半導体装置およびその製造方法
TWI484554B (zh) Semiconductor device and manufacturing method thereof
US20210098362A1 (en) Method and Apparatus for Forming Self-Aligned Via with Selectively Deposited Etching Stop Layer
US8420528B2 (en) Manufacturing method of a semiconductor device having wirings
KR101055451B1 (ko) 반도체 장치 및 그 제조 방법
US8586447B2 (en) Semiconductor device and manufacturing method of the same
JP4173374B2 (ja) 半導体装置の製造方法
JP4340040B2 (ja) 半導体装置の製造方法
KR19990029622A (ko) 반도체집적회로장치 및 그 제조방법
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
JP2007201490A (ja) 半導体装置
JP4688832B2 (ja) 半導体装置及びその製造方法
JP2012038898A (ja) 半導体装置の製造方法および半導体装置
JP2007189243A (ja) 半導体装置
KR20090071772A (ko) 구리 배선 및 그 제조 방법
JP2009124164A (ja) 半導体装置
JP2009124165A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130830

R150 Certificate of patent or registration of utility model

Ref document number: 5357401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees