JP2000243831A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP2000243831A JP2000243831A JP11040335A JP4033599A JP2000243831A JP 2000243831 A JP2000243831 A JP 2000243831A JP 11040335 A JP11040335 A JP 11040335A JP 4033599 A JP4033599 A JP 4033599A JP 2000243831 A JP2000243831 A JP 2000243831A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- organic resin
- semiconductor device
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Abstract
(57)【要約】
【課題】 有機樹脂系低誘電率絶縁膜による層間絶縁層
が用いられる場合、における特性の低下、信頼性の低下
を改善する。 【解決手段】 基体１上に、下層導電層１１と上層導電
層１２とが層間絶縁層２０を介して形成された半導体装
置であって、層間絶縁層２０が、下層導電層１１上に形
成された有機樹脂層２１と、この有機樹脂層２１上に形
成されたＳｉ含有量が特定された１層以上の高耐水性絶
縁膜２２のとの積層構造とする。
が用いられる場合、における特性の低下、信頼性の低下
を改善する。 【解決手段】 基体１上に、下層導電層１１と上層導電
層１２とが層間絶縁層２０を介して形成された半導体装
置であって、層間絶縁層２０が、下層導電層１１上に形
成された有機樹脂層２１と、この有機樹脂層２１上に形
成されたＳｉ含有量が特定された１層以上の高耐水性絶
縁膜２２のとの積層構造とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法、特に層間絶縁層を介して少なくとも２層の導
電層、例えば配線層が積層された構成を有する半導体集
積回路装置等の半導体装置とその製造方法に係わる。
製造方法、特に層間絶縁層を介して少なくとも２層の導
電層、例えば配線層が積層された構成を有する半導体集
積回路装置等の半導体装置とその製造方法に係わる。
【０００２】
【従来の技術】半導体装置の小型化に伴う各部の微細
化、いわゆるデバイスルールの微細化により、配線間の
間隔が狭められる。例えば下層配線における隣り合う配
線間の間隔が狭められることによって、この隣り合う配
線間に入り込んで形成される上層配線との間に介在させ
る層間絶縁層に起因する寄生容量が問題となる。すなわ
ち、この寄生容量による動作遅延等の問題が重要視され
る。そこで、この層間絶縁層を構成する絶縁材料として
低誘電率絶縁材料の検討の必要性が高まっている。
化、いわゆるデバイスルールの微細化により、配線間の
間隔が狭められる。例えば下層配線における隣り合う配
線間の間隔が狭められることによって、この隣り合う配
線間に入り込んで形成される上層配線との間に介在させ
る層間絶縁層に起因する寄生容量が問題となる。すなわ
ち、この寄生容量による動作遅延等の問題が重要視され
る。そこで、この層間絶縁層を構成する絶縁材料として
低誘電率絶縁材料の検討の必要性が高まっている。
【０００３】例えば図９に要部の概略断面図を示すよう
に、半導体集積回路装置において、半導体基体１上に、
２層以上、例えば下層導電層１１と上層導電層１２とが
層間絶縁層２を介して積層された構造とされる。図示の
例では、基体１上に形成されたＳｉＯ2 等より成る絶縁
層３上に、例えば金属層、多結晶半導体層等による所要
のパターンの下層導電層１１例えば下層配線が形成さ
れ、この上に、層間絶縁層２を介して、同様に例えば金
属層、多結晶半導体層等による所要のパターンの上層導
電層１２例えば上層配線が形成される。
に、半導体集積回路装置において、半導体基体１上に、
２層以上、例えば下層導電層１１と上層導電層１２とが
層間絶縁層２を介して積層された構造とされる。図示の
例では、基体１上に形成されたＳｉＯ2 等より成る絶縁
層３上に、例えば金属層、多結晶半導体層等による所要
のパターンの下層導電層１１例えば下層配線が形成さ
れ、この上に、層間絶縁層２を介して、同様に例えば金
属層、多結晶半導体層等による所要のパターンの上層導
電層１２例えば上層配線が形成される。
【０００４】上層導電層１２と、下層導電層１１との、
互いの電気的接続は、下層導電層１１の上層導電層１２
との接続部上において層間絶縁層２に開口した接続孔２
ｃいわゆるビアホール（via hole）内に、タングステン
Ｗ等を埋め込んだ導電層４を介して行われる。
互いの電気的接続は、下層導電層１１の上層導電層１２
との接続部上において層間絶縁層２に開口した接続孔２
ｃいわゆるビアホール（via hole）内に、タングステン
Ｗ等を埋め込んだ導電層４を介して行われる。
【０００５】このような半導体装置において、上述した
ように小型化に伴って例えば下層導電層１１のパターン
間の間隔ｄが狭められると、これら間の寄生容量が問題
となる。この寄生容量の低減化を図るには、此処に介在
される層間絶縁層２として比誘電率ができるだけ小さい
ものを用いることが要求される。
ように小型化に伴って例えば下層導電層１１のパターン
間の間隔ｄが狭められると、これら間の寄生容量が問題
となる。この寄生容量の低減化を図るには、此処に介在
される層間絶縁層２として比誘電率ができるだけ小さい
ものを用いることが要求される。
【０００６】この低誘電率絶縁層としては、現在まで、
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）に弗
素源としてＣ2 Ｆ6 またはＮＦ3 を添加した原料を用い
てＳｉＯＦ膜を用いることが提案されている（第２５回
ＳＳＤＭ ’９３ｐ．１６１および第４０回応用物理学
会関係連合講演会予稿集１ａ−ＺＶ−９）。しかしなが
ら、この場合、導入する弗素含有量の増加に伴って膜質
が劣化し、これによって著しく耐湿性が低下することが
報告されている。
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）に弗
素源としてＣ2 Ｆ6 またはＮＦ3 を添加した原料を用い
てＳｉＯＦ膜を用いることが提案されている（第２５回
ＳＳＤＭ ’９３ｐ．１６１および第４０回応用物理学
会関係連合講演会予稿集１ａ−ＺＶ−９）。しかしなが
ら、この場合、導入する弗素含有量の増加に伴って膜質
が劣化し、これによって著しく耐湿性が低下することが
報告されている。
【０００７】これに対して、膜質の安定化を目的にして
弗素が原料ガス構造中に含有するＳｉＦ4 ／Ｏ2 系ガス
を用いてＳｉＯＦ膜を形成する検討がなされている（第
４０回応用物理学会関係連合講演会予稿集３１ｐ−ＺＶ
−１）。しかし、この方法によって得たＳｉＯＦ膜の比
誘電率は、吸湿性の点から、３．８程度が限界とされて
いる。
弗素が原料ガス構造中に含有するＳｉＦ4 ／Ｏ2 系ガス
を用いてＳｉＯＦ膜を形成する検討がなされている（第
４０回応用物理学会関係連合講演会予稿集３１ｐ−ＺＶ
−１）。しかし、この方法によって得たＳｉＯＦ膜の比
誘電率は、吸湿性の点から、３．８程度が限界とされて
いる。
【０００８】一方、３．８以下の比誘電率を目標とし
て、有機樹脂系の層間絶縁層材料の提案がなされてい
る。例えば有機樹脂系の低誘電率絶縁膜は、これまで
に、例えば２量体の原料ガスの熱分解反応と熱重合反応
を併用して低誘電率絶縁膜を成膜する方法が提案されて
いる。この方法により形成した有機系樹脂層の比誘電率
は、２．３程度という低い値を示す（１９９６年 VLSI
／ULSI MULTI LEVEL INTERCONNECTION CONFERENCE ｐ．
２０７）。その他の例としては、回転塗布法による材料
の例えばポリアリルエーテル等がある。
て、有機樹脂系の層間絶縁層材料の提案がなされてい
る。例えば有機樹脂系の低誘電率絶縁膜は、これまで
に、例えば２量体の原料ガスの熱分解反応と熱重合反応
を併用して低誘電率絶縁膜を成膜する方法が提案されて
いる。この方法により形成した有機系樹脂層の比誘電率
は、２．３程度という低い値を示す（１９９６年 VLSI
／ULSI MULTI LEVEL INTERCONNECTION CONFERENCE ｐ．
２０７）。その他の例としては、回転塗布法による材料
の例えばポリアリルエーテル等がある。
【０００９】ところで、上述したように、層間絶縁層を
介して少なくとも２層の導電層、例えば配線層が積層さ
れた構成を有する、いわゆる多層配線構造の半導体装置
を製造する場合、その層間絶縁層に、これを挟んで上下
に配置された下層配線層および上層配線層（すなわち下
層導電層および上層導電層）間を、所要部において相互
に接続するために、層間絶縁層に、接続孔の開口作業が
行われる。この接続孔の開口は、通常フォトレジスト層
をエッチングマスクとするエッチングによって行うが、
層間絶縁層として上述した有機樹脂系低誘電率絶縁膜を
用いる場合、この有機樹脂系低誘電率絶縁膜と感光性樹
脂によるフォトレジスト層とはエッチングの選択性が低
いことから、フォトレジスト層を、直接、エッチングマ
スクとして用いることができない。
介して少なくとも２層の導電層、例えば配線層が積層さ
れた構成を有する、いわゆる多層配線構造の半導体装置
を製造する場合、その層間絶縁層に、これを挟んで上下
に配置された下層配線層および上層配線層（すなわち下
層導電層および上層導電層）間を、所要部において相互
に接続するために、層間絶縁層に、接続孔の開口作業が
行われる。この接続孔の開口は、通常フォトレジスト層
をエッチングマスクとするエッチングによって行うが、
層間絶縁層として上述した有機樹脂系低誘電率絶縁膜を
用いる場合、この有機樹脂系低誘電率絶縁膜と感光性樹
脂によるフォトレジスト層とはエッチングの選択性が低
いことから、フォトレジスト層を、直接、エッチングマ
スクとして用いることができない。
【００１０】そこで、このような有機樹脂系低誘電率絶
縁膜を層間絶縁層とする場合、これに対する上述した接
続孔等の開口のエッチングは、この有機樹脂系低誘電率
絶縁膜上に、これに対するエッチングマスクを構成す
る、いわゆるハードマスク層を形成するという方法が採
られる。
縁膜を層間絶縁層とする場合、これに対する上述した接
続孔等の開口のエッチングは、この有機樹脂系低誘電率
絶縁膜上に、これに対するエッチングマスクを構成す
る、いわゆるハードマスク層を形成するという方法が採
られる。
【００１１】その一例を図１０を参照して説明するが、
図１０において図９と対応する部分には同一符号を付し
て重複説明を省略する。先ず、図１０Ａに示すように、
下層導電層１１上に形成された有機樹脂系低誘電率絶縁
膜による層間絶縁層２上に、例えばＳｉＯ2 によるハー
ドマスク層５を被着する。そして、このハードマスク層
５に対するパターンエッチングを行う。このために、ハ
ードマスク層５上に、フォトレジスト層６を塗布し、こ
れに対してフォトリソグラフィによって、すなわち所要
のパターンの露光および現像を行って、前述した層間絶
縁層２に対する接続孔２ｃを形成する部分上に、開口６
Ｗを形成する。
図１０において図９と対応する部分には同一符号を付し
て重複説明を省略する。先ず、図１０Ａに示すように、
下層導電層１１上に形成された有機樹脂系低誘電率絶縁
膜による層間絶縁層２上に、例えばＳｉＯ2 によるハー
ドマスク層５を被着する。そして、このハードマスク層
５に対するパターンエッチングを行う。このために、ハ
ードマスク層５上に、フォトレジスト層６を塗布し、こ
れに対してフォトリソグラフィによって、すなわち所要
のパターンの露光および現像を行って、前述した層間絶
縁層２に対する接続孔２ｃを形成する部分上に、開口６
Ｗを形成する。
【００１２】図１０Ｂに示すように、フォトレジスト層
６をエッチングマスクとして、その開口６Ｗを通じて露
呈したハードマスク層５に対するエッチングを行い、開
口６Ｗ下に開口５Ｗを形成する。
６をエッチングマスクとして、その開口６Ｗを通じて露
呈したハードマスク層５に対するエッチングを行い、開
口６Ｗ下に開口５Ｗを形成する。
【００１３】その後、図１０Ｃに示すように、開口６Ｗ
および５Ｗを通じて外部に露呈した層間絶縁層２に対す
るエッチングを行って、目的とする接続孔２ｃを開口す
る。このとき、フォトレジスト層６と有機樹脂系低誘電
率絶縁膜による層間絶縁層２とのエッチングの選択性は
低いが、層間絶縁層２上に有機樹脂系低誘電率絶縁膜と
エッチングの選択性が高いＳｉＯ2 が形成されているこ
とから、層間絶縁層２に対する接続孔２ｃを形成するこ
とができる。
および５Ｗを通じて外部に露呈した層間絶縁層２に対す
るエッチングを行って、目的とする接続孔２ｃを開口す
る。このとき、フォトレジスト層６と有機樹脂系低誘電
率絶縁膜による層間絶縁層２とのエッチングの選択性は
低いが、層間絶縁層２上に有機樹脂系低誘電率絶縁膜と
エッチングの選択性が高いＳｉＯ2 が形成されているこ
とから、層間絶縁層２に対する接続孔２ｃを形成するこ
とができる。
【００１４】そして、このようにして形成した接続孔２
ｃ内に、図９で説明したように、タングステンＷ等によ
る埋込み導電層４を充填する。
ｃ内に、図９で説明したように、タングステンＷ等によ
る埋込み導電層４を充填する。
【００１５】
【発明が解決しようとする課題】ところが、上述した有
機樹脂系低誘電率絶縁膜による層間絶縁層が用いられる
場合、特性の低下、信頼性の低下を来すという問題が生
じる。すなわち、上述したように、例えば接続孔の穿設
すなわち開口に当たってハードマスクとして用いられる
ＳｉＯ2 をＣＶＤ(Chemical Vapor Deposition) 法によ
って成膜するが、このＳｉＯ2 の形成においては、通
常、原料ガスのシランと酸素とは、その流量比を、１：
２程度とされる。このとき、Ｏ2 ラジカルが生じること
によって、有機樹脂系低誘電率絶縁膜表面のカーボンが
除去されて、密度の低下を来し、表面が変質して耐湿性
が劣化し、内部に水分が拡散し易くなり、この水分の拡
散によって誘電率が高くなるという不都合が生じる。ま
た同時に、この有機樹脂系低誘電率絶縁膜すなわち層間
絶縁層に機械的強度の低下を来す。また、この水分の拡
散により、上述した接続孔内への埋込み導電層の埋込み
強度が低下し、コンタクト抵抗の低下や、剥離を発生す
る。本発明は、このような問題の解決を図るものであ
る。
機樹脂系低誘電率絶縁膜による層間絶縁層が用いられる
場合、特性の低下、信頼性の低下を来すという問題が生
じる。すなわち、上述したように、例えば接続孔の穿設
すなわち開口に当たってハードマスクとして用いられる
ＳｉＯ2 をＣＶＤ(Chemical Vapor Deposition) 法によ
って成膜するが、このＳｉＯ2 の形成においては、通
常、原料ガスのシランと酸素とは、その流量比を、１：
２程度とされる。このとき、Ｏ2 ラジカルが生じること
によって、有機樹脂系低誘電率絶縁膜表面のカーボンが
除去されて、密度の低下を来し、表面が変質して耐湿性
が劣化し、内部に水分が拡散し易くなり、この水分の拡
散によって誘電率が高くなるという不都合が生じる。ま
た同時に、この有機樹脂系低誘電率絶縁膜すなわち層間
絶縁層に機械的強度の低下を来す。また、この水分の拡
散により、上述した接続孔内への埋込み導電層の埋込み
強度が低下し、コンタクト抵抗の低下や、剥離を発生す
る。本発明は、このような問題の解決を図るものであ
る。
【００１６】
【課題を解決するための手段】本発明による半導体装置
は、基体上に、下層導電層と上層導電層とが層間絶縁層
を介して形成された半導体装置であって、層間絶縁層
が、下層導電層上に形成された有機樹脂層と、この有機
樹脂層上に形成された１層以上の高耐水性絶縁膜との積
層構造とする。
は、基体上に、下層導電層と上層導電層とが層間絶縁層
を介して形成された半導体装置であって、層間絶縁層
が、下層導電層上に形成された有機樹脂層と、この有機
樹脂層上に形成された１層以上の高耐水性絶縁膜との積
層構造とする。
【００１７】また、本発明による半導体装置の製造方法
は、基体上に下層導電層と、上層導電層とが層間絶縁層
を介して形成された半導体装置の製造方法であって、層
間絶縁層の形成工程が、下層導電層上に有機樹脂層を成
膜する工程と、この有機樹脂層上に１層以上の高耐水性
絶縁膜を成膜する工程とを採って目的とする半導体装置
を製造する。
は、基体上に下層導電層と、上層導電層とが層間絶縁層
を介して形成された半導体装置の製造方法であって、層
間絶縁層の形成工程が、下層導電層上に有機樹脂層を成
膜する工程と、この有機樹脂層上に１層以上の高耐水性
絶縁膜を成膜する工程とを採って目的とする半導体装置
を製造する。
【００１８】ここで、下層導電層、上層導電層とは２層
の導電層のみを具備する場合を限定して指称するもので
はなく、２層以上の多層構造においても、層間絶縁層を
介して相対的に上層位置、および下層位置にある導電層
例えば配線層を指称するものである。
の導電層のみを具備する場合を限定して指称するもので
はなく、２層以上の多層構造においても、層間絶縁層を
介して相対的に上層位置、および下層位置にある導電層
例えば配線層を指称するものである。
【００１９】上述したように、本発明による半導体装置
においては、その層間絶縁層を、有機樹脂層上に高耐水
性絶縁膜を積層した構造としてこの有機樹脂層を低誘電
率絶縁膜によって構成することによって寄生容量の低減
化を図り、この上に高耐水性絶縁膜を積層することによ
って、この有機樹脂層に、他の絶縁膜等を形成した場合
における水分や酸素の拡散を防止し、例えば半導体装置
の製造プロセス工程での樹脂組成物の熱分解や、酸化反
応を抑制する。
においては、その層間絶縁層を、有機樹脂層上に高耐水
性絶縁膜を積層した構造としてこの有機樹脂層を低誘電
率絶縁膜によって構成することによって寄生容量の低減
化を図り、この上に高耐水性絶縁膜を積層することによ
って、この有機樹脂層に、他の絶縁膜等を形成した場合
における水分や酸素の拡散を防止し、例えば半導体装置
の製造プロセス工程での樹脂組成物の熱分解や、酸化反
応を抑制する。
【００２０】
【発明の実施の形態】本発明による半導体装置は、層間
絶縁層を、下層導電層上に形成された有機樹脂層と、こ
の有機樹脂層上に形成された１層以上の高耐水性絶縁膜
との積層構造とする。
絶縁層を、下層導電層上に形成された有機樹脂層と、こ
の有機樹脂層上に形成された１層以上の高耐水性絶縁膜
との積層構造とする。
【００２１】有機樹脂層は、絶縁性を有し、比誘電率ε
がε≦３、例えばε＝２．８のポリアリールエーテルに
よって構成することができる。その他、弗化ポリイミ
ド、ポリパラキシレン、ポリイミド、ポリキノリン、ポ
リアミド等によって構成することができる。
がε≦３、例えばε＝２．８のポリアリールエーテルに
よって構成することができる。その他、弗化ポリイミ
ド、ポリパラキシレン、ポリイミド、ポリキノリン、ポ
リアミド等によって構成することができる。
【００２２】高耐水性絶縁膜は、シリコン酸化膜、シリ
コン酸窒化膜、シリコン窒化膜等の高耐水性無機絶縁膜
によって構成する。この高耐水性絶縁膜は、単層構造も
しくは多層に重ねて積層した構造とすることができる。
コン酸窒化膜、シリコン窒化膜等の高耐水性無機絶縁膜
によって構成する。この高耐水性絶縁膜は、単層構造も
しくは多層に重ねて積層した構造とすることができる。
【００２３】有機樹脂層に接する高耐水性絶縁膜として
は、ＳｉＯ2 よりＳｉ含有率が高いＳｉ含有率が３５ａ
ｔ（原子）％以上のシリコン酸化膜、あるいはＳｉ含有
率が３０ａｔ％以上のシリコン酸窒化膜、またはシリコ
ン窒化膜のいずれか、好ましくは酸素を含まないＳｉＮ
により形成することが好ましい。
は、ＳｉＯ2 よりＳｉ含有率が高いＳｉ含有率が３５ａ
ｔ（原子）％以上のシリコン酸化膜、あるいはＳｉ含有
率が３０ａｔ％以上のシリコン酸窒化膜、またはシリコ
ン窒化膜のいずれか、好ましくは酸素を含まないＳｉＮ
により形成することが好ましい。
【００２４】この高耐水性絶縁膜がシリコン酸化膜によ
る場合は、そのＳｉ含有量が上述したように、３５ａｔ
（原子）％以上の例えば３５ａｔ％〜７５ａｔ％、好ま
しくは４０ａｔ％〜６０ａｔ％とする。これは、４０ａ
ｔ％、特に３５ａｔ％未満では、このシリコン酸化膜の
耐水性が不十分となること、また６０ａｔ％特に７５ａ
ｔ％を越えるとき多結晶シリコン層の特性もしくはこれ
に近くなって膜質すなわち耐水性に問題が生じることに
よる。
る場合は、そのＳｉ含有量が上述したように、３５ａｔ
（原子）％以上の例えば３５ａｔ％〜７５ａｔ％、好ま
しくは４０ａｔ％〜６０ａｔ％とする。これは、４０ａ
ｔ％、特に３５ａｔ％未満では、このシリコン酸化膜の
耐水性が不十分となること、また６０ａｔ％特に７５ａ
ｔ％を越えるとき多結晶シリコン層の特性もしくはこれ
に近くなって膜質すなわち耐水性に問題が生じることに
よる。
【００２５】また高耐水性絶縁膜をシリコン酸窒化膜よ
り構成する場合は、上述したようにＳｉ含有量は３０原
子％以上、例えば３０ａｔ％〜７０ａｔ％、好ましくは
３５ａｔ％〜５５ａｔ％とする。この場合、窒素（Ｎ）
が含有されていることにより、Ｓｉ含有量は、シリコン
酸化膜に比し、低い含有量で、耐水効果が得られる。
り構成する場合は、上述したようにＳｉ含有量は３０原
子％以上、例えば３０ａｔ％〜７０ａｔ％、好ましくは
３５ａｔ％〜５５ａｔ％とする。この場合、窒素（Ｎ）
が含有されていることにより、Ｓｉ含有量は、シリコン
酸化膜に比し、低い含有量で、耐水効果が得られる。
【００２６】また、高耐水性絶縁膜は、その全体の膜厚
が、１０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜４０
０ｎｍに選定することが望まれる。これは、１０ｎｍ未
満では、耐水性に関する信頼性に問題が生じて来るこ
と、５００ｎｍを超えると、層間絶縁層全体の厚さが大
きくなって上層導電層と下層導電層の接続を行う接続孔
のアスペクト比（深さ／孔径）が大きくなり、正確な接
続孔の形成や、この接続孔内に埋込み導電層の充填の信
頼性が低下することに因る。
が、１０ｎｍ〜５００ｎｍ、好ましくは５０ｎｍ〜４０
０ｎｍに選定することが望まれる。これは、１０ｎｍ未
満では、耐水性に関する信頼性に問題が生じて来るこ
と、５００ｎｍを超えると、層間絶縁層全体の厚さが大
きくなって上層導電層と下層導電層の接続を行う接続孔
のアスペクト比（深さ／孔径）が大きくなり、正確な接
続孔の形成や、この接続孔内に埋込み導電層の充填の信
頼性が低下することに因る。
【００２７】上述したように、高耐水性絶縁膜は、単層
もしくは多層構造とすることができるが、有機樹脂層に
接した配置される高耐水性絶縁膜は、酸素を含まないシ
リコン窒化膜、あるいは酸素含有量が小さくまた緻密性
にすぐれたシリコン酸窒化膜を配置することが好まし
い。すなわち、高耐水性絶縁膜を例えば２層構造とする
ときは、例えば下層にシリコン窒化膜を形成し、この上
に上述のシリコン酸化膜もしくはシリコン酸窒化膜を積
層した構成、あるいは例えば下層にシリコン酸窒化膜を
形成し、この上に上述のシリコン酸化膜を形成する。
もしくは多層構造とすることができるが、有機樹脂層に
接した配置される高耐水性絶縁膜は、酸素を含まないシ
リコン窒化膜、あるいは酸素含有量が小さくまた緻密性
にすぐれたシリコン酸窒化膜を配置することが好まし
い。すなわち、高耐水性絶縁膜を例えば２層構造とする
ときは、例えば下層にシリコン窒化膜を形成し、この上
に上述のシリコン酸化膜もしくはシリコン酸窒化膜を積
層した構成、あるいは例えば下層にシリコン酸窒化膜を
形成し、この上に上述のシリコン酸化膜を形成する。
【００２８】図１は、本発明による半導体装置の一実施
形態の一例の要部の概略断面図を示すが、本発明装置
は、この例に限られるものではない。この実施形態にお
いては、層間絶縁層を構成する高耐水性絶縁膜を単層構
造とした場合である。そして、この例においては、基体
１例えば半導体基体上に、例えば下層導電層１１と上層
導電層１２とが、層間絶縁層２０を介して積層した構造
とした場合である。図示の例では、例えばシリコン半導
体基体１上に形成されたＳｉＯ2 等より成る表面絶縁層
３上に、例えば金属層、多結晶半導体層等による所要の
パターンの下層導電層１１による例えば下層配線が形成
され、この上に、層間絶縁層２０を介して、同様に例え
ば金属層、多結晶半導体層等による所要のパターンの上
層導電層１２による例えば上層配線が形成される。
形態の一例の要部の概略断面図を示すが、本発明装置
は、この例に限られるものではない。この実施形態にお
いては、層間絶縁層を構成する高耐水性絶縁膜を単層構
造とした場合である。そして、この例においては、基体
１例えば半導体基体上に、例えば下層導電層１１と上層
導電層１２とが、層間絶縁層２０を介して積層した構造
とした場合である。図示の例では、例えばシリコン半導
体基体１上に形成されたＳｉＯ2 等より成る表面絶縁層
３上に、例えば金属層、多結晶半導体層等による所要の
パターンの下層導電層１１による例えば下層配線が形成
され、この上に、層間絶縁層２０を介して、同様に例え
ば金属層、多結晶半導体層等による所要のパターンの上
層導電層１２による例えば上層配線が形成される。
【００２９】上層導電層１２と下層導電層１１との互い
の電気的接続は、層間絶縁層２０に開口した接続孔２０
ｃいわゆるビアホール内に、埋め込まれた埋込み導電層
４を介して行われる構成とした場合である。この埋込み
導電層４は、接続孔２０ｃ内に例えばＴａ，Ｔｉ等の下
地金属層４１を形成し、この上に、Ｗ等の埋込み金属層
４２を埋込んだ構成とすることができる。
の電気的接続は、層間絶縁層２０に開口した接続孔２０
ｃいわゆるビアホール内に、埋め込まれた埋込み導電層
４を介して行われる構成とした場合である。この埋込み
導電層４は、接続孔２０ｃ内に例えばＴａ，Ｔｉ等の下
地金属層４１を形成し、この上に、Ｗ等の埋込み金属層
４２を埋込んだ構成とすることができる。
【００３０】層間絶縁層２０は、上述した有機樹脂層２
１上に高耐水性絶縁膜２２が積層された構成とする。高
耐水性絶縁膜２２は、例えば厚さ１００ｎｍの、Ｓｉ含
有量が３５ａｔ％以上の例えば４２ａｔ％のシリコン酸
化膜によって構成する。この高耐水性絶縁膜２２は、シ
リコン酸化膜に限られるものではなく、例えば上述した
シリコン酸窒化膜、シリコン窒化膜によって構成するこ
とができる。
１上に高耐水性絶縁膜２２が積層された構成とする。高
耐水性絶縁膜２２は、例えば厚さ１００ｎｍの、Ｓｉ含
有量が３５ａｔ％以上の例えば４２ａｔ％のシリコン酸
化膜によって構成する。この高耐水性絶縁膜２２は、シ
リコン酸化膜に限られるものではなく、例えば上述した
シリコン酸窒化膜、シリコン窒化膜によって構成するこ
とができる。
【００３１】次に、本発明による半導体装置の他の実施
形態を説明する。図２は、その一例の要部の概略断面図
であるが、この実施形態においても、この例に限られる
ものではない。この実施形態においては、層間絶縁層を
構成する高耐水性絶縁膜を２層構造とした場合である。
この例においては、層間絶縁層２０の構成以外は、図１
に示した例と同様の構成とした場合で、図２において、
図１と対応する部分には同一符号を付して重複説明を省
略する。
形態を説明する。図２は、その一例の要部の概略断面図
であるが、この実施形態においても、この例に限られる
ものではない。この実施形態においては、層間絶縁層を
構成する高耐水性絶縁膜を２層構造とした場合である。
この例においては、層間絶縁層２０の構成以外は、図１
に示した例と同様の構成とした場合で、図２において、
図１と対応する部分には同一符号を付して重複説明を省
略する。
【００３２】この例においては、層間絶縁層２０を、上
述した有機樹脂層２１上に第１および第２の高耐水性絶
縁膜２２ａおよび２２ｂよりなる高耐水性絶縁膜２２が
積層された構成とした。これら第１および第２の高耐水
性絶縁膜２２ａおよび２２ｂは、上述したそれぞれＳｉ
含有量の高いシリコン酸化物（以下ＳｉＯと記す）、あ
るいはシリコン酸窒化物（以下ＳｉＯＮと記す）、また
はシリコン窒化物（以下ＳｉＮと記す）の組み合わせに
よって構成することができるが、上述したように下層
に、酸素を含まないＳｉＮもしくは酸素含有が小で緻密
性に富んだＳｉＯＮによって構成することが好ましい。
例えば第１の高耐水性絶縁膜２２ａをＳｉＮによって構
成し、第２の高耐水性絶縁膜２２ｂをＳｉＯによって構
成する。
述した有機樹脂層２１上に第１および第２の高耐水性絶
縁膜２２ａおよび２２ｂよりなる高耐水性絶縁膜２２が
積層された構成とした。これら第１および第２の高耐水
性絶縁膜２２ａおよび２２ｂは、上述したそれぞれＳｉ
含有量の高いシリコン酸化物（以下ＳｉＯと記す）、あ
るいはシリコン酸窒化物（以下ＳｉＯＮと記す）、また
はシリコン窒化物（以下ＳｉＮと記す）の組み合わせに
よって構成することができるが、上述したように下層
に、酸素を含まないＳｉＮもしくは酸素含有が小で緻密
性に富んだＳｉＯＮによって構成することが好ましい。
例えば第１の高耐水性絶縁膜２２ａをＳｉＮによって構
成し、第２の高耐水性絶縁膜２２ｂをＳｉＯによって構
成する。
【００３３】上述した例えば図１および図２に示した本
発明装置においては、その層間絶縁層２０として、低誘
電率の有機樹脂層２１を用いるものの、その上に高耐水
性絶縁膜２２を形成したことにより、上述した有機樹脂
層へのの酸化種の水分や酸素の拡散を効果的に回避でき
た。
発明装置においては、その層間絶縁層２０として、低誘
電率の有機樹脂層２１を用いるものの、その上に高耐水
性絶縁膜２２を形成したことにより、上述した有機樹脂
層へのの酸化種の水分や酸素の拡散を効果的に回避でき
た。
【００３４】すなわち、高耐水性絶縁膜２２において、
例えば少なくともその１層を、シリコン含有率の高いＳ
ｉＯ膜で構成したことにより、膜中のシリコンと水素の
結合量が高められ、これによってＳｉＯ中の含水分量が
低減化されること、更にこのＳｉＯ膜が耐透水性にすぐ
れていることよって有機樹脂層２１への酸化種の水分や
酸素の拡散を防止できる。
例えば少なくともその１層を、シリコン含有率の高いＳ
ｉＯ膜で構成したことにより、膜中のシリコンと水素の
結合量が高められ、これによってＳｉＯ中の含水分量が
低減化されること、更にこのＳｉＯ膜が耐透水性にすぐ
れていることよって有機樹脂層２１への酸化種の水分や
酸素の拡散を防止できる。
【００３５】また、高耐水性絶縁膜２２において、例え
ばその少なくとも１層を、水との親和性の高い酸素の一
部に変えて窒素を導入したＳｉＯＮ膜で構成する場合
は、より耐透水性にすぐれていることから、上述した有
機樹脂層２１への酸化種の水分や酸素の拡散をより効果
的に防止できる。
ばその少なくとも１層を、水との親和性の高い酸素の一
部に変えて窒素を導入したＳｉＯＮ膜で構成する場合
は、より耐透水性にすぐれていることから、上述した有
機樹脂層２１への酸化種の水分や酸素の拡散をより効果
的に防止できる。
【００３６】また更に、高耐水性絶縁膜２２において、
例えばその少なくとも１層を、水との親和性の高い酸素
を窒素に変えたＳｉＮ膜で構成する場合は、更に、耐透
水性にすぐれていることから、上述した有機樹脂層２１
への酸化種の水分や酸素の拡散をより効果的に防止でき
る。
例えばその少なくとも１層を、水との親和性の高い酸素
を窒素に変えたＳｉＮ膜で構成する場合は、更に、耐透
水性にすぐれていることから、上述した有機樹脂層２１
への酸化種の水分や酸素の拡散をより効果的に防止でき
る。
【００３７】したがって、本発明は、その製造プロセス
での有機樹脂層２１の樹脂組成物における加水分解によ
って誘電率が高まるとか、埋込み導電層４との界面に、
この樹脂の分解物が介在して、埋込み導電層４の機械
的、電気的コンタクト不良の発生を回避できる。したが
って、この構成によれば、層間絶縁層に起因する寄生容
量の増加、抵抗の低下が図られ遅延時間の改善、消費電
力の低減化を図ることができ、信頼性にすぐれた半導体
装置を構成することができる。
での有機樹脂層２１の樹脂組成物における加水分解によ
って誘電率が高まるとか、埋込み導電層４との界面に、
この樹脂の分解物が介在して、埋込み導電層４の機械
的、電気的コンタクト不良の発生を回避できる。したが
って、この構成によれば、層間絶縁層に起因する寄生容
量の増加、抵抗の低下が図られ遅延時間の改善、消費電
力の低減化を図ることができ、信頼性にすぐれた半導体
装置を構成することができる。
【００３８】次に、本発明による半導体装置の製造方法
の一実施形態を説明する。この実施形態における製造方
法は、図１に示した半導体装置の製造方法で、その一例
を、図３および図４の工程図を参照して説明するが、本
発明製造方法は、この例に限られるものではない。
の一実施形態を説明する。この実施形態における製造方
法は、図１に示した半導体装置の製造方法で、その一例
を、図３および図４の工程図を参照して説明するが、本
発明製造方法は、この例に限られるものではない。
【００３９】この例においては、図１で示した構造を有
し、有機樹脂層２１をポリパラキシレン膜によって構成
し、高耐水性絶縁膜２２をＳｉ含有量が４２ａｔ％のＳ
ｉＯ膜によって構成した場合である。この場合、図３Ａ
に示すように、基体１例えば半導体集積回路の回路素子
を構成する各種半導体領域（図示せず）が形成された半
導体基体が用意される。この基体１の表面には、例えば
熱酸化によって形成されたＳｉＯ2 による絶縁層３が形
成されている。
し、有機樹脂層２１をポリパラキシレン膜によって構成
し、高耐水性絶縁膜２２をＳｉ含有量が４２ａｔ％のＳ
ｉＯ膜によって構成した場合である。この場合、図３Ａ
に示すように、基体１例えば半導体集積回路の回路素子
を構成する各種半導体領域（図示せず）が形成された半
導体基体が用意される。この基体１の表面には、例えば
熱酸化によって形成されたＳｉＯ2 による絶縁層３が形
成されている。
【００４０】この絶縁層３上に、下層導電層１１を形成
する。この下層導電層１１は、通常のように、例えばＡ
ｌ層を全面的に形成し、フォトリソグラフィによって形
成した所要のパターンを有するフォトレジスト層による
エッチングマスクを用いてパターンエッチングすること
によって、所要の電極もしくは配線パターンに形成す
る。
する。この下層導電層１１は、通常のように、例えばＡ
ｌ層を全面的に形成し、フォトリソグラフィによって形
成した所要のパターンを有するフォトレジスト層による
エッチングマスクを用いてパターンエッチングすること
によって、所要の電極もしくは配線パターンに形成す
る。
【００４１】図３Ｂに示すように、下層導電層１１を覆
って全面的に例えばポリパラキシレン膜による低誘電率
の有機樹脂層２１をＣＶＤ法によって形成する。このポ
リパラキシレンによる有機樹脂層２１の形成は、図５に
その概略構成図を成膜装置によることができる。この装
置においは、気化室５１、重合室５２および反応室５３
を有して成る。反応室５３内には、基体１が載置される
支持台５４が配置される。この支持台５４には、加熱手
段５５は設けられ、この加熱手段５５を所要の温度に制
御する例えば通電制御を行う加熱制御装置５６を具備す
る。また、この反応室５３には排気手段（図示せず）に
連結された排気口５７が設けられ、反応室５３内を所要
の圧力に設定するようになされる。
って全面的に例えばポリパラキシレン膜による低誘電率
の有機樹脂層２１をＣＶＤ法によって形成する。このポ
リパラキシレンによる有機樹脂層２１の形成は、図５に
その概略構成図を成膜装置によることができる。この装
置においは、気化室５１、重合室５２および反応室５３
を有して成る。反応室５３内には、基体１が載置される
支持台５４が配置される。この支持台５４には、加熱手
段５５は設けられ、この加熱手段５５を所要の温度に制
御する例えば通電制御を行う加熱制御装置５６を具備す
る。また、この反応室５３には排気手段（図示せず）に
連結された排気口５７が設けられ、反応室５３内を所要
の圧力に設定するようになされる。
【００４２】この場合、気化室５１に、ジパラキシレン
を供給して、ここにおいて例えば１５０℃に加熱し、気
化、熱分解を行ってモノマー化し、このモノマーを、５
００℃に制御された重合室５２に送って重合反応して所
望の分子量に調整し、これを反応室５３に供給し、基体
１上にポリパラキシレン膜による有機樹脂層２１を成膜
する。残留ガスは、排気口５７から排気される。
を供給して、ここにおいて例えば１５０℃に加熱し、気
化、熱分解を行ってモノマー化し、このモノマーを、５
００℃に制御された重合室５２に送って重合反応して所
望の分子量に調整し、これを反応室５３に供給し、基体
１上にポリパラキシレン膜による有機樹脂層２１を成膜
する。残留ガスは、排気口５７から排気される。
【００４３】その後、有機樹脂層２１上に全面的に、図
３Ｃに鎖線ａをもって示すように一旦表面が平坦化され
る程度の厚さに、Ｓｉ含有量が４２ａｔ％のＳｉＯを例
えばヘリコン波プラズマＣＶＤ法によって形成する。こ
の場合、原料ガスは、モノシランＳｉＨ4 と酸素Ｏ2 と
を、１：１の流量比をもって供給することによってその
表面が平坦化される程度の例えば厚さ２０００ｎｍに成
膜する。その後、このＳｉＯ層の表面から化学的機械的
研磨いわゆるＣＭＰ法によって平面研磨して表面を平坦
化し、所要の厚さ例えば８００ｎｍの厚さを有する有機
樹脂層２１と高耐水性絶縁膜２２とが積層されて成る層
間絶縁層２０を形成する。
３Ｃに鎖線ａをもって示すように一旦表面が平坦化され
る程度の厚さに、Ｓｉ含有量が４２ａｔ％のＳｉＯを例
えばヘリコン波プラズマＣＶＤ法によって形成する。こ
の場合、原料ガスは、モノシランＳｉＨ4 と酸素Ｏ2 と
を、１：１の流量比をもって供給することによってその
表面が平坦化される程度の例えば厚さ２０００ｎｍに成
膜する。その後、このＳｉＯ層の表面から化学的機械的
研磨いわゆるＣＭＰ法によって平面研磨して表面を平坦
化し、所要の厚さ例えば８００ｎｍの厚さを有する有機
樹脂層２１と高耐水性絶縁膜２２とが積層されて成る層
間絶縁層２０を形成する。
【００４４】このようにして形成された層間絶縁層２０
に対し、図４Ａに示すように、下層導電層１１の所要部
上に、接続孔２０ｃを開口する。この接続孔２０ｃの形
成は、フォトレジスト層を塗布し（図示せず）、フォト
リソグラフィによってその所定部に開口を形成し、この
フォトレジスト層をエッチングマスクとして、このフォ
トレジスト層に形成した開口を通じて高耐水性絶縁膜２
２に開口２２ｃを形成し、この高耐水性絶縁膜２２をエ
ッチングマスクとしてその開口２２ｃを通じて有機樹脂
層２１をエッチングして接続孔２０ｃを形成する。
に対し、図４Ａに示すように、下層導電層１１の所要部
上に、接続孔２０ｃを開口する。この接続孔２０ｃの形
成は、フォトレジスト層を塗布し（図示せず）、フォト
リソグラフィによってその所定部に開口を形成し、この
フォトレジスト層をエッチングマスクとして、このフォ
トレジスト層に形成した開口を通じて高耐水性絶縁膜２
２に開口２２ｃを形成し、この高耐水性絶縁膜２２をエ
ッチングマスクとしてその開口２２ｃを通じて有機樹脂
層２１をエッチングして接続孔２０ｃを形成する。
【００４５】次に、図４Ｂに示すように、接続孔２０ｃ
内に、密着性を得るための下地金属層４１を介して埋込
み金属層４２を形成した埋込み導電層４を形成する。こ
の埋込み導電層４の形成は、下地金属層４１を、例えば
窒化Ｔｉをスパッタリングによって形成し、その後、Ｃ
ＶＤ法によってタングステンＷを成膜し、ドライエッチ
ングを行うことによって接続２０ｃ内に形成することが
できる。
内に、密着性を得るための下地金属層４１を介して埋込
み金属層４２を形成した埋込み導電層４を形成する。こ
の埋込み導電層４の形成は、下地金属層４１を、例えば
窒化Ｔｉをスパッタリングによって形成し、その後、Ｃ
ＶＤ法によってタングステンＷを成膜し、ドライエッチ
ングを行うことによって接続２０ｃ内に形成することが
できる。
【００４６】その後、図１に示すように、埋込み導電層
４上に接触させて、全面的に例えばＡｌによる導電層を
例えばスパッタリングによって形成し、フォトリソグラ
フィによってパターン化したフォトレジスト層をエッチ
ングマスクとして所要のパターンにパターン化して上層
配線等を構成する上層導電層１２を形成する。このよう
にして下層導電層１１と上層導電層１２とが、層間絶縁
層２０を介して積層され、かつ、両者が埋込み導電層４
によって相互にその所定部において電気的に接続された
構成とされる。
４上に接触させて、全面的に例えばＡｌによる導電層を
例えばスパッタリングによって形成し、フォトリソグラ
フィによってパターン化したフォトレジスト層をエッチ
ングマスクとして所要のパターンにパターン化して上層
配線等を構成する上層導電層１２を形成する。このよう
にして下層導電層１１と上層導電層１２とが、層間絶縁
層２０を介して積層され、かつ、両者が埋込み導電層４
によって相互にその所定部において電気的に接続された
構成とされる。
【００４７】このように、有機樹脂層２１上に、Ｓｉ含
有量が４２ａｔ％のＳｉＯによる高耐水性絶縁膜２２を
形成した層間絶縁層２０が形成されて成る半導体装置
は、信頼性にすぐれ、第１および第２の導電層間のコン
タクトが良好に行われて歩留りの向上が図られた。すな
わち、上述したＳｉ含有量が４２ａｔ％のＳｉＯによる
高耐水性絶縁膜２２を有する上述の半導体装置におい
て、その第１および第２の導電層１１および１２間のコ
ンタクトがなされる埋込み導電層４における特性を、走
査電子顕微鏡（ＳＥＭ）によって観測し、かつそのコン
タクト抵抗が充分低く、良品とすることができた半導体
装置は、歩留り１００％であった。これに比し、同様の
構成によるものの、有機樹脂層上にＳｉ含有量が３０ａ
ｔ％のＳｉＯを積層した構造の層間絶縁層構成とした場
合の、同様の歩留りは１０％となった。
有量が４２ａｔ％のＳｉＯによる高耐水性絶縁膜２２を
形成した層間絶縁層２０が形成されて成る半導体装置
は、信頼性にすぐれ、第１および第２の導電層間のコン
タクトが良好に行われて歩留りの向上が図られた。すな
わち、上述したＳｉ含有量が４２ａｔ％のＳｉＯによる
高耐水性絶縁膜２２を有する上述の半導体装置におい
て、その第１および第２の導電層１１および１２間のコ
ンタクトがなされる埋込み導電層４における特性を、走
査電子顕微鏡（ＳＥＭ）によって観測し、かつそのコン
タクト抵抗が充分低く、良品とすることができた半導体
装置は、歩留り１００％であった。これに比し、同様の
構成によるものの、有機樹脂層上にＳｉ含有量が３０ａ
ｔ％のＳｉＯを積層した構造の層間絶縁層構成とした場
合の、同様の歩留りは１０％となった。
【００４８】そして、この構成において、歩留りの向上
が図られるのは、上述したように、有機樹脂層への水
分、酸素の拡散が効果的に回避されたことによるもので
あり、この効果は、高耐水性絶縁膜２２を、例えばＳｉ
Ｏによって構成する場合、特にそのＳｉ含有量が３５ａ
ｔ％以上において、確実に実現された。これは耐透水性
が高められたことによるものであり、このＳｉＯにおけ
る耐透水性は、Ｐ（りん）濃度測定によって確認した。
が図られるのは、上述したように、有機樹脂層への水
分、酸素の拡散が効果的に回避されたことによるもので
あり、この効果は、高耐水性絶縁膜２２を、例えばＳｉ
Ｏによって構成する場合、特にそのＳｉ含有量が３５ａ
ｔ％以上において、確実に実現された。これは耐透水性
が高められたことによるものであり、このＳｉＯにおけ
る耐透水性は、Ｐ（りん）濃度測定によって確認した。
【００４９】この測定は、図６に示すように、Ｓｉ基板
６１上にＰＳＧ（Ｐ（りん）がドープされたＳｉＯ
2 膜）６２を形成し、この上に、Ｓｉ含有量が３５ａｔ
％以上のシリコン酸化膜６３を、上述した方法によって
成膜した試料を作製することによって行った。
６１上にＰＳＧ（Ｐ（りん）がドープされたＳｉＯ
2 膜）６２を形成し、この上に、Ｓｉ含有量が３５ａｔ
％以上のシリコン酸化膜６３を、上述した方法によって
成膜した試料を作製することによって行った。
【００５０】そして、この試料について、そのＰ（り
ん）とＯ（酸素）との２重結合（Ｐ＝Ｏ）の経時変化
を、波数１１８０ｃｍ-1の、Ｐ＝０による吸収の増減の
測定による赤外分光分析で評価したところ、殆ど経時変
化が生じなかった。この測定は、シリコン酸化膜６３に
透水性がある場合、ＰＳＧ膜６２において、そのＰ＝Ｏ
とＨ2 Ｏとが反応することによってＰ−ＯＨを生じ、Ｐ
＝Ｏの濃度が減少することから、このＰ＝Ｏ濃度を測定
することによってＰＳＧ膜６２上のＳｉ含有量３５ａｔ
％以上のシリコン酸化膜６３の透水性を測定したもので
ある。そして、この場合、Ｐ＝Ｏの経時変化の変化が殆
ど観察されなかったことから、上記組成のシリコン酸化
膜５３が透水性に優れていることを確認することができ
た。
ん）とＯ（酸素）との２重結合（Ｐ＝Ｏ）の経時変化
を、波数１１８０ｃｍ-1の、Ｐ＝０による吸収の増減の
測定による赤外分光分析で評価したところ、殆ど経時変
化が生じなかった。この測定は、シリコン酸化膜６３に
透水性がある場合、ＰＳＧ膜６２において、そのＰ＝Ｏ
とＨ2 Ｏとが反応することによってＰ−ＯＨを生じ、Ｐ
＝Ｏの濃度が減少することから、このＰ＝Ｏ濃度を測定
することによってＰＳＧ膜６２上のＳｉ含有量３５ａｔ
％以上のシリコン酸化膜６３の透水性を測定したもので
ある。そして、この場合、Ｐ＝Ｏの経時変化の変化が殆
ど観察されなかったことから、上記組成のシリコン酸化
膜５３が透水性に優れていることを確認することができ
た。
【００５１】尚、上述の例においては、高耐水性絶縁膜
２２を、Ｓｉ含有量が４２ａｔ％によるＳｉＯとした場
合であるが、そのＳｉの含有量を３５ａｔ％，４２ａｔ
％，７５ａｔ％とする場合の、ＳｉＨ4 とＯ2 との流量
比を、表１に示す。
２２を、Ｓｉ含有量が４２ａｔ％によるＳｉＯとした場
合であるが、そのＳｉの含有量を３５ａｔ％，４２ａｔ
％，７５ａｔ％とする場合の、ＳｉＨ4 とＯ2 との流量
比を、表１に示す。
【００５２】
【表１】
【００５３】上述した例では、ＳｉＯによる高耐水性絶
縁膜２２の成膜を、モノシランＳｉＨ4 とＯ2 を原料と
した場合であるが、Ｓｉの供給原料としては、モノシラ
ンに限られるものではなく、ジシラン、トリシラン等を
用い、またＳｉＯＮを形成する場合においては、Ｎ
2 Ｏ、あるいはＯ2 とＮＨ3 とを用いることができる。
縁膜２２の成膜を、モノシランＳｉＨ4 とＯ2 を原料と
した場合であるが、Ｓｉの供給原料としては、モノシラ
ンに限られるものではなく、ジシラン、トリシラン等を
用い、またＳｉＯＮを形成する場合においては、Ｎ
2 Ｏ、あるいはＯ2 とＮＨ3 とを用いることができる。
【００５４】次に、本発明製造方法の他の実施形態につ
いて説明する。この実施形態においては、この実施形態
における製造方法は、図２に示した半導体装置の製造方
法で、その一例を、図７および図８の工程図を参照して
説明するが、本発明製造方法は、この例に限られるもの
ではない。
いて説明する。この実施形態においては、この実施形態
における製造方法は、図２に示した半導体装置の製造方
法で、その一例を、図７および図８の工程図を参照して
説明するが、本発明製造方法は、この例に限られるもの
ではない。
【００５５】この場合、図７Ａに示すように、図３Ａで
説明したと同様の方法によって基体１例えば半導体集積
回路の回路素子を構成する各種半導体領域（図示せず）
が形成された半導体基体１の表面に形成したＳｉＯ2 絶
縁層３上に、下層導電層１１を形成する。
説明したと同様の方法によって基体１例えば半導体集積
回路の回路素子を構成する各種半導体領域（図示せず）
が形成された半導体基体１の表面に形成したＳｉＯ2 絶
縁層３上に、下層導電層１１を形成する。
【００５６】そして、図７Ｂに示すように、下層導電層
１１を覆って全面的に、この例においては、回転塗布法
によって弗化ポリイミド膜による低誘電率有機樹脂層２
１を形成する。
１１を覆って全面的に、この例においては、回転塗布法
によって弗化ポリイミド膜による低誘電率有機樹脂層２
１を形成する。
【００５７】図７Ｃに示すように、ＳｉＮによる第１の
高耐水性絶縁膜２２ａを、例えばシランとＮ2 Ｏを原料
ガスとするＣＶＤ法によって全面的に例えば厚さ１００
ｎｍに形成する。更に、この第１の高耐水性絶縁膜２２
ａ上に、図７Ｃ中鎖線ａをもって示すように一旦表面が
平坦化される程度の厚さ例えば２０００ｎｍに、通常の
ＣＶＤ法によってＳｉの含有率が、例えば４２ａｔ％の
ＳｉＯによる第２の高耐水性絶縁膜２２ｂを、全面的に
形成する。その後、この第２の高耐水性絶縁膜２２ｂ
を、その表面から化学的機械的研磨（ＣＭＰ）法によっ
て平面に研磨して所要の厚さ例えば第１および第２の高
耐水性絶縁膜２２ａおよび２２ｂの総厚が、平坦部で２
００ｎｍとなるようにに形成する。このようにして第１
および第２の高耐水性絶縁膜２２ａおよび２２ｂの２層
構造による高耐水性絶縁膜２２を形成し、有機絶縁層２
１と高耐水性絶縁膜２２とによって層間絶縁層２０を形
成する。
高耐水性絶縁膜２２ａを、例えばシランとＮ2 Ｏを原料
ガスとするＣＶＤ法によって全面的に例えば厚さ１００
ｎｍに形成する。更に、この第１の高耐水性絶縁膜２２
ａ上に、図７Ｃ中鎖線ａをもって示すように一旦表面が
平坦化される程度の厚さ例えば２０００ｎｍに、通常の
ＣＶＤ法によってＳｉの含有率が、例えば４２ａｔ％の
ＳｉＯによる第２の高耐水性絶縁膜２２ｂを、全面的に
形成する。その後、この第２の高耐水性絶縁膜２２ｂ
を、その表面から化学的機械的研磨（ＣＭＰ）法によっ
て平面に研磨して所要の厚さ例えば第１および第２の高
耐水性絶縁膜２２ａおよび２２ｂの総厚が、平坦部で２
００ｎｍとなるようにに形成する。このようにして第１
および第２の高耐水性絶縁膜２２ａおよび２２ｂの２層
構造による高耐水性絶縁膜２２を形成し、有機絶縁層２
１と高耐水性絶縁膜２２とによって層間絶縁層２０を形
成する。
【００５８】このようにして形成された層間絶縁層２０
に対し、図８Ａに示すように、下層導電層１１の所要部
上に、接続孔２０ｃを開口する。この接続孔２０ｃの形
成は、フォトレジスト層を塗布し（図示せず）、フォト
リソグラフィによってその所定部に開口を形成し、この
フォトレジスト層をエッチングマスクとして高耐水性絶
縁膜２２に開口２２ｃを形成し、この高耐水性絶縁膜２
２をエッチングマスクとしてその開口２２ｃを通じて有
機樹脂層２１をエッチングすることによって接続孔２０
ｃを形成する。
に対し、図８Ａに示すように、下層導電層１１の所要部
上に、接続孔２０ｃを開口する。この接続孔２０ｃの形
成は、フォトレジスト層を塗布し（図示せず）、フォト
リソグラフィによってその所定部に開口を形成し、この
フォトレジスト層をエッチングマスクとして高耐水性絶
縁膜２２に開口２２ｃを形成し、この高耐水性絶縁膜２
２をエッチングマスクとしてその開口２２ｃを通じて有
機樹脂層２１をエッチングすることによって接続孔２０
ｃを形成する。
【００５９】次に、図８Ｂに示すように、図４Ｂで説明
したと同様に、接続孔２０ｃ内に、下地金属層４１を介
して埋込み金属層４２を形成した埋込み導電層４を形成
する。
したと同様に、接続孔２０ｃ内に、下地金属層４１を介
して埋込み金属層４２を形成した埋込み導電層４を形成
する。
【００６０】その後、図２に示すように、埋込み導電層
４上に接触させて、全面的に例えばＡｌによる導電層を
例えばスパッタリングによって形成し、フォトリソグラ
フィによってパターン化したフォトレジスト層をエッチ
ングマスクとして所要のパターンにパターン化して上層
配線等を構成する上層導電層１２を形成する。このよう
にして下層導電層１１と上層導電層１２とが、層間絶縁
層２０を介して積層され、かつ、両者が埋込み導電層４
によって相互にその所定部において電気的に接続された
構成とされる。
４上に接触させて、全面的に例えばＡｌによる導電層を
例えばスパッタリングによって形成し、フォトリソグラ
フィによってパターン化したフォトレジスト層をエッチ
ングマスクとして所要のパターンにパターン化して上層
配線等を構成する上層導電層１２を形成する。このよう
にして下層導電層１１と上層導電層１２とが、層間絶縁
層２０を介して積層され、かつ、両者が埋込み導電層４
によって相互にその所定部において電気的に接続された
構成とされる。
【００６１】上述した各例では、低誘電率の有機樹脂層
２１を、ポリパラキシレンあるいは弗化ポリイミド、に
よって形成した場合であるが、その他、例えばポリイミ
ド、ポリキノリン、ポリアミド等によって構成すること
もできる。
２１を、ポリパラキシレンあるいは弗化ポリイミド、に
よって形成した場合であるが、その他、例えばポリイミ
ド、ポリキノリン、ポリアミド等によって構成すること
もできる。
【００６２】
【発明の効果】上述したように本発明による半導体装置
においては、その層間絶縁層２０を、有機樹脂層２１上
に高耐水性絶縁膜２２を積層した構造としたことによ
り、有機樹脂層２１への酸化種の水分や酸素の拡散を防
止でき、例えば半導体装置の製造プロセスでの有機樹脂
層２１の樹脂組成物における加水分解によって誘電率が
高まったり、埋込み導電層４との界面に、この樹脂の分
解物が介在して、埋込み導電層４の機械的、電気的コン
タクト不良が発生するような不都合を回避できる。した
がって、この構成によれば、層間絶縁層に起因する寄生
容量の増加、抵抗の低下が図られ遅延時間の改善、消費
電力の低減化を図ることができ、信頼性にすぐれた半導
体装置を構成することができる。
においては、その層間絶縁層２０を、有機樹脂層２１上
に高耐水性絶縁膜２２を積層した構造としたことによ
り、有機樹脂層２１への酸化種の水分や酸素の拡散を防
止でき、例えば半導体装置の製造プロセスでの有機樹脂
層２１の樹脂組成物における加水分解によって誘電率が
高まったり、埋込み導電層４との界面に、この樹脂の分
解物が介在して、埋込み導電層４の機械的、電気的コン
タクト不良が発生するような不都合を回避できる。した
がって、この構成によれば、層間絶縁層に起因する寄生
容量の増加、抵抗の低下が図られ遅延時間の改善、消費
電力の低減化を図ることができ、信頼性にすぐれた半導
体装置を構成することができる。
【００６３】また、本発明による半導体装置の製造方法
によれば、単に高耐水性絶縁膜の形成工程の増加のみ
で、目的とする歩留りの高い半導体装置を容易に製造す
ることができる。
によれば、単に高耐水性絶縁膜の形成工程の増加のみ
で、目的とする歩留りの高い半導体装置を容易に製造す
ることができる。
【図１】本発明による半導体装置の一例の要部の概略断
面図である。
面図である。
【図２】本発明による半導体装置の他の例の要部の概略
断面図である。
断面図である。
【図３】Ａ〜Ｃは、本発明による半導体装置の製造方法
の一例の工程図（その１）である。
の一例の工程図（その１）である。
【図４】ＡおよびＢは、本発明による半導体装置の製造
方法の一例の工程図（その２）である。
方法の一例の工程図（その２）である。
【図５】本発明による半導体装置の製造方法を実施する
装置の一例の概略構成図である。
装置の一例の概略構成図である。
【図６】水透過性測定試料の概略断面図である。
【図７】本発明による半導体装置の他の例の製造方法の
工程図（その１）である。
工程図（その１）である。
【図８】ＡおよびＢは、本発明による半導体装置の製造
方法の他の例の工程図（その２）である。
方法の他の例の工程図（その２）である。
【図９】従来の半導体装置の要部の拡大概略断面図であ
る。
る。
【図１０】Ａ〜Ｃは、従来の半導体装置の製造方法の一
例の工程図である。
例の工程図である。
１・・・基体、２，２０・・・層間絶縁層、２ｃ，２０
ｃ・・・接続孔、３・・・絶縁層、４・・・埋込導電
層、５・・・ハードマスク層、６・・・フォトレジスト
層、５Ｗ，６Ｗ・・・開口、１１・・・下層導電層、１
２・・・上層導電層、２１・・・有機樹脂層、２１・・
・高耐水性絶縁膜、２１ａ・・・第１の高耐水性絶縁
膜、２１ｂ・・・第２の高耐水性絶縁膜、４１・・・下
地金属層、４２・・・埋込み金属層、５１・・・気化
室、５２・・・重合室、５３・・・反応室、５４・・・
支持台、５５・・・加熱手段、５６・・・加熱制御装
置、５７・・・排気口、６１・・・基板、６２・・・り
んドープとＳｉＯ2 膜、６３・・・シリコン酸化膜
ｃ・・・接続孔、３・・・絶縁層、４・・・埋込導電
層、５・・・ハードマスク層、６・・・フォトレジスト
層、５Ｗ，６Ｗ・・・開口、１１・・・下層導電層、１
２・・・上層導電層、２１・・・有機樹脂層、２１・・
・高耐水性絶縁膜、２１ａ・・・第１の高耐水性絶縁
膜、２１ｂ・・・第２の高耐水性絶縁膜、４１・・・下
地金属層、４２・・・埋込み金属層、５１・・・気化
室、５２・・・重合室、５３・・・反応室、５４・・・
支持台、５５・・・加熱手段、５６・・・加熱制御装
置、５７・・・排気口、６１・・・基板、６２・・・り
んドープとＳｉＯ2 膜、６３・・・シリコン酸化膜
フロントページの続き Ｆターム(参考） 5F033 HH08 JJ19 JJ33 KK08 NN03 PP07 PP15 RR04 RR06 RR08 RR20 RR21 RR22 SS01 SS02 SS11 SS15 TT04 XX09 XX14 XX24 5F058 AA04 AC10 AF01 AH02 BA07 BC02 BC08 BC11 BD01 BD19 BF07 BJ02
Claims (10)
- 【請求項１】 基体上に、下層導電層と上層導電層とが
層間絶縁層を介して形成された半導体装置であって、 上記層間絶縁層が、上記下層導電層上に形成された有機
樹脂層と、該有機樹脂層上に形成された１層以上の高耐
水性絶縁膜との積層構造とされたことを特徴とする半導
体装置。 - 【請求項２】 上記有機樹脂層に接して配置される高耐
水性絶縁膜が、シリコン酸化膜、シリコン酸窒化膜、シ
リコン窒化膜のいずれかによることを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】 上記有機樹脂層に接して配置される高耐
水性絶縁膜が、シリコン含有量が３５原子％以上のシリ
コン酸化膜より成ることを特徴とする請求項１に記載の
半導体装置。 - 【請求項４】 上記有機樹脂層に接して配置される高耐
水性絶縁膜が、シリコン含有量が３０原子％以上のシリ
コン酸窒化膜より成ることを特徴とする請求項１に記載
の半導体装置。 - 【請求項５】 上記高耐水性絶縁膜の膜厚が１０ｎｍ〜
５００ｎｍに選定されたことを特徴とする請求項１に記
載の半導体装置。 - 【請求項６】 基体上に下層導電層と、上層導電層とが
層間絶縁層を介して形成された半導体装置の製造方法で
あって、 上記層間絶縁層の形成工程が、上記下層導電層上に有機
樹脂層を成膜する工程と、該有機樹脂層上に１層以上の
高耐水性絶縁膜を成膜する工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項７】 上記有機樹脂層に接して配置される高耐
水性絶縁膜が、シリコン酸化膜、シリコン酸窒化膜、シ
リコン窒化膜のいずれかによることを特徴とする請求項
６に記載の半導体装置の製造方法。 - 【請求項８】 上記有機樹脂層に接して配置される高耐
水性絶縁膜が、シリコン含有量が３５原子％以上のシリ
コン酸化膜より成ることを特徴とする請求項６に記載の
半導体装置の製造方法。 - 【請求項９】 上記有機樹脂層に接して配置される高耐
水性絶縁膜が、シリコン含有量が３０原子％以上のシリ
コン酸窒化膜より成ることを特徴とする請求項６に記載
の半導体装置の製造方法。 - 【請求項１０】 上記高耐水性絶縁膜の膜厚が１０ｎｍ
〜５００ｎｍに選定されたことを特徴とする請求項６に
記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11040335A JP2000243831A (ja) | 1999-02-18 | 1999-02-18 | 半導体装置とその製造方法 |
| US09/504,814 US6580155B1 (en) | 1999-02-18 | 2000-02-16 | Semiconductor device |
| KR1020000007444A KR20000058072A (ko) | 1999-02-18 | 2000-02-17 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11040335A JP2000243831A (ja) | 1999-02-18 | 1999-02-18 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243831A true JP2000243831A (ja) | 2000-09-08 |
Family
ID=12577769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11040335A Pending JP2000243831A (ja) | 1999-02-18 | 1999-02-18 | 半導体装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6580155B1 (ja) |
| JP (1) | JP2000243831A (ja) |
| KR (1) | KR20000058072A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235644A (ja) * | 2007-03-22 | 2008-10-02 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7867408B2 (en) | 2003-02-10 | 2011-01-11 | Yamaha Corporation | Anisotropic wet etching of silicon |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4866534B2 (ja) * | 2001-02-12 | 2012-02-01 | エーエスエム アメリカ インコーポレイテッド | 半導体膜の改良された堆積方法 |
| CN101488480A (zh) * | 2002-06-17 | 2009-07-22 | 亨凯尔公司 | 间层电介质和预施涂的模片连接粘合剂材料 |
| KR101039024B1 (ko) | 2004-06-14 | 2011-06-03 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
| JP5186741B2 (ja) * | 2006-08-18 | 2013-04-24 | 富士通セミコンダクター株式会社 | 回路基板及び半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195515A (ja) * | 1984-10-16 | 1986-05-14 | Nec Corp | 半導体活性層の形成方法 |
| JPS63184340A (ja) * | 1986-09-08 | 1988-07-29 | Nec Corp | 半導体装置 |
| US5057897A (en) * | 1990-03-05 | 1991-10-15 | Vlsi Technology, Inc. | Charge neutralization using silicon-enriched oxide layer |
| US6133619A (en) * | 1998-08-31 | 2000-10-17 | Advanced Micro Devices, Inc. | Reduction of silicon oxynitride film delamination in integrated circuit inter-level dielectrics |
| TW413896B (en) * | 1999-01-06 | 2000-12-01 | United Microelectronics Corp | Manufacturing method for dual damascene structure |
-
1999
- 1999-02-18 JP JP11040335A patent/JP2000243831A/ja active Pending
-
2000
- 2000-02-16 US US09/504,814 patent/US6580155B1/en not_active Expired - Fee Related
- 2000-02-17 KR KR1020000007444A patent/KR20000058072A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7867408B2 (en) | 2003-02-10 | 2011-01-11 | Yamaha Corporation | Anisotropic wet etching of silicon |
| JP2008235644A (ja) * | 2007-03-22 | 2008-10-02 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6580155B1 (en) | 2003-06-17 |
| KR20000058072A (ko) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7833901B2 (en) | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer | |
| KR100801369B1 (ko) | 유전체 막을 증착시키는 방법 | |
| CN1518075B (zh) | 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法 | |
| US7642185B2 (en) | Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device | |
| JP2004146800A (ja) | 相互接続構造の製造方法およびその構造 | |
| US20060255466A1 (en) | Carbon containing silicon oxide film having high ashing tolerance and adhesion | |
| JPH05304213A (ja) | 半導体装置の製造方法 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| KR100292403B1 (ko) | 반도체소자의층간절연막및그제조방법 | |
| US7022582B2 (en) | Microelectronic process and structure | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| EP1037276A1 (en) | Method for forming a porous silicon dioxide film | |
| JP3173426B2 (ja) | シリカ絶縁膜の製造方法及び半導体装置の製造方法 | |
| US20080188074A1 (en) | Peeling-free porous capping material | |
| JP2000243831A (ja) | 半導体装置とその製造方法 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| JP2005050954A (ja) | 半導体装置およびその製造方法 | |
| US7902641B2 (en) | Semiconductor device and manufacturing method therefor | |
| KR20100044227A (ko) | 층간 절연막 및 배선 구조와 그것들의 제조 방법 | |
| US6472330B1 (en) | Method for forming an interlayer insulating film, and semiconductor device | |
| JP4747755B2 (ja) | 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置 | |
| JP2000058641A (ja) | 半導体装置、その製造方法及び層間絶縁膜の形成方法 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| KR100356476B1 (ko) | 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법 | |
| JP2003243501A (ja) | 半導体装置の製造方法 |