KR20100044227A - 층간 절연막 및 배선 구조와 그것들의 제조 방법 - Google Patents

층간 절연막 및 배선 구조와 그것들의 제조 방법 Download PDF

Info

Publication number
KR20100044227A
KR20100044227A KR1020107003818A KR20107003818A KR20100044227A KR 20100044227 A KR20100044227 A KR 20100044227A KR 1020107003818 A KR1020107003818 A KR 1020107003818A KR 20107003818 A KR20107003818 A KR 20107003818A KR 20100044227 A KR20100044227 A KR 20100044227A
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
sio
insulating film
coating film
Prior art date
Application number
KR1020107003818A
Other languages
English (en)
Inventor
다다히로 오미
다카아키 마츠오카
아츠토시 이노쿠치
고헤이 와타누키
다다시 고이케
다츠히코 아다치
Original Assignee
고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
도쿄엘렉트론가부시키가이샤
우베 고산 가부시키가이샤
우베-니토 카세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠, 도쿄엘렉트론가부시키가이샤, 우베 고산 가부시키가이샤, 우베-니토 카세이 가부시키가이샤 filed Critical 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Publication of KR20100044227A publication Critical patent/KR20100044227A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

2.5 이하의 비유전율 k 를 갖고, 또한, 일반식 ((CH3)nSiO2 -n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
Figure pct00020
1) 로 나타내는 1 종 또는, 2 종 이상의 산화물로 구성되는 절연성 도포막을 사용하여, 층간 절연막을 형성한다. 스핀 코트에 의해 도포된 절연성 도포막은, 하지의 요철을 반영하지 않아 평탄하고, 또한, 열처리된 막은, Ra 로 1 nm 이하, P-V 값으로 20 nm 이하의 표면 조도이다. 층간 절연막은, CMP 프로세스를 필요로 하지 않고 에칭만으로 배선 구조, 및 전극을 형성할 수 있다.

Description

층간 절연막 및 배선 구조와 그것들의 제조 방법{INTERLAYER INSULATION FILM AND WIRING STRUCTURE, AND THEIR MANUFACTURING METHOD}
본 발명은, 반도체 소자, 반도체 칩 탑재 기판, 배선 기판 등 기판의 다층 배선 구조, 특히, 층간 절연막의 구조에 관한 것이고, 또 당해 다층 배선 구조를 갖는 반도체 장치, 배선 기판, 및 그것들을 포함하는 전자 장치에 관한 것이다. 또한 본 발명은 당해 다층 배선 구조의 제조 방법, 그리고 당해 다층 배선 구조를 갖는 반도체 장치, 배선 기판, 및 그것들을 포함하는 전자 장치의 제조 방법에 관한 것이다.
종래, 반도체 기판 상 등의 다층 배선 구조에 있어서의 배선층 간의 절연을 위해서 층간 절연막이 형성되어 있다.
이와 같은 다층 배선 구조를 채용한 반도체 장치에서는, 배선 간의 기생 용량 및 배선 저항에 의한 신호 지연의 문제를 무시할 수 없게 되고 있어, 저유전율 (Low-k) 을 갖는 층간 절연막을 사용하는 것이 요구되고 있다.
이런 종류의 저유전율 (Low-k) 의 재료로서, 플루오로카본막이 주목되고 있다. 또, 층간 절연막에 사용할 수 있는 플루오로카본막이 특허 문헌 1 에서 제안되어 있다. 특허 문헌 1 은, 이중 결합을 1 이상, 또는, 삼중 결합을 하나 갖는 성막 가스를 사용하여, 플루오로카본 폴리머로 이루어지는 층간 절연막을 형성함으로써, 막 밀도를 제어할 수 있는 것을 개시하고 있다. 또한, 이중 결합을 하나 갖는 분자 구조의 플루오로카본계의 성막 가스는, 플루오로카본 중에서 해리되기 쉬워, 고밀도이고 평탄한 막을 형성할 수 있는 것을 개시하고 있다. 한편, 삼중 결합을 갖는 분자 구조를 갖는 성막 가스를 사용하여 형성된 플루오로카본 폴리머 막은, 밀도가 높은 성질과 딱딱한 성질을 겸비한 막인 것을 개시하고 있다.
한편, 특허 문헌 2 에서는, 층간 절연막의 재료로서, 매우 낮은 비유전율 k 를 갖는 플루오로카본막이 제안되어 있다. 구체적으로는, 특허 문헌 2 는, 질소를 함유시킴으로써, 비유전율 k 를 1.5 ∼ 2.2 까지 저하시킨 플루오로카본막에 의해 형성된 층간 절연막을 개시하고 있다. 이 때문에, 특허 문헌 2 는, 원자비 F/C 로, 0.8 ∼ 1.1 의 범위 내에서 F 및 C 를 함유하고, 또한, 질소를 0.1 내지 10 원자% 함유시키는 것을 분명히 하고 있다. 이와 같은 플루오로카본막은, 층간 절연막으로서 사용함으로써, 배선 간의 기생 용량을 낮출 수 있는 것으로 기대되고 있다.
일본공개특허공보2002-220668호 일본특허출원2007-38584호
플루오로카본막은 그 저유전율을 위해서 반도체 소자 상의 배선 구조, 특히, 층간 절연막을 포함하는 배선 구조에 있어서 층간 절연막으로서 사용하는 것이 기대되고 있는 것은 전술한 대로이다. 이와 같은 상황하에서, 특허 문헌 1 은, 성막 가스를 선택함으로써 평탄하고 고밀도인 막을 성막할 수 있는 것을 개시하고 있는데, 플루오로카본막을 실제로 반도체 장치의 층간 절연막에 적용한 구체예는 개시되어 있지 않다. 이 때문에, 특허 문헌 1 은, 플루오로카본막을 실제로 층간 절연막으로서 사용한 경우에 있어서의 구체적인 문제점에 대해 전혀 지적하고 있지 않다.
한편, 특허 문헌 2 에서는, 플루오로카본막에 의해 층간 절연막을 형성한 예가 개시되어 있다. 그러나, 실제로 플루오로카본막에 의해 층간 절연막을 형성한 경우, 층간 절연막에 요구되는 평탄성이 얻어지지 않는 것으로 판명되었다.
즉, 플루오로카본막에 의해 층간 절연막을 형성한 경우, 플루오로카본막의 표면이 요철이 있는 조면 (粗面) 이 되어, 층간 절연막으로서 충분한 특성이 얻어지지 않는 것으로 판명되었다. 실제로, 플루오로카본막 표면의 평탄도는, Ra 값이 1.72 nm 정도, P-V (피크·투·밸리) 값이 17.94 nm 정도이고, 유전율을 더욱 저하시키기 위해서 질소 (N) 를 첨가하면 평탄도는 더욱 악화된다. 이 플루오로카본막 상에 배리어막을 형성하면, 플루오로카본막의 요철이 있는 조면을 반영한 표면이 되어 버린다. 또한, 통상적인 배리어막은 k 가 4.0 이상으로, 층간 절연막의 종합적인 유전율을 낮추기 위해서는, 보다 k 가 작은 배리어막이 필요하다.
그래서, 본 발명의 하나의 기술적 과제는, 우수한 평탄성을 실현할 수 있음과 함께, 저유전율이고 양호한 재현성으로 형성할 수 있는 안정된 반도체 장치 등의 층간 절연막과, 당해 층간 절연막을 포함하는 배선 구조를 제공하는 것에 있다.
또, 본 발명의 또 하나의 기술적 과제는, 상기 층간 절연막과 상기 배선 구조를 제조하는 방법을 제공하는 것에 있다.
본 발명의 제 1 양태에 의하면, 하부 전극 또는 배선층과 상부 배선층 사이에 형성된 층간 절연막으로서, 비유전율 k 가 2.5 이하인 절연성 도포막을 적어도 일부에 포함하는 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 2 양태에 의하면, 하부 전극 또는 배선층과 상부 배선층 사이에 형성된 층간 절연막으로서, 주된 절연막으로서 플루오로카본막을 포함하고, 절연성 도포막이 상기 플루오로카본막 상에 형성되어 있는 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 3 양태에 의하면, 제 2 양태에 기재된 층간 절연막에 있어서, 상기 플루오로카본막은, 원자비로 F/C 가 0.8 내지 1.1 의 범위 내에서 F 및 C 를 함유하는 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 4 양태에 의하면, 제 2 또는 제 3 의 양태에 기재된 층간 절연막에 있어서, 상기 플루오로카본막의 비유전율 k 는 1.8 ∼ 2.2 인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 5 양태에 의하면, 제 2 내지 제 4 양태 중 어느 하나에 기재된 층간 절연막에 있어서, 상기 플루오로카본막의 두께는 50 ∼ 500 nm 인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 6 양태에 의하면, 제 2 내지 제 5 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 절연성 도포막의 두께는 상기 플루오로카본막 두께의 1/10 이하인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 7 양태에 의하면, 제 2 내지 제 5 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 절연성 도포막의 두께는 상기 플루오로카본막 두께의 1/5 이하인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 8 양태에 의하면, 제 2 내지 제 5 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 절연성 도포막의 두께는 상기 플루오로카본막 두께의 1/3 이하인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 9 양태에 의하면, 제 2 내지 제 8 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 플루오로카본막은, Ar 가스, Xe 가스 및 Kr 가스의 적어도 하나를 사용하여 발생시킨 플라즈마 중에서 C 및 F 를 함유하는 적어도 1 종의 가스를 사용하여 CVD 에 의해 형성된 것임을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 10 양태에 의하면, 제 1 양태에 기재된 층간 절연막에 있어서, 상기 절연성 도포막이 주된 절연막인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 11 양태에 의하면, 제 2 내지 제 9 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 절연성 도포막의 비유전율 k 는 2.5 이하인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 12 양태에 의하면, 제 1 내지 제 11 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 절연성 도포막은 그 표면의 평탄도가 Ra 로 1 nm 이하, 피크·투·밸리 (P-V) 값으로 20 nm 이하인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 13 양태에 의하면, 제 1 내지 제 12 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 절연성 도포막은, Si 와 C 와 O 를 원자비로 O＞Si＞1/2C 가 되도록 함유하고 있는 것을 특징으로 하는 층간 절연막이 얻어진다. 이하에서는, 층간 절연성 도포막 및 그 조성을 각각 SiCO 도포막 혹은 SiCO 층, 및 SiCO 로 간략화하여 설명하는 경우도 있다.
본 발명의 제 14 양태에 의하면, 제 1 내지 제 13 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 절연성 도포막은 금속 유기 화합물 및 금속 무기 화합물의 적어도 일방과 용매를 함유하는 액체 상태의 도포막을 건조, 소성하여 얻은 막인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 15 양태에 의하면, 제 1 내지 제 13 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 절연성 도포막은 금속 유기 화합물 및 금속 무기 화합물의 적어도 일방과 용매를 함유하는 액체 상태의 도포막을 건조시켜 600 ℃ 이하에서 소성하여 얻은 막인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 16 양태에 의하면, 제 1 내지 제 13 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 절연성 도포막은 금속 유기 화합물 및 금속 무기 화합물의 적어도 일방과 용매를 함유하는 액체 상태의 도포막을 건조시켜 400 ℃ 이하에서 소성하여 얻은 막인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 17 양태에 의하면, 제 1 내지 제 16 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 절연성 도포막은 SiO 의 반복 단위가 주골격이고, 또한, 그 조성이 일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
Figure pct00001
1) 로 나타내는 1 종, 또는 2 종 이상의 산화물로 구성되는 절연체막인 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 18 양태에 의하면, 제 1 내지 제 17 양태의 어느 하나에 기재된 층간 절연막에 있어서, 상기 절연성 도포막은 그 표면이 질화되어 이루어지는 질화 표면층을 갖는 것을 특징으로 하는 층간 절연막이 얻어진다.
본 발명의 제 19 양태에 의하면, 제 1 내지 제 18 양태의 어느 하나에 기재된 층간 절연막을 구비한 다층 배선 구조로서, 상기 층간 절연막에 비아 및 홈 내의 적어도 일방과, 상기 비아 및 홈 내의 적어도 일방에 매설 (埋設) 된 도체층과, 상기 도체층의 주위에 형성된 배리어층을 구비하고 있는 것을 특징으로 하는 다층 배선 구조가 얻어진다.
본 발명의 제 20 양태에 의하면, 층간 절연막을 갖는 다층 배선 구조에 있어서, 상기 층간 절연막은, 일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
Figure pct00002
1) 로 나타내는 1 종 또는, 2 종 이상의 산화물로 구성되는 도포막에서 얻어진 절연체막을 포함하는 것을 특징으로 하는 다층 배선 구조가 얻어진다.
본 발명의 제 21 양태에 의하면, 제 20 양태에 있어서, 상기 층간 절연막은, 상기 절연체막과 플루오로카본막 (CFx) 을 갖는 것을 특징으로 하는 다층 배선 구조가 얻어진다.
본 발명의 제 22 양태에 의하면, 제 20 양태에 있어서, 상기 층간 절연막은, 상기 절연체막에 의해 형성되어 있는 것을 특징으로 하는 다층 배선 구조가 얻어진다.
본 발명의 제 23 양태에 의하면, 복수의 층간 절연막을 포함하는 다층 배선 구조에 있어서, 상기 복수의 층간 절연막 중의 적어도 1 층은 일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
Figure pct00003
1) 로 나타내는 1 종 또는, 2 종 이상의 산화물로 이루어지는 도포막에서 얻어진 절연체막을 포함하는 것을 특징으로 하는 다층 배선 구조가 얻어진다.
본 발명의 제 24 양태에 의하면, 층간 절연막의 제조 방법에 있어서, 일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
Figure pct00004
1) 로 나타내는 1 종 또는, 2 종 이상의 산화물을 함유하는 액체 상태의 재료를 도포하고, 당해 도포된 막을 건조시킴으로써, 비유전율 k 가 2.5 이하인 절연체막을 포함하는 층간 절연막을 형성하는 것을 특징으로 하는 층간 절연막의 제조 방법이 얻어진다.
본 발명의 제 25 양태에 의하면, 층간 절연막을 포함하는 다층 배선 구조를 형성하는 제조 방법에 있어서, 상기 층간 절연막을 형성하는 공정은, 일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
Figure pct00005
1) 로 나타내는 1 종 또는, 2 종 이상의 산화물을 함유하는 액체 상태의 재료를 도포하고, 당해 도포된 막을 건조시킴으로써, 비유전율 k 가 2.5 이하인 절연체막을 포함하는 상기 층간 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 다층 배선 구조의 제조 방법이 얻어진다.
본 발명의 제 26 양태에 의하면, 층간 절연막을 포함하는 전자 장치에 있어서, 상기 층간 절연막은 일반식 (CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
Figure pct00006
1) 로 나타내는 1 종 또는, 2 종 이상의 산화물로 구성되는 도포막에서 얻어진 절연체막인 것을 특징으로 하는 전자 장치가 얻어진다.
본 발명의 제 27 양태에 의하면, 층간 절연막을 포함하는 전자 장치의 제조 방법에 있어서, 상기 층간 절연막을 형성하는 공정은, 일반식 (CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
Figure pct00007
1) 로 나타내는 1 종 또는, 2 종 이상의 산화물을 함유하는 액체 상태의 재료를 도포하고, 당해 도포된 막을 건조시킴으로써, 비유전율 k 가 2.5 이하인 절연체막을 포함하는 상기 층간 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 전자 장치의 제조 방법이 얻어진다.
본 발명에 의하면, 액체 상태의 도포막을 코팅한 후, 건조시킴으로써 층간 절연막을 형성하고 있으므로, 그 표면을 매우 평탄하게 유지할 수 있고, 이후의 처리에 있어서의 CMP 프로세스에 의한 평탄화를 불필요하게 할 수 있다.
도 1 은 본 발명의 일 실시형태에 관련된 다층 배선 구조를 나타내는 단면도이다.
도 2 는 도 1 에 나타낸 다층 배선 구조를 제조할 때에 사용되는 마이크로파 여기 플라즈마 처리 장치를 나타내는 개략 단면도이다.
도 3 은 본 발명의 다른 실시형태에 관련된 다층 배선 구조를 설명하는 단면도이다.
도 4 는 본 발명의 또 다른 실시형태에 의한 다층 배선 구조를 설명하는 단면도이다.
도 5 는 본 발명의 실시형태에 관련된 층간 절연막을 포함하는 반도체 장치의 일례를 설명하는 단면도이다.
도 6 은 본 발명의 실시형태에 관련된 층간 절연막을 포함하는 반도체 장치의 다른 예를 설명하는 단면도이다.
1 배리어 캡층
2 제 1 층간 절연막
3 제 1 접착층
4 제 2 층간 절연막
5 제 2 접착층
6 경질 마스크
121 플루오로카본막 (CFx 막)
122 절연성 도포막
141 플루오로카본막
142 절연성 도포막
7 비아홀
7', 9' 배리어층
8 전극
9 홈
10, 20 다층 배선 구조
11 배선 도체 (Cu)
21 배리어 캡층
22 SiCO 에 의해 형성된 층간 절연막
25 배리어층
27 비아홀
28 배선
29 홈
27' 배리어층
28' 배선 도체
29' 배리어층
30 플라즈마 처리 장치
31 절연체판
32 안테나
33 상단 샤워 플레이트
34 플라즈마 발생 영역
35 하단 샤워 플레이트
37 처리실
41 마이크로파
43 가스 도입관
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시형태에 대해 도면을 참조하면서 설명한다.
도 1 은 본 발명의 일 실시형태에 관련된 배선 구조를 나타내는 단면도이다. 도 1 에 나타낸 반도체 장치는, 다수의 반도체 소자를 형성한 반도체 기판 (도시 생략) 상에 형성된 다층 배선 구조 (배선층 간의 접속 부분 1 지점만을 나타낸다 ; 10) 를 구비하고 있다. 또 도시된 다층 배선 구조 (10) 는, 반도체 기판 상에 형성된 탄질화 규소 (SiCN) 로 이루어지는 배리어 캡층 (1) 상에 형성되고, 제 1 및 제 2 층간 절연막 (2 및 4) 을 포함하고 있고, 이들 층간 절연막 (2 및 4) 은 다층으로 형성되는 배선층 및/또는 도전 영역을 서로 절연 분리하고 있다.
제 1 층간 절연막 (2) 에는, 당해 제 1 층간 절연막 (2) 과 배리어 캡층 (1) 을 관통하여 비아홀 (7) 이 형성되어 있다. 이 비아홀 (7) 에는, Cu 로 이루어지는 전극 또는 배선 (8) 이 형성되어 있다. 또한 제 1 층간 절연막 (2) 상에 SiCN 으로 이루어지는 제 1 접착층 (3) 을 개재하여 플루오로카본막으로 이루어지는 제 2 층간 절연막 (4) 이 형성되어 있다. 제 2 층간 절연막 (4) 상에 SiCN 으로 이루어지는 제 2 접착층 (5) 을 개재하여, 실리콘 옥사이드 (SiO2) 로 이루어지는 경질 마스크 (6) 가 형성되어 있다.
또, 경질 마스크 (6) 에서 제 1 층간 절연막 (2) 까지 홈 (9) 이 형성되고, Cu 로 이루어지는 배선 도체 (11) 가 이 홈에 매립되어 있다. 또한, 비아홀 (7) 및 홈 (트렌치 ; 8) 의 내벽에는, 배선 도체 (8 및 11) 를 구성하는 Cu 에 대해 배리어를 형성하는 NiF2 로 이루어지는 배리어층 (7', 9') 이 형성되어 있다.
여기에서, 배리어 캡층 (1), 제 1 및 제 2 접착층 (3, 5) 의 SiCN 은, 비유전율 k 가 4.0 ∼ 4.5 인데, 이들 배리어 캡층 (1), 접착층 (3, 5) 으로서 k 가 3.0 보다 작은 하이드로카본막이나, 접착층 (3, 5) 으로서 더욱 얇은 k ＝ 3.0 인 SiCO 막을 사용할 수도 있다. 여기에서, k ＝ 3.0 이하인 하이드로카본으로는, 부틴과 Ar 플라즈마로부터 아모르퍼스 카본막 (CHy : y ＝ 0.8 ∼ 1.2) 을 20 ∼ 30 nm 의 두께로 성막하는 것을 들 수 있다. 또한, 유전율은 상승하지만, 배리어 캡층 (1), 접착층 (3, 5) 으로서 SiN, SiC 및 SiO2 등을 사용해도 되는 것은 물론이다.
또한, 경질 마스크층 (6) 으로서 k ＝ 4.0 인 SiO2 막을 사용했으나, k 가 3.0 보다 작은 SiCO 막을 사용할 수도 있다. 또, 경질 마스크 (6) 로서, k ＝ 3.0 이하인 하이드로카본에 의해 형성할 수도 있다. 예를 들어, 이 종류의 하이드로카본으로는, 상기 서술한 하이드로카본막을 들 수 있다.
도 1 에 나타낸 제 1 층간 절연막 (2) 은, 플루오로카본막 (이하, CFx 라고 부른다)(121) 과, 당해 CFx 막 (121) 상에 형성된 절연성 도포막 (122) 에 의해 형성되고, 마찬가지로, 제 2 층간 절연막 (4) 도, CFx 막 (141) 과 당해 CFx 막 상에 형성된 절연성 도포막 (142) 에 의해 형성되어 있다.
여기에서, 제 1 및 제 2 층간 절연막 (2 및 4) 을 형성하는 CFx 막 (121 및 141) 은 k ＝ 2.0 인 플루오로카본 (CFx) 막으로 이루어지는데, 이와 같은 CFx 막 (121, 141) 에 질소를 함유시켜도 된다. CFx 막 (121, 141) 의 비유전율 k 는 1.8 ∼ 2.2 의 범위에 있는 것이 바람직하다.
또한, 제 1 및 제 2 층간 절연막 (2 및 4) 을 형성하는 절연성 도포막 (122 및 142) 은, CFx 막 (121, 141) 상에 코팅제를 함유하는 혼합제를 스핀 코트에 의해 도포·건조 (가열 베이크) 시킴으로써 형성되어 있다. 도포·건조된 절연성 도포막 (122 및 142) 의 표면은 1 nm 이하의 Ra 를 갖고 있었다. 또, 이 경우에 있어서의 피크·투·밸리 (P-V) 값은 20 nm 이하였다.
이 예에서는, 코팅제, 용매, 및 그 밖의 성분을 함유하는 혼합제를 CFx 막 (121, 141) 상에 스핀 코트에 의해 도포함으로써 절연성 도포막 (122, 142) 이 제조되고 있다.
당해 절연성 도포막 (122, 142) 의 예로는, 금속 유기 화합물 및 금속 무기 화합물의 적어도 일방으로 이루어지는 코팅제와, 용매를 함유하는 액체 상태의 도포막을 들 수 있다. 이 경우, 용매로는, 메탄올, 에탄올 등의 알코올계 용매, 메틸에틸케톤, 메틸이소부틸케톤 등의 케톤계 용매, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜모노메틸에테르 등의 글리콜에스테르계 용매, 물 등을 예시할 수 있고, 한편, 코팅제로는, C, Si, 및 O 를 CxSiOy (x 는 0 이상 2 이하의 값, y 는 2-x/2) 의 형식으로 포함하는 화합물을 사용할 수 있다. 당해 화합물은 SiO 의 반복 단위를 주골격으로 하고 있다.
여기에서, 제 1 및 제 2 층간 절연막 (2 및 4) 을 형성하는 절연성 도포막 (122, 142) 의 구체예로는, 비유전율 k 가 2.4 인 (CH3SiO3/2)x(SiO2)1-x 를 들 수 있다. 이하, (CH3SiO3/2)x(SiO2)1-x 를 SiCO 도포막으로 약칭하는 것으로 한다. 또, 당해 SiCO 도포막에 있어서의 Si, C, 및 O 의 원자비는, 상기 식으로부터도 알 수 있듯이 O＞Si＞1/2C 이다.
또, 제 1 및 제 2 층간 절연막 (2 및 4) 에 포함되는 CFx 막 (121, 141) 의 두께는 50 ∼ 500 nm 이고, 한편, 이들 CFx 막 (121, 141) 상에 코팅되는 절연성 도포막 (122, 142) 의 두께는 CFx 막의 두께보다 얇고, 예를 들어, CFx 막 (121, 141) 두께의 1/3 이하, 바람직하게는 1/5 이하, 보다 바람직하게는 1/10 이하이다.
도 2 를 참조하여, 도 1 에 나타낸 층간 절연막 (2, 4) 중, CFx 막 (121, 141) 을 성막하기 위해서 사용되는 마이크로파 여기 플라즈마 처리 장치 (30) 를 설명한다. 도 2 에 있어서, 마이크로파 (41) 를 도파관 (42) 을 거쳐, 플라즈마 처리 장치 (30) 의 챔버벽 (38) 의 상부에 절연체판 (31) 을 개재하여 설치된 래디얼 라인 슬롯 안테나 (RLSA ; 32) 에 부여할 수 있고, 또한, 당해 RLSA (32) 로부터 그 아래의 절연체판 (31) 과 상단 샤워 플레이트 (33) 를 투과하여, 플라즈마 발생 영역 (34) 에 방사된다. 플라즈마를 여기하는 플라즈마 여기용 가스로서, Ar 가스 (또는, Kr 가스, Xe 가스) 등의 희가스를, 가스 도입관 (43) 을 개재하여, 상단 샤워 플레이트 (33) 로부터 플라즈마 발생 영역 (34) 으로 균일하게 분사시키고, 그곳에 방사되는 마이크로파에 의해 플라즈마가 여기된다.
도시된 마이크로파 여기 플라즈마 처리 장치 (30) 의 확산 플라즈마 영역에는 하단 샤워 플레이트 (35) 가 설치되고, 하단 샤워 플레이트 (35) 의 하부에는, 피처리물 (여기에서는, 웨이퍼 (36)) 이 기대 (基臺) 상에 형성되어 있다.
여기에서, 상단 샤워 플레이트 (33) 로부터 Kr, Xe, 또는 Ar 가스를 흘리고, 하단 샤워 플레이트 (35) 로부터 CxFy (C5F8, C4F8 등) 가스를 흘리면, 플로로카본막을 웨이퍼 (36) 상에 형성할 수 있다. 또, 처리실 (37) 내의 배기 가스는, 도시하지 않은 배기 포트를 개재하여 배기 송풍관 내를 통과하여 펌프에 각각 유도된다.
상기한 바와 같이, 마이크로파 여기 플라즈마 처리 장치 (30) 에 의해 CFx 막 (121) 이 성막된 웨이퍼는, 마이크로파 여기 플라즈마 처리 장치 (30) 로부터 꺼내진 후, 성막된 CFx 막 (121) 상에 전술한 코팅제를 함유하는 혼합제가 스핀 코트에 의해 도포되고, 또한, 400 ℃ 등의 온도에서 베이크함으로써 절연성 도포막 (122) 이 성막되어, 제 1 층간 절연막 (2) 이 형성된다.
계속해서, 도 1 에 나타내는 바와 같이, 배리어 캡층으로서의 하지층 (1) 및 제 1 층간 절연막 (2) 을 에칭하여 비아홀 (7) 을 형성한다. 다음으로, 이 비아홀 (7) 의 내벽에 전극 금속의 층간 절연막에 대한 확산을 방지하는 배리어층 (7') 으로서, 니켈의 불화물, 바람직하게는 2 불화 니켈 (NiF2 로 나타낸다) 막을, PVD 로 니켈을 성막하여 그것을 불화 처리함으로써, 또는, MOCVD 에 의해 직접 형성한다.
다음으로, 접착층으로 이루어지는 하지층 (3) 으로서 SiCN 층을 형성하고, 그 위에 CFx 층 (141) 및 절연성 도포층 (142) 을 포함하는 제 2 층간 절연막 (4) 을 형성한다.
제 2 층간 절연막 (4) 을 형성하는 CFx 막 (141) 은 도 2 에 나타낸 마이크로파 여기 플라즈마 처리 장치에 의해 형성되고, 한편, 절연성 도포막 (142) 은, 절연성 도포막 (122) 과 동일하게, 코팅제 등을 함유하는 SiCO 도포막용 도포제를 스핀 코트하여 베이킹함으로써 성막되고 있다.
다음으로, 제 2 층간 절연층 (4) 상에, 접착용의 하지층 (5) 으로서 SiCN 층 또는 SiCO 층을 형성하고, 그 하지층 (5) 상에, 경질 마스크층 (6) 으로서 SiO2 또는 SiCO 층을 형성한다. 여기에서, SiO2 층은, 도 2 에 나타내는 플라즈마 처리 장치 (30) 의 상단 샤워 플레이트 (33) 로부터 Ar 과 O2 의 혼합 가스를 도입하고, 하단 샤워 플레이트 (35) 에 SiH4 가스를 도입하면 된다. 이들 접착층 (3, 5) 은 생략해도 된다. 그 경우, SiCO 도포막 (122, 142) 이 접착층을 겸하게 된다.
또한, 다층 배선 구조 (10) 에 대해 에칭에 의해 홈 (9) 을 형성하고, 홈 (9) 의 내벽면에 NiF2 배리어층 (9') 을 형성하고, 이 홈 (9) 에 금속으로서 Cu 를 충전하여 배선 도체 (11) 가 형성되어, 배선 구조 (10) 가 완성된다.
도 3 은 본 발명의 다른 실시형태에 관련된 다층 배선 구조를 나타내는 단면도로, 여기에서는, 도 1 에 나타낸 다층 배선 구조보다 간소화된 다층 배선 구조가 나타나 있다. 도 3 에 있어서도, 도 1 과 동일하게, 다수의 반도체 소자를 형성한 반도체 기판 (도시 생략) 상에 형성된 다층 배선 구조 중의 일부분만이 나타나 있다.
도시된 다층 배선 구조 (20) 는, 하이드로카본 CHy 층 [y ＝ 0.8 ∼ 1.2] 으로 이루어지는 배리어 캡층 (21) 상에, 절연성 도포막에 의해 구성된 층간 절연막 (22) 을 구비하고 있다. 또한, 층간 절연막 (22) 상에 다른 배리어층 (25) 이 형성되어 있다. 이 실시형태에서는, 배리어층 (25) 으로서 하이드로카본 CHy 층 [y ＝ 0.8 ∼ 1.2] 이 사용되고 있다. 또한, 배리어 캡층 (21) 및 배리어층 (25) 은, 전술한 하이드로카본에 한정되지 않고, 여러 가지 재료로 이루어지는 층을 사용할 수 있다.
도 3 에 나타내는 바와 같이, 배리어 캡층 (21) 과 층간 절연막 (22) 의 하부를 관통하여 비아홀 (27) 이 형성되어 있다. 이 비아홀 (27) 에는, Cu 로 이루어지는 전극 또는 배선 (28) 이 형성되어 있다. 층간 절연막 (22) 의 잔부 (상부) 와 배리어층 (25) 을 관통하여 홈 (29) 이 형성되고, Cu 로 이루어지는 배선 도체 (28') 가 이 홈 (29) 에 매립되어 있다.
여기에서, 배리어 캡층 (21) 및 배리어층 (25) 을 형성하는 하이드로카본층(즉, CHy 층) 은 3.0 또는 그 이하의 비유전율 k 를 갖고 있다.
도시된 층간 절연막 (22) 을 형성하는 절연성 도포막은, 도 1 에 나타낸 절연성 도포막 (122, 142) 과 동일하게, 2.5 이하의 비유전율 k 를 갖는 절연성 도포막에 의해 형성되는 것이 바람직하다. 이 때문에, 절연성 도포막에 의해 형성되는 층간 절연막 (22) 은, 2.4 의 비유전율 k 를 갖고, 일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
Figure pct00008
1) 로 나타내는 전술한 SiCO 도포막을 사용하는 것이 바람직하다.
이와 같이, 이 실시형태에서는 비유전율 k 가 작고, 또한, 높은 평탄성을 갖는 절연성 도포막에 의해서만 층간 절연막 (22) 을 형성하고 있으므로, 종래의 층간 절연막과 비교하여 비유전율 k 를 대폭 저하시킬 수 있다. 또, 당해 절연성 도포막의 평탄성을 규정하는 Ra 를 1 nm 이하로 할 수 있기 때문에, 층간 절연막 (22) 의 표면에 있어서의 평탄성도 대폭 개선할 수 있다. 따라서, 층간 절연막 (22) 상에 적층되는 전극, 소자 등의 평탄성을 유지할 수 있다. 또한, 도시된 실시형태는, 층간 절연막 (22) 을 절연성 도포막 단층에 의해 형성하고 있으므로, 도 1 에 나타낸 다층 배선 구조와 비교하여, 제조 공정을 간략화할 수 있다는 이점도 갖고 있다.
도 4 를 참조하여, 본 발명의 다른 실시형태에 관련된 다층 배선 구조를 설명한다. 도시된 다층 배선 구조는, 하부 배선 구조 상에 형성된 SiCO 도포막으로 이루어지는 배리어 캡층 (21), 당해 배리어 캡층 (21) 상에 형성된 층간 절연막 (22), 층간 절연막 (22) 상에 형성된 다른 배리어층 (25) 을 포함하고 있다. 이 실시형태에서는, 배리어층 (25) 도 전술한 절연성 도포막 (즉, SiCO 도포막) 에 의해 형성되고, 한편, 도시된 층간 절연막 (22) 은 플루오로카본 (CFx) 에 의해 형성되어 있다.
또, 도시되어 있는 바와 같이, 배리어 캡층 (21) 과 층간 절연막 (22 ; 하부) 을 관통하여 비아홀 (27) 이 형성되어 있다. 이 비아홀 (27) 에는, Cu 로 이루어지는 전극 또는 배선 (28) 이 형성되어 있다. 층간 절연막 (22) 의 잔부 (상부) 와 배리어층 (25) 을 관통하여 홈 (29) 이 형성되고, Cu 로 이루어지는 배선 도체 (28') 가 이 홈 (29) 에 매립되어 있다. 또, 비아홀 (27) 및 홈 (29) 의 내벽에는, 배리어층 (27' 및 29') 이 형성되어 있다.
또한, 도시된 예에서는, 비아홀 (27) 이 형성된 배리어층 (21) 의 표면 및 비아홀 (27) 에 노출된 내벽은, SiCO 도포막 (21) 의 표면을 질화하여 이루어지는 표면 질화막 (41) 에 의해 덮여 있다. 한편, 절연성 도포막 (SiCO 도포막) 에 의해 형성된 배리어층 (25) 의 표면 및 홈 (29) 에 노출된 내벽에도 SiCO 도포막 (25) 의 표면을 질화하여 이루어지는 표면 질화막 (42) 이 형성되어 있고, 또한, 표면 질화막 (42) 의 상면에는, 다공질의 SiCO 도포막으로 이루어지는 다공질 절연성 도포막 (43) 이 형성되어 있다.
도시된 다층 배선 구조는 이하와 같이 하여 형성된다. 먼저, SiCO 도포막 (21) 을 도포액의 도포·베이킹에 의해 형성하고, 그 표면을 질화하여 두께 3 ∼ 5 nm 의 표면 질화막 (41) 을 형성한다. 표면 질화막 (41) 의 형성 후, 플루오로카본 (CFx) 으로 이루어지는 층간 절연막 (22) 을 전술한 플라즈마 CVD 에 의해 형성하고, 그 표면에 SiCO 도포액을 도포하여 400 ℃ 에서 소성하여 SiCO 도포막으로 이루어지는 배리어층 (25) 을 형성하고, 그 표면을 질화하여 두께 3 ∼ 5 nm 의 표면 질화막 (42) 을 형성한다. 그 위에 다공질 SiCO 도포막으로 이루어지는 다공질 절연성 도포막 (43) 을 두께 0.7 ∼ 1.3 ㎛ 정도 형성한다.
다음으로, 다공질 절연 도포막 (43), 배리어층 (25), 층간 절연막 (22), 배리어층 (21) 에 홈 (29) 및 비아홀 (27) 을 형성하고, 그 내벽에 노출된 배리어층 (25, 21) 의 측면을 질화하여 두께 3 ∼ 5 nm 의 표면 질화막을 형성한다. 그리고, 비아홀 (27) 및 홈 (29) 의 내벽에, 전술한 예와 동일하게 배리어층 (27', 29') 이 형성된다.
이 상태에서, 전극 및 배선층으로서, 도시하는 바와 같이 비아홀 (27) 및 홈 (29) 을 메꾸도록, Cu 가 스퍼터되어 배선 도체 (28, 28') 가 형성된다. 이 때, Cu 층은 다공질 절연성 도포막 (43) 의 표면에도 두께 100 ㎛ 정도 형성된다.
다음으로, 에틸렌글리콜을 35 % 함유하는 버퍼드 불화수소산을 에칭액으로서 사용하여, Cu 를 리프트 오프 제거한다. 즉, 상기의 에칭액으로 다공질 절연성 도포막 (43) 이 약 2 분간으로 용해, 제거된다. 다공질 절연성 도포막 (43) 의 에칭시, 당해 다공질 절연성 도포막 (43) 상의 Cu 층도 제거된다. 이 결과, Cu 층은 홈 (29) 및 비아홀 (27) 내에만 남겨져, 전극 또는 배선 (28, 28') 이 형성된다.
도시된 구조에서는, 배리어층 (25) 상의 표면 질화막 (42) 이 에칭액에 대한 에칭 스토퍼로서 작용함과 함께, 다공질 절연성 도포막 (43) 을 사용함으로써, 에칭을 신속하게 실시할 수 있다. 두께 3 ∼ 5 nm 의 표면 질화막 (42) 은 불화수소산에 2 ∼ 5 분 견딜 수 있다. 또, 질화막 (41, 42) 에 의해 배리어층 (21, 25) 을 덮음으로써, 당해 배리어층 (21, 25) 을 형성하는 SiCO 도포막이 수분을 흡착하여 유기물을 생성하는 것을 방지할 수 있다.
또한, 상기한 바와 같이, 에칭액으로서 에틸렌글리콜이 함유된 버퍼드 불화수소산을 사용함으로써, 전극 또는 배선 (28) 을 형성하는 Cu 의 표면이 거칠어지는 것을 방지할 수도 있다.
상기 설명한 실시형태에서는, 화학적 수법에 의해 리프트 오프 (이하, 케미컬 리프트 오프라고 부른다) 를 실시함으로써 배선을 형성할 수 있으므로, 종래 이용되고 있는 CMP (화학 기계 연마) 를 사용하지 않고, 배선 형성을 실시할 수 있다. 또, 케미컬 리프트 오프는 CMP 와 비교하여 1/10 정도의 비용으로 실시할 수 있기 때문에, 제조 공정에 있어서의 비용을 대폭 저감시킬 수 있다. 또한, 케미컬 리프트 오프는 CMP 와 비교하여, 넓은 범위에 걸쳐 균일하게 리프트 오프를 실시할 수 있기 때문에, 대면적의 반도체 장치에도 적용할 수 있다는 이점이 있다.
도 5 를 참조하여, 플루오로카본 (CFx) 막과 절연성 도포막을 포함하는 층간 절연막을 갖는 반도체 장치의 구체예를 설명한다. 도시된 반도체 장치는, 반도체 기판 (여기에서는, 실리콘 기판) 에 대해, P (인) 을 충전함으로써 형성된 n 웰 (51) 및 B (붕소) 를 충전함으로써 형성된 p 웰 (52) 을 구비하고, 양 n 웰 (51) 과 p 웰 (52) 간, 및 각 n 웰 (51) 및 p 웰 (52) 내에 샬로우 (shallow) 트렌치 (ST ; 54, 56) 가 형성되고, 각 샬로우 트렌치 (54, 56) 의 내벽 및 바닥부는 절연 박막에 의해 피복되어 있다. 절연 박막에 의해 피복된 샬로우 트렌치 (58) 내에는, 각각 SiO2 로 이루어지는 절연막 (58) 이 매설되어 있다.
당해 절연막 (58) 은, 전술한 SiCO 도포막을 도포 후, 900 ℃ 정도의 고온에서 열 처리함으로써, SiCO 도포막을 SiO2 로 개질함으로써 형성되어 있다. 이와 같이, 절연성 도포막을 도포한 후, 개질하여 절연막 (58) 을 형성하는 수법에 의하면, 절연성 도포막 자체, 도포한 상태에서 유동성을 갖고 있기 때문에, 반도체 기판의 요철에 의존하지 않고, 표면 평탄성을 유지하고 있다. 따라서, 열 처리 후, SiO2 로 개질된 후에도 당해 SiO2 는 표면 평탄성을 유지하고 있다. 이 때문에, 개질 후의 Si02 표면을 CMP 등에 의해 평탄화할 필요가 없어진다.
한편, 종래와 같이, 요철이 있는 반도체 기판 표면에 직접 SiO2 막을 형성한 경우, 반도체 기판 표면의 요철이 그대로 Si02 막 표면의 요철로서 반영되기 때문에, CMP 에 의해 당해 SiO2 막 표면을 평탄화할 필요가 있다. 본 발명과 같이, SiCO 도포막을 개질하여 Si02 막을 형성하는 수법에서는, CMP 에 의해 평탄화할 필요가 없어지기 때문에, 반도체 장치의 제조 공정을 현저하게 간략화할 수 있다.
도시된 예에서는, 샬로우 트렌치 (54, 56) 로 둘러싸인 n 웰 (51) 내에 2 개의 p 형 MOS 트랜지스터 (60, 62) 가 형성되어 있고, 또, 샬로우 트렌치 (54, 56) 로 둘러싸인 p 웰 (52) 내에 2 개의 n 형 MOS 트랜지스터 (64, 66) 가 형성되어 있다. 구체적으로 설명하면, MOS 트랜지스터 (60, 62) 는, SiO2 를 샬로우 트렌치 (54, 56) 에 매설한 후, n 웰 (51) 내에는 붕소 등을 충전함으로써 형성된 p 형 소자 영역 (70, 71, 및 72), 실리콘 질화막 (Si3N4) 로 이루어지는 게이트 절연막 (73, 74), 및 금속에 의해 형성된 게이트 전극 (77, 78) 을 갖고 있다. 도시된 MOS 트랜지스터 (60, 62) 의 게이트 절연막 (73, 74), 및 게이트 전극 (77, 78) 의 측벽은 절연막에 의해 덮여 있다.
한편, p 웰 (52) 내에 형성된 n 형 MOS 트랜지스터 (64, 66) 는, 비소 등을 충전함으로서 형성된 n 형의 소자 영역 (80, 81, 82), 실리콘 질화막으로 이루어지는 게이트 절연막 (83, 84), 및 게이트 전극 (87, 88) 을 갖고, 이들 게이트 절연막 (83, 84), 게이트 전극 (87, 88) 의 측벽도 절연막에 의해 덮여 있다.
또한, MOS 트랜지스터 (60, 62, 64, 66) 의 게이트 전극 (77, 78, 87, 88) 상에는, 각각, 게이트 전극 배선 (91, 92, 93, 94) 이 형성되어 있다. 여기에서, 게이트 전극 배선 (91 ∼ 94) 은, 전술한 SiCO 도포막으로 이루어지는 제 1 절연성 도포막 (100) 을 도포·소성 후, 선택적으로 에칭함으로써 노출된 게이트 전극 (77, 78, 87, 88) 상에 형성되어 있다. 여기에서, 제 1 절연성 도포막 (100) 을 형성하는 SiCO 도포막의 비유전율 k 는 2.4 였다.
또, 제 1 절연성 도포막 (100) 상에는, 선택적으로 배선층 (102, 103, 104, 105) 이 형성되고, 이들 배선층 (102, 103, 104, 105) 은 MOS 트랜지스터 (60, 62, 64, 66) 의 소자 영역 (70, 72, 80, 82) 과 각각 전기적으로 접속되어 있다. 즉, 제 1 절연성 도포막 (100) 은 제 1 층간 절연막을 형성하고 있다.
이 경우, 배선층 (102, 103, 104, 105) 은, SiCO 도포막에 의해 형성된 제 2 절연성 도포막 (110) 중에 매설되어 있다. 즉, 배선층 (102, 103, 104, 105) 은, 제 2 절연성 도포막 (110) 을 선택적으로 에칭한 영역에 형성되고, 이들은, 소자 영역 (70, 72, 80, 82) 과 전기적으로 접속되어 있다. SiCO 도포막에 의해 형성된 제 2 절연성 도포막 (110) 은 제 2 층간 절연막으로서 기능하고, 그 비유전율 k 는 2.4 였다.
도시된 예에서는, 제 2 절연성 도포막 (110) 및 배선층 (102 ∼ 105) 상에 제 1 배리어층 (112) 이 형성되고, 당해 제 1 배리어층 (112) 도 비유전율 k 가 2.4 인 SiCO 도포막에 의해 형성되어 있다.
다음으로, 배리어층 (112) 상에, 비유전율 k 가 1.9 로 매우 낮은 플루오로카본 (CFx) 막이 제 3 층간 절연막 (114) 으로서 형성되어 있다. 이와 같이, 플루오로카본막에 의해 형성되는 제 3 층간 절연막 (114) 의 비유전율 k 는, 배리어층 (112) 을 형성하는 SiCO 도포막의 비유전율 k 보다 낮다.
당해 제 3 층간 절연막 (114) 상에는, 제 2 배리어층 (116), 제 4 층간 절연막 (118), 및 제 3 배리어층 (120) 이 순차적으로 형성되어 있다. 여기에서, 제 2 및 제 3 배리어층 (116) 은 제 1 배리어층 (112) 과 동일하게, 비유전율 k 가 2.4 인 SiCO 도포막에 의해 형성되고, 한편, 제 4 층간 절연막 (118) 은 플루오로카본 (CFx) 막에 의해 형성되어 있다.
제 1 ∼ 제 3 배리어층 (112, 116, 및 120) 은 SiCO 도포액을 스핀 코트한 후, 400 ℃ 정도의 비교적 저온에서 소성함으로써 형성된다. 또, 제 3 및 제 4 층간 절연막 (114, 118) 은, 마이크로파 여기 플라즈마 처리 장치 내에서 CVD 에 의해 형성된다. 도시된 예와 같이, SiCO 도포막을 스핀 코트 도포함으로써 제 3 배리어층 (120) 을 형성한 경우, 매우 균일한 두께의 제 3 배리어층 (120) 을 얻을 수 있다. 이것은, SiCO 도포막으로 이루어지는 절연성 도포막을 10 ∼ 50 nm 인 두께의 범위에서 제어할 수 있기 때문이다.
도시되어 있는 바와 같이, 배선층 (103, 104, 105) 은, 제 1 ∼ 제 3 배리어층 (112, 116, 120), 및 제 3 및 제 4 층간 절연막 (114, 118) 을 통해 형성된 홈 내에 형성된 Cu 배선과 전기적으로 접속되어 있다. 플루오로카본 (CFx) 막에 의해 형성된 층간 절연막 (114, 118) 에는 Cu 에 대한 배리어막을 형성하여, Cu 의 층간 절연막에 대한 확산을 방지한다. 또, SiCO 도포막에 의해 형성된 제 1 ∼ 제 3 배리어층 (112, 116, 및 120) 은 Cu 및 불소에 대해 유효한 배리어를 형성하는 것도 판명되었다.
도 6 을 참조하여, 절연성 도포막에 의해 구성된 층간 절연막을 갖는 반도체 장치의 구체예를 설명한다. 도 6 에 있어서, 도 5 와 동일한 참조 번호로 나타낸 부분은 도 5 와 공통되는 부분이다. 즉, 도 6 에 나타낸 반도체 장치는, 제 1 및 제 2 층간 절연막 (100 및 110) 으로서, SiCO 도포막을 사용하고 있는 점에서는 도 5 와 동일하지만, 제 2 층간 절연막 (110) 상에 형성되는 제 3 및 제 4 층간 절연막 (122 및 124) 도 SiCO 도포막으로 이루어지는 절연성 도포막에 의해 형성하고 있는 점에서, 도 5 의 반도체 장치와는 상이하다. 이 구성에서는, 제 3 및 제 4 층간 절연막 (122 및 124) 을 SiCO 도포막에 의해 형성하고 있으므로, 도 5 에 나타낸 배리어층 (112, 116, 및 120) 이 불필요해진다.
이 구성에서는, 제 1 ∼ 제 4 층간 절연막 (100, 110, 122, 124) 을 모두 비유전율 k 가 2.4 인 SiCO 도포막에 의해 형성하고 있으므로, 도 5 에 나타낸 바와 같이, 비유전율 k 가 1.9 인 플루오로카본막을 사용한 경우와 비교하여, 약간 비유전율 k 가 높아지지만, 플루오로카본막을 성막하는 공정을 없앨 수 있어, 제조 공정을 간략화할 수 있다는 이점이 있다.
도 5 및 도 6 에 나타낸 예에서는, 제 1 ∼ 제 4 층간 절연막 (100, 110, 122, 124) 으로서 동일한 SiCO 도포막을 사용하는 것으로서 설명했지만, 본 발명은 조금도 이것에 한정되지 않고, 서로 상이한 타입의 SiCO 도포막을 사용하여 형성할 수도 있다. 예를 들어, 빠른 에칭 속도가 요구되는 층간 절연막은, 다공질의 SiCO 도포막에 의해 형성하거나, 혹은 두께 방향으로 성분을 변화시킨 성분 경사막에 의해 형성할 수도 있다.
또한, 상기의 실시예에서는, (CH3SiO3/2)x(SiO2)1-x (단, 0
Figure pct00009
x
Figure pct00010
1.0) 인 조성의 도포막을 사용한 예를 나타냈지만, 이 식의 CH3SiO3/2 대신에 예를 들어 (CH3)2SiO 나, (CH3)3SiO1/2 등, 또는 그것들의 혼합체를 사용해도 된다. 즉, 일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, 0
Figure pct00011
x
Figure pct00012
1.0) 로 나타내는 조성물 1 종 또는 2 종 이상으로 구성되는 도포막을 사용하는 것이 본 발명의 특징이다. 여기에서, 상기의 일반식 처음의 「O」의 서픽스는 2-(n/2) 이다.
산업상의 이용가능성
이상 설명한 바와 같이, 본 발명은, 비유전율이 2.5 이하인 절연성 도포막을 층간 절연막의 일부 또는 전부로서 사용하고 있기 때문에, 층간 절연막을 포함하는 여러 가지의 반도체 장치, 액정 표시 장치 등에 적용할 수 있을 뿐만 아니라, 층간 절연막을 포함하는 각종 배선 구조 그리고 전자 장치에 적용할 수 있다.

Claims (27)

  1. 하부 전극 또는 배선층과 상부 배선층 사이에 형성된 층간 절연막으로서,
    비유전율 k 가 2.5 이하인 절연성 도포막을 적어도 일부에 포함하는 것을 특징으로 하는 층간 절연막.
  2. 하부 전극 또는 배선층과 상부 배선층 사이에 형성된 층간 절연막으로서,
    주된 절연막으로서 플루오로카본막을 포함하고, 절연성 도포막이 상기 플루오로카본막 상에 형성되어 있는 것을 특징으로 하는 층간 절연막.
  3. 제 2 항에 있어서,
    상기 플루오로카본막은, 원자비로 F/C 가 0.8 내지 1.1 의 범위 내에서 F 및 C 를 함유하는 것을 특징으로 하는 층간 절연막.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 플루오로카본막의 비유전율 k 는 1.8 ∼ 2.2 인 것을 특징으로 하는 층간 절연막.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 플루오로카본막의 두께는 50 ∼ 500 nm 인 것을 특징으로 하는 층간 절연막.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 절연성 도포막의 두께는 상기 플루오로카본막 두께의 1/10 이하인 것을 특징으로 하는 층간 절연막.
  7. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 절연성 도포막의 두께는 상기 플루오로카본막 두께의 1/5 이하인 것을 특징으로 하는 층간 절연막.
  8. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 절연성 도포막의 두께는 상기 플루오로카본막 두께의 1/3 이하인 것을 특징으로 하는 층간 절연막.
  9. 제 2 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 플루오로카본막은, Ar 가스, Xe 가스 및 Kr 가스 중 적어도 하나를 사용하여 발생시킨 플라즈마 중에서 C 및 F 를 함유하는 적어도 1 종의 가스를 사용하여 CVD 에 의해 형성된 것인 것을 특징으로 하는 층간 절연막.
  10. 제 1 항에 있어서,
    상기 절연성 도포막이 주된 절연막인 것을 특징으로 하는 층간 절연막.
  11. 제 2 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 절연성 도포막의 비유전율 k 는 2.5 이하인 것을 특징으로 하는 층간 절연막.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 절연성 도포막은 그 표면의 평탄도가 Ra 로 1 nm 이하, 피크·투·밸리 (P-V) 값으로 20 nm 이하인 것을 특징으로 하는 층간 절연막.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 절연성 도포막은, Si 와 C 와 O 를, 원자비로 O＞Si＞1/2C 가 되도록 함유하고 있는 것을 특징으로 하는 층간 절연막.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 절연성 도포막은 금속 유기 화합물 및 금속 무기 화합물 중 적어도 일방과 용매를 함유하는 액체 상태의 도포막을 건조, 소성하여 얻은 막인 것을 특징으로 하는 층간 절연막.
  15. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 절연성 도포막은 금속 유기 화합물 및 금속 무기 화합물 중 적어도 일방과 용매를 함유하는 액체 상태의 도포막을 건조시켜 600 ℃ 이하에서 소성하여 얻은 막인 것을 특징으로 하는 층간 절연막.
  16. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 절연성 도포막은 금속 유기 화합물 및 금속 무기 화합물 중 적어도 일방과 용매를 함유하는 액체 상태의 도포막을 건조시켜 400 ℃ 이하에서 소성하여 얻은 막인 것을 특징으로 하는 층간 절연막.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 절연성 도포막은 SiO 의 반복 단위가 주골격이고, 또한, 그 조성이 일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
    Figure pct00013
    1) 로 나타내는 1 종, 또는 2 종 이상의 산화물로 구성되는 절연체막인 것을 특징으로 하는 층간 절연막.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 절연성 도포막은 그 표면이 질화되어 이루어지는 질화 표면층을 갖는 것을 특징으로 하는 층간 절연막.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 기재된 층간 절연막을 구비한 다층 배선 구조로서,
    상기 층간 절연막에 비아 및 홈 내의 적어도 일방과, 상기 비아 및 홈 내의 적어도 일방에 매설된 도체층과, 상기 도체층의 주위에 형성된 배리어층을 구비하고 있는 것을 특징으로 하는 다층 배선 구조.
  20. 층간 절연막을 갖는 다층 배선 구조로서,
    상기 층간 절연막은, 일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
    Figure pct00014
    1) 로 나타내는 1 종 또는, 2 종 이상의 산화물로 구성되는 도포막에서 얻어진 절연체막을 포함하는 것을 특징으로 하는 다층 배선 구조.
  21. 제 20 항에 있어서,
    상기 층간 절연막은, 상기 절연체막과 플루오로카본막 (CFx) 을 갖는 것을 특징으로 하는 다층 배선 구조.
  22. 제 20 항에 있어서,
    상기 층간 절연막은, 상기 절연체막에 의해 형성되어 있는 것을 특징으로 하는 다층 배선 구조.
  23. 복수의 층간 절연막을 포함하는 다층 배선 구조로서,
    상기 복수의 층간 절연막 중의 적어도 1 층은 일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
    Figure pct00015
    1) 로 나타내는 1 종 또는, 2 종 이상의 산화물로 구성되는 도포막에서 얻어진 절연체막을 포함하는 것을 특징으로 하는 다층 배선 구조.
  24. 층간 절연막의 제조 방법으로서,
    일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
    Figure pct00016
    1) 로 나타내는 1 종 또는, 2 종 이상의 산화물을 함유하는 액체 상태의 재료를 도포하고, 당해 도포된 막을 건조시킴으로써, 비유전율 k 가 2.5 이하인 절연체막을 포함하는 층간 절연막을 형성하는 것을 특징으로 하는 층간 절연막의 제조 방법.
  25. 층간 절연막을 포함하는 다층 배선 구조를 형성하는 제조 방법으로서,
    상기 층간 절연막을 형성하는 공정은, 일반식 ((CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
    Figure pct00017
    1) 로 나타내는 1 종 또는, 2 종 이상의 산화물을 함유하는 액체 상태의 재료를 도포하고, 당해 도포된 막을 건조시킴으로써, 비유전율 k 가 2.5 이하인 절연체막을 포함하는 상기 층간 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 다층 배선 구조의 제조 방법.
  26. 층간 절연막을 포함하는 전자 장치로서,
    상기 층간 절연막은 일반식 (CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
    Figure pct00018
    1) 로 나타내는 1 종 또는, 2 종 이상의 산화물로 구성되는 도포막에서 얻어진 절연체막인 것을 특징으로 하는 전자 장치.
  27. 층간 절연막을 포함하는 전자 장치의 제조 방법으로서,
    상기 층간 절연막을 형성하는 공정은, 일반식 (CH3)nSiO2-n/2)x(SiO2)1-x (단, n ＝ 1 ∼ 3, x
    Figure pct00019
    1) 로 나타내는 1 종 또는, 2 종 이상의 산화물을 함유하는 액체 상태의 재료를 도포하고, 당해 도포된 막을 건조시킴으로써, 비유전율 k 가 2.5 이하인 절연체막을 포함하는 상기 층간 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 전자 장치의 제조 방법.
KR1020107003818A 2007-08-16 2008-08-14 층간 절연막 및 배선 구조와 그것들의 제조 방법 KR20100044227A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007212504 2007-08-16
JPJP-P-2007-212504 2007-08-16

Publications (1)

Publication Number Publication Date
KR20100044227A true KR20100044227A (ko) 2010-04-29

Family

ID=40350770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107003818A KR20100044227A (ko) 2007-08-16 2008-08-14 층간 절연막 및 배선 구조와 그것들의 제조 방법

Country Status (7)

Country Link
US (1) US20110127075A1 (ko)
EP (1) EP2184771A4 (ko)
JP (1) JP5110490B2 (ko)
KR (1) KR20100044227A (ko)
CN (1) CN101779279A (ko)
TW (1) TW200926297A (ko)
WO (1) WO2009022718A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2704683A1 (en) * 2010-05-28 2010-08-12 Ibm Canada Limited - Ibm Canada Limitee Grounded lid for micro-electronic assemblies
US10453751B2 (en) * 2017-02-14 2019-10-22 Globalfoundries Inc. Tone inversion method and structure for selective contact via patterning
CN109119339B (zh) * 2018-08-26 2022-02-08 合肥安德科铭半导体科技有限公司 一种低介电常数的SiCO间隔层材料及其制备方法和应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3676314B2 (ja) * 1996-08-29 2005-07-27 松下電器産業株式会社 半導体装置の製造方法
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP2002040651A (ja) * 2000-07-25 2002-02-06 Fujifilm Arch Co Ltd ポジ型感光性樹脂組成物
US6768200B2 (en) * 2000-10-25 2004-07-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
JP2002222860A (ja) * 2001-01-29 2002-08-09 Sony Corp 半導体装置の作成方法
JP2004095611A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置およびその製造方法
CN101942648A (zh) * 2003-08-15 2011-01-12 东京毅力科创株式会社 等离子cvd法用气体
JP3974127B2 (ja) * 2003-09-12 2007-09-12 株式会社東芝 半導体装置の製造方法
JP4737552B2 (ja) * 2004-07-22 2011-08-03 国立大学法人京都大学 フルオロカーボン膜及びその形成方法
WO2006137384A1 (ja) * 2005-06-20 2006-12-28 Tohoku University 層間絶縁膜および配線構造と、それらの製造方法

Also Published As

Publication number Publication date
WO2009022718A1 (ja) 2009-02-19
US20110127075A1 (en) 2011-06-02
EP2184771A4 (en) 2010-10-20
EP2184771A1 (en) 2010-05-12
JP5110490B2 (ja) 2012-12-26
TW200926297A (en) 2009-06-16
JPWO2009022718A1 (ja) 2010-11-18
CN101779279A (zh) 2010-07-14

Similar Documents

Publication Publication Date Title
KR100397174B1 (ko) 스핀온글래스 조성물
KR100624566B1 (ko) 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
US6424044B1 (en) Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
EP0657925A1 (en) Enhanced planarization technique for an integrated circuit
KR100436495B1 (ko) 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
JPH07312368A (ja) 絶縁膜の平坦化構造を形成するための方法
JPH04167429A (ja) 半導体装置およびその製造方法
JP2004179614A (ja) 半導体装置の製造方法
KR100197765B1 (ko) 반도체장치의 제조방법
US7923819B2 (en) Interlayer insulating film, wiring structure and electronic device and methods of manufacturing the same
JP4738349B2 (ja) 低ｋのｃｖｄ材料の勾配堆積
KR20100044227A (ko) 층간 절연막 및 배선 구조와 그것들의 제조 방법
JP2004200203A (ja) 半導体装置及びその製造方法
KR19990054912A (ko) 반도체 장치의 층간 절연막 형성방법
KR20040108598A (ko) 반도체 장치의 제조 방법
US6472330B1 (en) Method for forming an interlayer insulating film, and semiconductor device
JP2000243831A (ja) 半導体装置とその製造方法
KR100257151B1 (ko) 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법
KR0126777B1 (ko) 반도체 장치의 다층배선방법
KR20080047661A (ko) 반도체 소자 및 그 제조 방법
KR100234372B1 (ko) 반도체장치의 절연막 평탄화 방법
KR20050000871A (ko) 고밀도 플라즈마 갭필 향상 방법
KR100753420B1 (ko) 반도체 소자의 제조방법
TW487973B (en) Formation method of low dielectric constant material
KR19980049750A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid