KR100197765B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100197765B1
KR100197765B1 KR1019960001582A KR19960001582A KR100197765B1 KR 100197765 B1 KR100197765 B1 KR 100197765B1 KR 1019960001582 A KR1019960001582 A KR 1019960001582A KR 19960001582 A KR19960001582 A KR 19960001582A KR 100197765 B1 KR100197765 B1 KR 100197765B1
Authority
KR
South Korea
Prior art keywords
insulating film
reflow
semiconductor device
interlayer insulating
dielectric constant
Prior art date
Application number
KR1019960001582A
Other languages
English (en)
Other versions
KR960030376A (ko
Inventor
아츠코 야마시타
Original Assignee
니시무로 타이죠
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시키가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR960030376A publication Critical patent/KR960030376A/ko
Application granted granted Critical
Publication of KR100197765B1 publication Critical patent/KR100197765B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Abstract

본 발명은 반도체장치의 다층배선공정중의 층간절연막 형성공정에 리플로우절연막 형성기술을 채용한 경우에 얻어지는 리플로우절연막의 비유전율을 낮게 할 수 있고, 평탄성이 우수한 층간절연막을 평탄화공정을 행하지 않고 낮은 비용으로 실현할 수 있다.
본 발명의 반도체장치의 제조방법은, 반도체장치를 수용한 반응실내에 Si-H기를 갖는 방향족 화합물 또는 복소환식 화합물과 H2O2를 도입하고, 665Pa이하의 진공중, -10℃이상 +10℃이하의 온도범위내에서 서로 반응시켜 반도체기판상에 Si-H기에 의해 리플로우가 촉진된 평탄화가 양호한 중간반응생성물을 얻는 공정과, 얻어진 중간반응생성물이 탈수반응을 일으키도록 열처리를 행함으로써, 리플로우형상을 가지며, 그물망구조를 갖는 유전율이 낮은 실리콘계산화막을 얻는 공정을 구비한 것을 특징으로 한다.

Description

반도체장치의 제조방법
제1도는 본 발명의 반도체장치의 제조방법에서 사용되는 반도체제조장치의 일례를 개략적으로 나타낸 구성설명도.
제2도는 본 발명의 반도체장치의 제조방법에 따른 층간절연막 형성공정에 리플로우절연막 형성기술을 채용한 다층배선공정의 일례를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체기판 11 : 절연막
12 : 하층배선 13 : 리플로우 SiO2막
15 : 플라즈마 CVD막 20 : 감압 CVD장치
21 : 반응실(챔버) 22 : 상부전극(샤워헤드)
23 : 하부전극(테이블) 24 : 배기구
25 : SiH4가스 공급경로 26 : H2O2공급경로
[산업상의 이용분야]
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 다층배선구조를 갖춘 반도체장치의 층간절연막의 형성방법에 관한 것이다.
[종래의 기술]
반도체장치의 집적도가 증대함에 따라 기판상에 배선재료를 다층에 걸쳐 형성하는 소위 다층배선화가 진척되고 있으며, 이와 같은 다층배선구조를 갖는 반도체장치이 제조공정이 복잡화 및 장공정화(長工程化)해 오고 있다.
특히, 다층배선의 형성공정이 반도체장치의 제조가격에 차지하는 비율이 크므로, 반도체장치의 비용절감을 도모하는데 다층배선공정의 저감화의 요구가 높아지고 있다.
여기서, 종래의 다층배선의 형성공정에 대해 설명한다. 우선, 하층배선용의 제1배선재료를 퇴적한 후 하층배선의 패터닝을 행하고, 이 하층배선상에 제1절연막을 형성함과 더불어 하층배선 상호간에 절연막을 매립한다. 이 시점에서는, 상기 하층배선의 패턴 등에 의존하여 제1절연막의 표면에 단차가 존재하여, 이대로는 이 후의 상층배선용의 제2배선재료의 퇴적시 및 상층배선의 패터닝시에 악영향을 끼쳐 상층배선의 단절에 의한 단선, 단락 등의 중대한 결함을 초래할 우려가 있다.
그래서, 통상은 상기 제1절연막상에 제2배선재료를 퇴적하기 전에, 그 밑바탕인 제1절연막의 표면을 레지스트 예치백에 의해 평탄화하여 단차를 완화한 후, 그 위에 제2절연막을 형성하고 있다.
상기한 바와 같은 제1절연막과 제2절연막이 적층된 종래의 층간절연막의 형성공정은, 1회째의 성막(成膜)→평탄화→2회째의 성막과 공정수가 많아 상기한 바와 같은 다층배선공정의 저감화의 요구에 대한 커다란 장해로 되고 있다.
그런데, 다층배선공정의 저감화의 요구에 부응한 층간절연막표면의 평탄화 기술의 하나로서, APL(Advanced Planarisation Layer)공정이 보고(문헌: Matsuura et. al., IEEE Tech. Dig., pp117, 1994)되어 있다.
이 APL 공정은, 층간절연막을 형성할 때에 SiH4가스와 산화제인 H2O2(과산화수소수)를 저온(예컨대 0℃정도)·진공중에서 반응시킴으로써 하층배선상에 자기유동형(리플로우)의 SiO2막(이하, 리플로우 SiO2막이라 한다)을 형성한다. 이때의 반응을 하기 표 1에 나타내고 있는데, Si-H기를 가짐으로써 리플로우가 촉진되고 있다.
이 방법은, 하층배선의 배선상호간의 절연막의 매립과 절연막 표면의 평탄화를 동시에 달성할 수 있고, 1회의 성막으로 평탄화까지의 공정을 종료하기 때문에, 다층배선공정의 저감화를 실현할 수 있다.
또한, 상기 리플로우 SiO2막을 형성하기 전에 하층배선상에 통상의 플라즈마 CVD법에 의해 제1층간절연막(제1플라즈마 CVD절연막)을 형성하고, 상기 리플로우 SiO2막을 형성한 후에 리플로우 SiO2막상에 통상의 플라즈마 CVD법에 의해 제2층간절연막(갭막)으로서 제2플라즈마 CVD절연막을 형성한 후, 퍼니스어닐을 행한다.
그러나, 상기한 바와 같은 방법에 의해 형성된 리플로우절연막은 비유전율이 4.5∼4.7정도로 높기 때문에(열산화에 의한 통상의 SiO2막에서는 3.9정도), 고속화 디바이스에 요구되는 저유전율 절연막으로의 추종이 곤란하다고 하는 문제가 있다.
한편, 폴리이미드 등의 방향족화합물을 반도체기판상에 스핀코트하고, 통상의 SiO2막보다도 비유전율이 낮은 절연막을 형성하는 방법이 알려져 있다. 이 방법은 하기 표 2에 나타낸 바와 같은 환상(環狀) 또는 그물망구조를 가짐으로써 저유전율을 실현하고 있지만, 밑바탕 배선과 같은 미세패턴위를 도포하는 절연막의 표면을 평탄화하는 리플로우성에는 취약하다.
[발명이 해결하고자 하는 과제]
상기한 바와 같이 종래의 다층배선공정중의 층간절연막 형성공정에 리플로우절연막 형성기술을 채용한 경우에 얻어지는 리플로우 SiO2막은 비유전율이 높다는 문제가 있었다.
본 발명은 상기한 문제점을 해결하기 위해 이루어진 것으로, 반도체장치의 다층배선공정중의 층간절연막 형성공정에 리플로우절연막 형성기술을 채용한 경우에 얻어지는 리플로우절연막의 비유전율을 낮게 할 수 있고, 평탄성이 우수한 층간절연막을 평탄화공정을 행하지 않고 낮은 비용으로 실현할 수 있는 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
본 발명의 반도체장치의 제조방법은, 반도체기판을 수용한 반응실내에 Si-H기를 갖는 방향족 화합물 또는 복소환식(複素環式) 화합물과 H2O2를 도입하고, 665Pa 이하의 진공중, -10℃이상 +10℃이하의 온도범위내에서 서로 반응시켜 상기 반도체기판상에 Si-H기에 의해 리플로우가 촉진된 평탄성이 양호한 중간반응생성물을 얻는 공정과, 상기 공정에 의해 얻어지는 중간반응생성물이 탈수반응을 일으키도록 열처리를 행함으로써. 리플로우형상을 가지며, 그물망구조를 갖는 유전율이 낮은 실리콘계 산화막을 얻는 공정을 구비한 것을 특징으로 한다.
또, 본 발명의 반도체장치의 제조방법은, 반도체기판상에 Si-H기를 갖는 방향족 화합물 또는 복소환식 화합물을 스핀코트에 도포하는 공정과, 상기 공정에 의해 도포된 화합물이 탈수반응을 일으키도록 열처리를 행하는 공정을 구비한 것을 특징으로 한다.
[작용]
본 발명에서는, 다층배선공정중의 층간절연막 형성공정에 리플로우절연막 형성기술을 채용하고, 반도체기판을 수용한 반응실내에 Si-H기를 갖는 방향족 화합물 또는 복소환식 화합물과 H2O2를 도입하고, 5Torr(5·133.322Pa, 약 665Pa)이하의 진공중, -10℃이상 +10℃이하의 온도범위내에서 서로 반응시키는 저온·감압 CVD법에 의해, Si-H기에 의해 리플로우가 촉진된 평탄성이 양호한 중간반응생성물을 얻는다. 그리고, 중간반응생성물이 탈수반응을 일으키도록 열처리를 행함으로써 리플로우형상을 가지며, 그물망구조를 갖는 유전율이 낮은 실리콘계 산화막을 얻는 것이다.
이에 따라, 평탄성이 우수하며, 또한 비유전율이 낮은 층간절연막을 평탄화공정을 행하지 않고 낮은 비용으로 실현하는 것이 가능하게 된다.
또, 본 발명에서는, 반도체기판상에 Si-H기를 갖는 고점도(高粘度)의 방향족 화합물 또는 복소환식 화합물을 스핀코트에 의해 도포하고, 탈수반응을 일으킴으로써, 평탄성이 우수하며, 또한 비유전율이 낟은 층간절연막을 얻는 것이 가능하다.
[실시예]
이하, 도면을 참조하여 본 발명의 한 실시예를 상세히 설명한다.
제1도는 본 발명의 반도체장치의 제조방법에서 사용된 감압 CVD장치의 구성의 일례를 개략적으로 나타내고 있다.
제1도에 있어서, 21은 반응실(챔버), 22는 상부전극[샤워헤드(shower head)], 23은 하부전극(테이블), 24는 배기구, 25는 상기 챔버(11)에 연결되어 Si-H기를 갖는 방향족 화합물(또는, 복소환식 화합물)을 외부로부터 공급하기 위한 공급경로, 26은 상기 챔버(21)에 연결된 H2O2공급경로이다.
제2도는 본 발명의 반도체장치의 제조방법에 따른 다층배선공정중의 층간절연막 형성공정에 리플로우절연막 형성기술을 채용한 일례를 나타내고 있다.
우선, 반도체기판(통상, 실리콘웨이퍼)(10)상의 절연막(11)상에 하층배선용의 배선재료(예컨대, Si, Cu를 포함한 알루미늄)를 예컨대 스퍼터법에 의해 퇴적한 후, 포토리소그라피기술 및 반응성 이온에칭(RIE) 기술을 이용해 제1배선재료의 패터닝을 행하여 하층배선(12)을 형성한다.
다음에, 하층배선(12)의 배선간에 절연막을 매립함과 더불어 하층배선상에 절연막을 퇴적한으로써 층간절연막을 형성한다.
상기 층간절연막의 형성공정에 있어서는, 우선 하층배선형성후의 반도체기판(10)을 반도체제조장치의 챔버내의 예컨대 석영제의 보드상에 세트하고, 챔버내에 표 3에 나타낸 반응식중의 1로 나타낸 바와 같은 환상 또는 그물망구조를 갖는 Si-H기를 갖춘 방향족 화합물 또는 복소화된 화합물 및 H2O2를 도입하고, 5Torr-5×133.322Pa(약 665Pa)이하의 진공중, -10℃이상 +10℃이하의 온도범위내(예컨대 0℃)에서 서로 반응시킴으로써, 반도체기판(10)상에 Si-H기에 의해 리플로우가 촉진된 평탄성이 양호한 예컨대 0.8μm의 두께의 중간반응생성물을 얻는다. 이 때, 표 3에 나타낸 반응식중의 2로 나타낸 바와 같은 Si-H기를 가짐으로써 리플로우가 촉진되고 있다.
다음에, 상기 중간반응생성물이 탈수반응을 일으키도록 열처리를 행함으로써, 리플로우형상을 가지며, 그물망구조를 갖는 유전율이 낮은 실리콘계 산화막(본 실시예에서는 리플로우 SiO2막)(13)을 얻는 것이다. 또한, 상기 열처리를 이후의 열처리공정에서 겸하는 것도 가능하다.
다음에, 상기 챔버내부를 300℃이상 400℃이하의 온도범위내로 설정하고, 예컨대 SiO4가스 및 N2O를 도입하여 반도체기판상의 전면에 0.3μm 이상의 두께의 플라즈마 CVDSiO2막(14)을 형성한다.
이와 같이 하여 형성된 층간절연막에 콘택트홀(contact hole) 또는 비어홀(via hole)을 개구하기 위한 에칭을 행하고, 상층배선용의 배선재료를 퇴적한 후 패터닝을 행하여 상층배선을 형성한다.
상기 실시예에 따르면, 다층배선공정중의 층간절연막 형성공정에 리플로우 절연막 형성기술을 채용하고, 절연막을 형성한 후의 반도체기판을 수용한 반응실내에 Si-H기를 갖는 방향족 화합물(또는, 복소환식 화합물)과 H2O2를 도입한 다음, 5Torr 이하의 진공중, -10℃이상 +10℃이하의 온도범위내에서 서로 반응시킴으로써, 절연막상에 리플로우 SiO2막(13)을 형성하는 것이다.
이와 같은 저온에서의 감압 CVD법에 의해 하기 표 3에 나타낸 반응식중의 2로 나타낸 바와 같은 Si-H기에 의해 리플로우가 촉진되어 평탄성이 양호한 중간반응물이 얻어지고, 더욱이 열처리에 의해 상기 중간반응물이 탈수반응함으로써 하기 표 3에 나타낸 반응식중의 3으로 나타낸 바와 같은 그물망구조를 갖는 유전율이 낮은 실리콘계 산화막이 얻어진다.
이에 따라, 평탄성이 우수하며, 또한 비유전율이 3.4정도로 낮은(열산화에 의한 통상의 SiO2막에서는 3.9정도) 층간절연막이 얻어지는 것을 확인했다.
이와 같이 평탄성이 우수하며, 또한 비유전율이 낮은 층간절연막을 평탄화공정을 행하지 않고 낮은 비용으로 실현할 수 있기 때문에, 고속화 디바이스에 요구되는 저유전율 절연막으로의 추종이 용이하다.
또, 평탄성이 우수한 층간절연막이 얻어지기 때문에, 층간절연막을 형성한 후의 상층배선재료의 퇴적시 및 상층배선의 패터닝시에 악영향을 끼치지 않아 상층배선의 단절에 의한 단선, 단락, 층간절연막의 누설전류의 증가, 내압의 저하 등의 중대한 결함을 초래할 우려를 방지할 수 있고, 상층배선의 더 한층의 미세화와 고신뢰화를 실현할 수 있게 된다.
다음에, 본 발명의 다른 실시예를 설명한다.
상기한 바와 같은 Si-H기를 갖는 방향족 화합물 또는 복소환식 화합물이 고점도인 경우에는, 그것을 반도체기판상에 저온에서 스핀코트에 의해 도포한후, 상기 공정에 의해 도포된 화합물이 탈수반응을 일으키도록 예컨대 상온에서의 열처리를 행하는 것에 의해서도, 평탄성이 우수하며, 또한 비유전율이 낮은 층간절연막을 얻을 수가 있다.
[발명의 효과]
상술한 바와 같이 본 발명의 반도체장치의 제조방법에 의하며, 반도체장치의 다층배선공정중의 층간절연막 형성공정에 리플로우절연막 형성기술을 채용한 경우에 얻어지는 리플로우절연막의 비유전율을 용이하게 낮게 할 수 있고, 평탄성이 우수한 층간절연막을 평탄화공정을 행하지 않고 낮은 비용으로 실현할 수 있다.

Claims (2)

  1. 반도체기판을 수용한 반응실내에 Si-H기를 갖는 방향족 화합물 또는 복소환식 화합물과 H2O2를 도입하고, 665Pa이하의 진공중, -10℃이상 +10℃이하의 온도범위내에서 서로 반응시켜 상기 반도체기판상에 Si-H기에 의해 리플로우가 촉진되어 평탄성이 양호한 중간반응생성물을 얻는 공정과, 상기 공정에 의해 얻은 중간반응생성물이 탈수반응을 일으키도록 열처리를 행함으로써, 리플로우형상을 가지며, 그물망구조를 갖는 유전율이 낮은 실리콘계 산화막을 얻는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 반도체기판상의 배선상에 절연막을 형성하는 공정과, 상기 절연막을 형성한 후의 반도체기판상에 Si-H 기를 갖는 방향족 화합물 또는 복소환식 화합물을 스핀코트에 의해 도포하는 공정 및 ,상기 공정에 의해 도포된 화합물이 탈수반응을 일으키도록 열처리를 행하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
KR1019960001582A 1995-01-30 1996-01-25 반도체장치의 제조방법 KR100197765B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-012411 1995-01-30
JP01241195A JP3281209B2 (ja) 1995-01-30 1995-01-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR960030376A KR960030376A (ko) 1996-08-17
KR100197765B1 true KR100197765B1 (ko) 1999-06-15

Family

ID=11804529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001582A KR100197765B1 (ko) 1995-01-30 1996-01-25 반도체장치의 제조방법

Country Status (7)

Country Link
US (1) US5918146A (ko)
EP (1) EP0726599B1 (ko)
JP (1) JP3281209B2 (ko)
KR (1) KR100197765B1 (ko)
CN (1) CN1065657C (ko)
DE (1) DE69627233T2 (ko)
TW (1) TW439248B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4506993A (en) 1992-07-04 1994-01-31 Christopher David Dobson A method of treating a semiconductor wafer
JP3463416B2 (ja) * 1995-06-23 2003-11-05 ソニー株式会社 絶縁膜の製造方法および半導体装置
EP0820095A3 (en) * 1996-07-19 1999-01-27 Sony Corporation Method of forming an interlayer film
WO1998008249A1 (en) * 1996-08-24 1998-02-26 Trikon Equipments Limited Method and apparatus for depositing a planarized dielectric layer on a semiconductor substrate
JPH10289950A (ja) * 1997-04-15 1998-10-27 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP3226021B2 (ja) * 1997-09-02 2001-11-05 日本電気株式会社 半導体装置の製造方法
JP3660799B2 (ja) * 1997-09-08 2005-06-15 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6277203B1 (en) 1998-09-29 2001-08-21 Lam Research Corporation Method and apparatus for cleaning low K dielectric and metal wafer surfaces
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
GB2361809B (en) 1999-02-26 2003-11-05 Trikon Holdings Ltd A method of processing a polymer layer
WO2001001472A1 (en) 1999-06-26 2001-01-04 Trikon Holdings Limited Method and apparatus for forming a film on a substrate
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6268294B1 (en) * 2000-04-04 2001-07-31 Taiwan Semiconductor Manufacturing Company Method of protecting a low-K dielectric material
TWI261892B (en) * 2001-11-05 2006-09-11 Zycube Co Ltd Semiconductor device using low-k material and method of fabricating the same
KR100484258B1 (ko) * 2001-12-27 2005-04-22 주식회사 하이닉스반도체 반도체 소자 제조 방법
US20090115060A1 (en) 2007-11-01 2009-05-07 Infineon Technologies Ag Integrated circuit device and method
JP5279782B2 (ja) * 2010-09-16 2013-09-04 株式会社東芝 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781942A (en) * 1985-12-19 1988-11-01 Hughes Aircraft Company Process for the photochemical vapor deposition of siloxane polymers
US4992306A (en) * 1990-02-01 1991-02-12 Air Products Abd Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources
DE69130947T2 (de) * 1991-01-08 1999-07-08 Fujitsu Ltd Verfahren zur bildung eines siliciumoxid-filmes
JPH04245629A (ja) * 1991-01-31 1992-09-02 Texas Instr Japan Ltd 半導体装置の絶縁膜形成方法および半導体装置

Also Published As

Publication number Publication date
DE69627233D1 (de) 2003-05-15
EP0726599A2 (en) 1996-08-14
EP0726599A3 (en) 1998-01-14
US5918146A (en) 1999-06-29
DE69627233T2 (de) 2003-12-04
JP3281209B2 (ja) 2002-05-13
KR960030376A (ko) 1996-08-17
TW439248B (en) 2001-06-07
EP0726599B1 (en) 2003-04-09
JPH08203887A (ja) 1996-08-09
CN1065657C (zh) 2001-05-09
CN1136219A (zh) 1996-11-20

Similar Documents

Publication Publication Date Title
KR100197765B1 (ko) 반도체장치의 제조방법
KR100407542B1 (ko) 반도체 장치 및 그 제조 방법
JP2002009150A (ja) 半導体装置、その製造方法及び製造装置
US20030085473A1 (en) Semiconductor device and manufacturing method thereof for realizing high packaging density
JP3176017B2 (ja) 半導体装置の製造方法
JPH09102492A (ja) 半導体装置の製造方法および半導体製造装置
KR20030004010A (ko) 반도체 장치 및 그 제조 방법
KR100433727B1 (ko) 반도체 장치 및 그 제조 방법
JP2004200203A (ja) 半導体装置及びその製造方法
KR20000044892A (ko) 반도체 소자의 금속 배선 형성 방법
JP3400162B2 (ja) 半導体装置の製造方法
KR20100044227A (ko) 층간 절연막 및 배선 구조와 그것들의 제조 방법
JP3192903B2 (ja) 半導体装置の製造方法および半導体製造装置
KR100201721B1 (ko) 반도체장치의 제조방법
JPH1167909A (ja) 半導体装置の製造方法
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JP2000058641A (ja) 半導体装置、その製造方法及び層間絶縁膜の形成方法
JP4616492B2 (ja) 半導体素子の絶縁膜形成方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
KR100197766B1 (ko) 반도체장치의 제조방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
KR0126777B1 (ko) 반도체 장치의 다층배선방법
KR100418093B1 (ko) 반도체 소자의 콘택 형성 방법
JPH0590263A (ja) 半導体素子における多層配線の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee