JPH0590263A - 半導体素子における多層配線の形成方法 - Google Patents

半導体素子における多層配線の形成方法

Info

Publication number
JPH0590263A
JPH0590263A JP24936991A JP24936991A JPH0590263A JP H0590263 A JPH0590263 A JP H0590263A JP 24936991 A JP24936991 A JP 24936991A JP 24936991 A JP24936991 A JP 24936991A JP H0590263 A JPH0590263 A JP H0590263A
Authority
JP
Japan
Prior art keywords
insulating film
metal wiring
wiring
layer metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24936991A
Other languages
English (en)
Inventor
Takashi Usami
隆志 宇佐見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP24936991A priority Critical patent/JPH0590263A/ja
Publication of JPH0590263A publication Critical patent/JPH0590263A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 本発明は、多層配線を有する半導体素子にお
ける、その配線の層間絶縁膜をより平坦化する方法を提
供するものである。 【構成】 前記目的のために本発明では、第1配線層
(2)の上に絶縁膜(3)を形成し、研磨を第1配線層
(2)の上部が一部除去されるまで行ない、その後その
上に再度絶縁膜(4)を形成してから、そこにスルーホ
ールを形成するようにした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、多層配線を有する半
導体素子における、その多層配線の層間絶縁膜を平坦化
する形成方法に関するものである。
【0002】
【従来の技術】図2は、従来の半導体素子の製造方法に
おける研磨プロセスを用いた多層配線工程を示すもので
ある。以下図2を用いて説明する。
【0003】半導体基板11上に第1層目の金属配線回
路(厚さ5000Å)12まで製造したのが図2(a)
である。次にプラズマ化学気相成長法により、シリコン
酸化膜(P−SiO)13を1.0μm成長させると図
2(b)のようになる。その後、図2(b)の鎖線まで
機械的研磨によりP−SiO13を取り除き、平坦化を
行うと図2(c)のようになる。続いて、層間の電気的
導通を得るための孔(スルーホール)を通常のホトリソ
グラフィ(以下ホトリソと略す)パターニング、エッチ
ング工程により得ると図2(d)のようになる(後述の
問題点説明のため種々の形成状態を示す)。そして、第
2層目金属配線14を形成し、図2(e)に示す多層配
線構造を得る。
【0004】ここで、層間絶縁膜P−SiO13につい
ては、第1層目の金属配線12と第2層目の金属配線1
4を絶縁するという目的を満足するのであれば、その種
類および形成方法は問わない。また、図2(c)に示す
絶縁膜13の平坦化は、機械的研磨のほかに、段差被覆
性の良いO3 とTEOSを用いた常圧化学気相成長法や
B(ボロン)、P(リン)を含んだSiO2 膜−BPS
Gのリフロー現象を利用する方法などがある。
【0005】
【発明が解決しようとする課題】しかしながら、以上述
べた従来技術においては、図2(c)に示した第1層目
配線12の上面とP−SiO13の上面との寸法Bの制
御が困難である。機械的研磨の実験をしたところ、6イ
ンチウェハのP−SiO、9000Å→3500Åの研
磨では、膜厚の面内均一性が1δで8.4%程度であ
り、最大膜厚と最小膜厚で約1000Åの差が生じると
いう結果であった。寸法Bにおいてもこの程度のばらつ
きが見込まれ、 スルーホールエッチングにおいて、図2(d)のC
部、D部のように第1層金属配線12とコンタクトがと
れなかったり、第1層金属配線12がエッチングダメー
ジを受けたりする。
【0006】 図2(e)に示すように、絶縁膜13
の厚く残ったところでは、第2層金属配線14のステッ
プカバレージに影響を与えるなどで、導通不良による歩
留りの低下、また素子の信頼性の低下といった問題点が
ある。
【0007】この発明は、以上述べた層間絶縁膜を平坦
化する場合、その膜厚制御が困難であるため、コンタク
トが得られなかったり、第1層金属配線がエッチングダ
メージを受けたり、また第2層金属配線の被覆性が悪い
などで素子の歩留りや信頼性が低下するという問題を除
去するために、第1層目の金属配線を設計寸法より厚く
形成し、層間絶縁膜を形成した後に、機械的研磨法によ
り層間絶縁膜および金属配線を目的寸法まで除去した後
で、再び絶縁膜を形成することによって、金属配線上の
絶縁膜の膜厚を正確に制御するとともに、完全な平坦化
を図り、スルーホールエッチングにおける歩留りの向
上、上層金属配線の信頼性向上を目的とするものであ
る。
【0008】
【課題を解決するための手段】この発明は前述の目的達
成のため、半導体素子の製造方法特に多層配線工程にお
いて、第1層金属配線を厚く形成し、層間絶縁膜を形成
した後に、機械的研磨法にて層間絶縁膜および金属配線
を目的寸法まで除去し、その後再び絶縁膜を形成し、通
常のホトリソパターニング、エッチング加工にてスルー
ホールを得るようにしたものである。
【0009】
【作用】前述のように、この発明によれば、層間絶縁膜
および金属配線を機械的研磨により平坦化した後に、再
び絶縁膜を形成するので、金属配線上の絶縁膜が平坦か
つ正確な寸法制御ができる上、スルーホールエッチング
の工程が容易になる。
【0010】
【実施例】図1は、この発明の実施例を示す図である。
以下この図を用いて説明する。
【0011】従来同様通常の工程により、半導体基板1
上に第1層金属配線2まで形成すると、図1(a)のよ
うになる。この配線の厚さを従来より厚く8000Åと
した。次にプラズマ化学気相成長法によりシリコン酸化
膜3を8000Å成長させる。これを図1(b)に示
す。続いて機械的研磨法にて図1(b)の鎖線までつま
り第1層金属配線2の上部が一部研磨除去されるまで行
うと図1(c)のようになる。このとき残ったシリコン
酸化膜3および金属配線2の厚さは5000Åである。
その後再びシリコン酸化膜4を5000Å成長させる。
これを図1(d)に示す。続いて、従来技術と同様にス
ルーホールを形成すると図1(e)のようになる。その
後は第2層金属配線を形成する。また3層以上の多層配
線であれば、前記(b)→(c)→(d)→(e)を繰
り返して行えばよい。配線終了後の工程は通常通りであ
る。
【0012】ここで図1(e)のA部(スルーホール底
部)の形状が従来技術と比較して改善されているのは、
第1層金属配線2上のシリコン酸化膜4の膜厚が研磨後
に再び形成されているため、従来技術に比べ寸法制御が
よく、スルーホールエッチング制御が容易となったため
である。
【0013】なお、金属配線2は導電性物質であればそ
の材質は問わないことは言うまでもないし、またシリコ
ン酸化膜3および4は絶縁体であれば、その種類および
形成方法は問わない。
【0014】
【発明の効果】以上説明したように、この発明によれ
ば、層間絶縁膜および金属配線を機械的研磨により平坦
化した後に、再び絶縁膜を形成するので、以下のような
効果が期待できる。
【0015】金属配線上の絶縁膜が平坦かつ正確な寸
法制御ができる。
【0016】スルーホールエッチングの工程が容易に
なる。
【0017】スルーホールにおいて、コンタクトがと
れないあるいはエッチングダメージによる歩留り低下を
抑えられる。
【図面の簡単な説明】
【図1】本発明の実施例
【図2】従来例
【符号の説明】
1 基板 2 第1層金属配線 3、4 シリコン酸化膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 (a)半導体基板上に、第1層の配線層
    を形成し、それを覆うように絶縁膜を堆積する工程、 (b)前記絶縁膜および前記第1層の配線層を、その配
    線層の上部一部が除去されるまで研磨して、全体の上面
    を平坦化する工程、 (c)前記平坦化した構造の上に再度絶縁膜を形成する
    工程、 (d)前記再度の絶縁膜にスルーホールを形成した後、
    第2層の配線層を形成する工程、 以上の工程を含むことを特徴とする半導体素子における
    多層配線の形成方法。
JP24936991A 1991-09-27 1991-09-27 半導体素子における多層配線の形成方法 Pending JPH0590263A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24936991A JPH0590263A (ja) 1991-09-27 1991-09-27 半導体素子における多層配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24936991A JPH0590263A (ja) 1991-09-27 1991-09-27 半導体素子における多層配線の形成方法

Publications (1)

Publication Number Publication Date
JPH0590263A true JPH0590263A (ja) 1993-04-09

Family

ID=17192001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24936991A Pending JPH0590263A (ja) 1991-09-27 1991-09-27 半導体素子における多層配線の形成方法

Country Status (1)

Country Link
JP (1) JPH0590263A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114683162A (zh) * 2020-12-29 2022-07-01 中芯集成电路(宁波)有限公司 一种平坦化工艺方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114683162A (zh) * 2020-12-29 2022-07-01 中芯集成电路(宁波)有限公司 一种平坦化工艺方法
CN114683162B (zh) * 2020-12-29 2023-09-12 中芯集成电路(宁波)有限公司 一种平坦化工艺方法

Similar Documents

Publication Publication Date Title
KR0184377B1 (ko) 반도체장치의 제조방법
KR0179289B1 (ko) 금속배선 형성방법
KR100197765B1 (ko) 반도체장치의 제조방법
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
JPH0590263A (ja) 半導体素子における多層配線の形成方法
JP2716156B2 (ja) 半導体装置の製造方法
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
JPH0330992B2 (ja)
KR100713896B1 (ko) 절연막 형성방법
JPH06244286A (ja) 半導体装置の製造方法
KR100201721B1 (ko) 반도체장치의 제조방법
KR0186081B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
JPS61206242A (ja) 半導体装置の製造方法
KR19990074939A (ko) 반도체 장치의 금속 배선 형성 방법
JP3279737B2 (ja) 半導体素子の製造方法
KR100406733B1 (ko) 반도체 소자의 제조 방법
JP2783898B2 (ja) 半導体装置の製造方法
JPH0897213A (ja) 半導体装置の製造方法
KR950002953B1 (ko) 다층금속 배선구조를 이용한 반도체 장치의 제조방법
KR0167251B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
KR100390892B1 (ko) 반도체 소자의 제조방법
KR930011112B1 (ko) 평탄화된 금속배선 형성방법
KR100215913B1 (ko) 반도체소자의 금속층간평탄화방법
KR19990001665A (ko) 반도체 장치의 금속 배선 제조 방법
JPH07211714A (ja) 半導体装置の製造方法