KR0184377B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR0184377B1
KR0184377B1 KR1019950056687A KR19950056687A KR0184377B1 KR 0184377 B1 KR0184377 B1 KR 0184377B1 KR 1019950056687 A KR1019950056687 A KR 1019950056687A KR 19950056687 A KR19950056687 A KR 19950056687A KR 0184377 B1 KR0184377 B1 KR 0184377B1
Authority
KR
South Korea
Prior art keywords
reflow
film
insulating film
semiconductor substrate
heat treatment
Prior art date
Application number
KR1019950056687A
Other languages
English (en)
Other versions
KR960026671A (ko
Inventor
히데츠나 하시모토
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960026671A publication Critical patent/KR960026671A/ko
Application granted granted Critical
Publication of KR0184377B1 publication Critical patent/KR0184377B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Abstract

본 발명은, 리플로우절연막 형성기술을 채용하여 반도체기판상에 얻어지는 리플로우절연막의 클럭내성을 향상시키고, 그 평탄화를 고려한 소정의 막두께를 유지한다.
본 발명은, 반도체기판(10)상에 하층배선(12)을 형성하는 공정과, 다음에 SiH4가스 및 H2O2를 650Pa 이하의 진공중,-10℃ 이상+10℃ 이하의 온도 범위내에서 반응시켜 반도체기판상에 리플로우형상을 갖는 제1리플로우SiO₂막(131)을 형성하는 제1리플로우막 형성공정, 다음에 소정의 고온에서 반도체기판의 열처리를 행하는 고온열처리공정 및, 재차 SiH4가스 및 H2O2를 650Pa 이하의 진공중,-10℃ 이상+10℃ 이하의 온도범위내에서 반응시켜 반도체기판상에 제2리플로우SiO₂막(132)을 형성하는 제2리플로우막 형성공정을 구비하여 이루어지는 것을 특징으로 한다.

Description

반도체장치의 제조방법
제1도는 본 발명의 반도체장치의 제조방법에 따른 다층배선공정중의 층간절연막 형성공정에 리플로우절연막 형성기술을 채용한 경우의 일례를 나타낸 단면도,
제2도는 제1도의 공정에 의해 얻어진 리플로우SiO2막에 의해 그 막두께 및 리플로우SiO2막상에 형성된 캡막의 막두께를 파라미터로서 열처리를 행한 경우의 클럭발생상황을 실측한 결과를 나타낸 도면,
제3도는 종래의 반도체장치의 제조시 다층배선공정중의 층간절연막 형성 공정에 리플로우절연막 형성기술을 채용한 경우에 얻어진 리플로우SiO2막상에 형성되는 캡막의 막두께를 파마미터로서 열처리를 행한 경우의 클럭발생상황을 실측한 결과를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도제기판 12 : 하층배선
131 : 제1리플로우SiO2막 132 : 제2리플로우SiO2막
[산업상의 이용분야]
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 다층배선구조를 갖는 반도체장치의 층간절연막의 형성방법에 관한 것이다.
[종래의 기술 및 문제점]
반도체장치의 집적도가 증대함에 따라, 기판상에 배선재료를 다층에 걸쳐 형성하는, 소위 다층배선화가 진행되고 있으며, 이와 같은 다층배선구조를 갖는 반도체장치의 제조공정이 복잡화, 장공정화되고 있다.
특히, 다층배선의 형성공정이 반도체장치의 제조가격에 차지하는 비율은 크고, 반도체장치의 비용감소를 도모할 수 있는 다층배선공정의 저감화의 요구가 높아지고 있다.
여기서, 종래의 다층배선의 형성공정에 대해 설명한다. 우선, 반도체기판상의 절연막상에 하층배선용 제1배선재료를 퇴적 후, 하층배선의 패터닝을 행하고, 이 하층배선상에 제1절연막을 형성함과 더불어 하층배선 상호간에 절연막을 매립한다. 이 시점에서는 상기 하층배선의 패턴 등에 의존하여 제1절연막의 표면에 단차가 존재하고, 이대로는 이 후의 상층배선용 제2 배선재료의 퇴적시 및 상층배선의 패터닝시에 악영향을 미치고, 상층배선의 단절에 의한 단선, 단락 등의 결합을 초래할 우려가 있다.
여기서, 통상은 상기 제1절연막상에 제2배선재료를 퇴적하기 전에, 그 밑바탕인 제1절연막의 표면을 레지스트에치백에 의해 평탄화하여 단차를 완화한 후, 그 위에 제2절연막을 형성하고 있다.
상기한 바와 같은 제1절연막과 제2절연막이 적층된 종래의 층간절연막의 형성공정은 1차성막 → 평탄화 → 2차성막 공정수가 많으며, 상기한 바와 같은 다층배선공정의 저감화의 요구에 대한 큰 장해가 되고 있다.
또한, 상기한 바와 같은 제1절연막의 표면을 평탄화하는 방법 대신에, 제1절연막상에 절연재료인 스핀 온 글래스(SOG)막을 형성하는 것에 의해 상층배선제료의 밑바탕의 단차를 완화하는 방법도 알려져 있다.
그러나, 이 방법은 SOG막을 형성할 때에 많은 횟수의 열처리공정이 필요하고, 상층배선의 신속성을 유지하기 위해 SOG막의 불필요한 부분을 레지스트에치백에 의해 제거하는 방법이 필요하며, 결과적으로 공정수가 많게 되고, 더욱이 상기한 바와 같은 다층배선공정의 저감화의 요구에 대하여 충분히 응할 수 없다.
그런데, 최근 상기한 바와 같은 다층배선공정의 저감화의 요구에 응하는 기술의 하나로서, 총간절연막을 형성할 때에 SiH4가스와 산화제인 H2O2(과산화수소수)를 저온(예컨대,0℃ 정도)·진공중에서 반응시키는 것에 의해 하층배선상에 자기유동형(리플로우)의 절연막(이하, 리플로우절연막으로 칭함)을 형성하는 방법이 주목되고 있다.
이 방법은 하층배선의 배선상호간의 절연막의 매립과 절연막표면의 평탄화를 동시에 달성할 수 있고, 한번의 성막으로 평탄화까지의 공정을 종료하기 때문에, 다층배선공정의 저감화를 실현할 수 있다.
그러나, 상기한 바와 같은 리플로우SiO2막의 형성방법은 그 반응형태로 부터 분명한 바와 같이, 절연막의 성막중에 수분(H2O) 이 발생하고 절연막중에 다량의 수분이 함유되기 때문에, 성막중 또는 그 후에 필요한 열처러 (예컨대, 450℃에서 30분)시에 성막수분이 급격히 방출되며, 절연막이 분할된다(이하, 클럭이 발생함으로 칭함).
제3도는 상기한 바와 같은 리플로우절연막의 형성방법에 의해 형성된 리플로우SiO2막에 클럭이 발생한 상황을 실측한 데이터를 나타내고 있다. 이경우, 리플로우SiO2막의 막두께와, 리플로우SiO2상에 통상의 플라즈마CVD(기상성장)법에 의해 SiO막(이하, 캡막으로 칭함)을 형성한 경우의 캡막 두께를 파라미터로 하고, 성막 후에 450℃에서 30분의 열처리를 행한 경우의 클럭발생상황을 나타내고 있다.
제3도에 나타낸 바와 같이, 캡막이 존재하지 않는 경우와, 캡막이 존재하는 경우에서도 리플로우SiO2막의 막두께가 1.1㎛ 이상의 경우에 클럭이 발생하고 있다. 즉, 클럭내성의 점에서 리플로우SiO2막의 막두께에 상한이 있고, 본 예에서는 거의 1.0 ㎛인 것같이 막두께의 상한이 낮다.
그러나, 상기한 바와 같은 리플로우SiO2막을 사용할 경우, 상층배선재료의 밑바탕단차를 충분히 완화(평탄화)하기 위해서는 어느 정도의 막두께를 확보할 필요가 있고, 또한 클럭내성을 향상시키는 것이 중요하다.
상기한 바와 같이, 종래의 다층배선공정중의 층간절연막 형성공정에 리플로우절연막 형성기술을 채용한 경우에 얻어지는 리플로우SiO2막은 그 평탄화를 고려한 소정의 막두께를 확보하여도 클럭내성의 점에서 막두께의 상한이 낮게 억제된다는 문제가 있었다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 반도체장치의 다층배선 공정중의 층간절연막 형성공정에 리플로우절연막 형성기술을 채용한 경우에 얻어지는 리플로우SiO2의 클럭내성을 향상시키고, 리플로우SiO2막의 평탄화를 고려한 소정의 막두께를 확보하여 얻는 반도체장치의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명의 반도체장치의 제조방법은, 반도체기판상에 하층배선을 형성하는 공정과, SiH4가스 및 H202를 650Pa 이하의 진공중,-l0℃ 이상 +10℃ 이하의 온도범위내에서 반응시켜 상기 반도체기판상에 리플로우형상을 갖는 제l리플로우SiO2막을 형성하는 제1리플로우막 형성공정, 이 후 소정의 고온에서 상기 반도체기판의 열처리를 행하는 고온열처리공정 및, SiH4가스 및 H2O2를 650Pa 이하의 진공중, -10℃ 이상 +10℃ 이하의 온도범위내에서 반응시켜 상기 고온열처리 후의 반도체기판상에 리플로우형상을 갖는 제2리플로우SiO2막을 형성하는 제2리플로우막 형성공정을 구비하여 이루어지고, 상기 제1리플로우막 형성공정 후에 상기 고온열처리공정 및 이것에 이어지는 제2리플로우막 형성공정을 적어도 1회 행하는 것을 특징으로 한다.
(작용)
다층배선공정중의 층간절연막 형성공정에 리플로우절연막 형성기술을 채용하여 리플로우SiO2막을 형성할 시, 제1리플로우SiO2막 형성공정 후에 고온열처리공정 및 이것에 이어지는 제2리플로우SiO2막 형성공정을 적어도 1회 행하였다.
이로 인해, 얻어진 리플로우SiO2막에 대해, 리플로우SiO2막의 막두께 및 리플로우SiO2막상에 통상의 플라즈마CVD법에 의해 캡막을 형성한 경우의 캡막 두께를 파라미터로 하고, 성막 후에 450℃에서 30분의 열처리를 행한 경우에 클럭이 발생한 상황을 실측한 결과, 리플로우SiO2막에 클럭이 발생하지 않는 막두께 상한이 거의 2.0㎛까지 상승(종래는 거의 1.0㎛)하였다.
이와 같이, 리플로우SiO2막의 클럭내성을 향상시키는 것에 의해, 리플로우SiO2막의 평탄화를 고려한 소정의 막두께를 확보할 수 있게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
제1도는 본 발명의 반도체장치의 제조방법에 따른 층간절연막 형성공정에 리플로우절연막 형성기술을 채용한 다층배선공정의 일례를 나타내고 있다.
우선, 반도체기판(통상, 실리콘웨이퍼;10)상의 절연막(11)상에 하층배선용 제1배선재료(예컨대, 알루미늄)를 예컨대 스퍼터법에 의해 퇴적 후, 포토리소그래피기술 및 반응성 이온에칭(RIE) 기술을 이용하여 제1배선재료의 패터닝을 행하여 하층배선(12)을 형성한다.
다음에, 상기 하층배선(12)의 배선간에 절연막을 매립함과 더불어 상기 하층배선상에 절연막을 퇴적하는 것에 의해 층간절연막을 형성한다.
상기 층간절연막의 형성공정에 있어서는, 감압CVD장치의 반응실내에서 석영보드상에 상기 하층배선 형성 후의 반도체기판(10)을 배치하고, 우선 상기 반응실내에 SiH4가스 및 H2O2를 도입하여 650Pa 이하의 진공중,-l0℃ 이상+10℃ 이하의 온도범위내(예컨대,0℃)에서 SiH4가스 및 H2O2를 상호 반응시킨다. 이로 인해, 상기 반도체기판(10)상에 리플로우형상을 갖는 제1산화규소막(제l리플로우SiO2막; 131)이 얻어진다.
이 후, 상기 반도체기판(10)에 대하여 100℃∼ 500℃의 온도범위(예컨대,350℃)내에서 고온하, 불활성가스(예컨대, N가스) 분위기중에서 예컨대 5분간의 열처리를 행하고, 재차 SiH4가스 및 H202를 도입하여 650Pa 이하의 진공중,-10℃ 이상+10℃ 이하의 온도범위내(예컨대,0℃)에서 상호 반응시켜 상기 고온열처리 후의 반도체기판(10)상에 제2리플로우SiO2막(132)을 형성한다.
이 경우, 상기한 바와 같은 제1리플로우SiO2막(131)의 형성공정 후에 있어서의 고온열처리공정 및 이것에 이어지는 제2리플로우SiO2막(132)의 형성공정을 적어도 1회 행한다(필요에 따라 복수회 반복한다).
본 예에서는, 고온열처리공정 및 이것에 이어지는 제2리플로우SiO2막 형성공정을 각각 1회만 행하여 두고, 제1 및 제2리플로우SiO2막 형성공정의 각각에서 리플로우SiO2막의 소정의 막두께의 반분씩을 형성하였다.
다음에, 상기 리플로우SiO2막에 직접, 또는 별도의 층간절연막을 퇴적한 후, 콘택트홀 또는 비어홀을 위한 개구를 형성하고, 상층배선용의 제2배선 재료를 퇴적 후, 패터닝을 행하여 상층배선(도시하지 않았음)을 형성한다.
상기 실시예에 의하면, 다층배선공정중의 층간절연막 형성공정에 리플로우절연막 형성기술을 채용하고, 리플로우SiO₂막(13)의 형성시, 제1리플로우 SiO₂막 형성공정 후에 고온열처리공정 및 이것에 이어지는 제2리플로우SiO₂ 막 형성공정을 1회 행하는 것에 의해 리플로우SiO₂막을 얻는다.
이 경우, 제l리플로우SiO₂막 형성공정에 있어서의 절연막의 성막중에 수분이 발생하여 절연막(13)중에 수분이 포함되어 버리지만, 그 후의 고온열처리공정에 의해 막중의 수분이 방출된다.
따라서, 이 후에 제2리플로우SiO₂막 형성공정에 있어서의 절연막(132)의 성막중에 수분이 발생하여 절연막(132)중에 수분이 포함되어 버려도 절연막 형성공정 종료 후의 리플로우SiO₂막(13)의 막중 수분이 전체로 저감하기 때문에, 그 후에 필요한 열처리시에 있어서의 클럭내성이 향상된다.
이와 같이하여 얻어진 리플로우SiO₂막에 대해서, 리플로우Si02 막(13)의 막두께 및 리플로우SiO₂막(13)상에 통상의 플라즈마CVD법에 의해 캡SiO₂막을 형성한 경우의 캡막 두께를 파라미터로 하고, 성막 후에 450℃에서 30분의 열처리를 행한 경우에 클럭이 발생한 상황을 실측한 결과를 제2도에 나타내었다.
제2도에서 보는 바와 같이, 본 실시예에서 얻어진 리플로우SiO₂막(13)은 캡막이 존재하지 않는 경우의 클럭특성은 종래예와 비교하여 변한 것이 없지만, 캡막이 존재하는 경우에는 클럭이 발생하지 않는 막두께 상한이 종래 예의 거의 1.0㎛에서 거의 2.0㎛까지 상승하고, 클럭내성이 향상되었다.
이와 같이, 리플로우SiO₂막의 클럭내성을 향상시킬 수 있는 것에 의해, 리플로우SiO₂막의 평탄화를 고려한 소정의 막두께를 확보할 수 있게 되고, 층간절연막의 표면의 평탄성을 향상시킬 수 있으며, 그 위에 형성되는 상층 배선을 한층 더 미세화활 수 있다.
[발명의 효과]
상기한 바와 같이 본 발명에 의하면, 다층배선공정중의 층간절연막 형성 공정에 리플로우절연막 형성기술을 채용한 경우에 얻어지는 리플로우SiO₂막의 클럭내성을 향상시키고, 리풀로우SiO₂막의 평탄화를 고려한 소정의 막두께를 확보할 수 있기 때문에, 층간절연막의 표면의 평탄성을 향상시킬 수 있으며, 그 위에 형성되는 상층배선을 한층 더 미세화할 수 있다.

Claims (2)

  1. 반도체기판상에 하층배선을 형성하는 공정과, SiH4가스 및 H2O2를 650Pa 이하의 진공중,-10℃ 이상+10℃ 이하의 온도 범위내에서 반응시켜 반도체기판상에 리플로우형상을 갖는 제1리플로우SiO₂ 막을 형성하는 제1리플로우막 형성공정, 이 후, 소정의 고온에서 상기 반도체기판의 열처리를 행하는 고온열처리 공정 및, SiH4가스 및 H2O2를 650Pa 이하의 진공중,-10℃ 이상+10℃ 이하의 온도 범위내에서 반응시켜 반도체기판상에 리플로우형상을 갖는 제2리플로우SiO₂ 막을 형성하는 제2리플로우막 형성공정을 구비하여 이루어지고, 상기 제1리플로우막 형성공정 후에, 상기 고온열처리공정 및 이것에 이어지는 제2리플로우막 형성공정을 적어도 1회 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 열처러를 100℃∼ 500℃의 온도범위내, 불활성가스분위기중에서 행하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019950056687A 1994-12-26 1995-12-26 반도체장치의 제조방법 KR0184377B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6322949A JPH08181210A (ja) 1994-12-26 1994-12-26 半導体装置の製造方法
JP94-322949 1994-12-26

Publications (2)

Publication Number Publication Date
KR960026671A KR960026671A (ko) 1996-07-22
KR0184377B1 true KR0184377B1 (ko) 1999-04-15

Family

ID=18149445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056687A KR0184377B1 (ko) 1994-12-26 1995-12-26 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US5700720A (ko)
JP (1) JPH08181210A (ko)
KR (1) KR0184377B1 (ko)
TW (1) TW350102B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181276A (ja) * 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
JP3522917B2 (ja) * 1995-10-03 2004-04-26 株式会社東芝 半導体装置の製造方法および半導体製造装置
EP0820095A3 (en) * 1996-07-19 1999-01-27 Sony Corporation Method of forming an interlayer film
US6162724A (en) * 1996-09-12 2000-12-19 Mosel Vitelic Inc. Method for forming metalization for inter-layer connections
US5985770A (en) * 1997-08-21 1999-11-16 Micron Technology, Inc. Method of depositing silicon oxides
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6413583B1 (en) 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6667553B2 (en) 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6148761A (en) * 1998-06-16 2000-11-21 Applied Materials, Inc. Dual channel gas distribution plate
US6800571B2 (en) 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
US6534396B1 (en) * 2000-10-10 2003-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned conductor layer pasivation method with dimensionally stabilized planarization
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US6926926B2 (en) * 2001-09-10 2005-08-09 Applied Materials, Inc. Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US6936309B2 (en) * 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US20030194495A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric
US20030211244A1 (en) * 2002-04-11 2003-11-13 Applied Materials, Inc. Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
KR20030095630A (ko) * 2002-06-12 2003-12-24 삼성전자주식회사 매립 특성이 우수한 실리콘 산화물 형성 방법
US7105460B2 (en) 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6927178B2 (en) 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US7288205B2 (en) 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US20060021703A1 (en) * 2004-07-29 2006-02-02 Applied Materials, Inc. Dual gas faceplate for a showerhead in a semiconductor wafer processing system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
US5387546A (en) * 1992-06-22 1995-02-07 Canon Sales Co., Inc. Method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
TW350102B (en) 1999-01-11
KR960026671A (ko) 1996-07-22
JPH08181210A (ja) 1996-07-12
US5700720A (en) 1997-12-23

Similar Documents

Publication Publication Date Title
KR0184377B1 (ko) 반도체장치의 제조방법
KR0184378B1 (ko) 반도체장치의 제조방법
US5795823A (en) Self aligned via dual damascene
KR100328749B1 (ko) 듀얼다마신구조를갖는반도체장치제조방법
US20070066047A1 (en) Method of forming opening and contact
US20050176239A1 (en) Method for making contact making connections
JPH05243402A (ja) 半導体装置の製造方法
JP2003258090A (ja) 半導体装置の製造方法
KR100342639B1 (ko) 반도체 구조물의 제조 방법
KR100330438B1 (ko) 집적회로제조방법
JPH06302599A (ja) 半導体装置およびその製造方法
JP2570997B2 (ja) 半導体装置の多層配線構造及び半導体装置の製造方法
JPH1167909A (ja) 半導体装置の製造方法
US20060128149A1 (en) Method for forming a metal wiring in a semiconductor device
JPH10340952A (ja) 集積回路の多層配線形成方法
JPH06244286A (ja) 半導体装置の製造方法
JPH08130248A (ja) 膜の形成方法及び半導体装置の製造方法
KR0171990B1 (ko) 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법
JPH05243226A (ja) 半導体装置の製造方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
KR0166823B1 (ko) 반도체 소자의 제조방법
JPH11186237A (ja) 半導体装置の製造方法
CN117976614A (zh) 半导体器件的形成方法
JP4188606B2 (ja) Ｓｏｇ膜の形成方法
CN116417332A (zh) 半导体结构的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021128

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee