JPH11186237A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11186237A JPH11186237A JP35720797A JP35720797A JPH11186237A JP H11186237 A JPH11186237 A JP H11186237A JP 35720797 A JP35720797 A JP 35720797A JP 35720797 A JP35720797 A JP 35720797A JP H11186237 A JPH11186237 A JP H11186237A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- wirings
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 銅または銅合金からなる配線の側壁面に形成
される酸化層を効率よく除去することにより、配線の抵
抗上昇を防止することができ、その配線信頼性の低下を
防止することができる半導体装置の製造方法を提供す
る。 【解決手段】 素子が形成されたSi基板1上に層間絶
縁膜2、下地バリアメタルとしてのTiN/Ti膜3、
Cu膜4、反射防止膜としてのTiN膜5および配線形
状の無機マスク6を順次形成する。無機マスク6を用い
て、RIE法によりTiN膜5、Cu膜4およびTiN
/Ti膜3をエッチング除去し、Cuからなる配線7、
8を形成する。このとき、配線7、8の側壁面には酸化
層が形成される。Si基板1をH2 ガス雰囲気中におい
て加熱することにより、配線7、8の側壁面を還元し酸
化層を除去する。
される酸化層を効率よく除去することにより、配線の抵
抗上昇を防止することができ、その配線信頼性の低下を
防止することができる半導体装置の製造方法を提供す
る。 【解決手段】 素子が形成されたSi基板1上に層間絶
縁膜2、下地バリアメタルとしてのTiN/Ti膜3、
Cu膜4、反射防止膜としてのTiN膜5および配線形
状の無機マスク6を順次形成する。無機マスク6を用い
て、RIE法によりTiN膜5、Cu膜4およびTiN
/Ti膜3をエッチング除去し、Cuからなる配線7、
8を形成する。このとき、配線7、8の側壁面には酸化
層が形成される。Si基板1をH2 ガス雰囲気中におい
て加熱することにより、配線7、8の側壁面を還元し酸
化層を除去する。
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、銅(Cu)またはCu合金からな
る配線を有する半導体装置の製造に適用して好適なもの
である。
造方法に関し、特に、銅(Cu)またはCu合金からな
る配線を有する半導体装置の製造に適用して好適なもの
である。
【0002】
【従来の技術】LSIの高集積化や高速化により、その
内部配線の微細化、多層化が進んでおり、これに伴って
配線形成時の平坦化技術や微細配線の加工、および配線
の信頼性確保が重要な課題となっている。特に、高速化
の要求から、抵抗値の低いCuを用いた配線への期待が
高まっている。ここで、このCuを用いた配線の形成方
法の一例について、図11〜図14を参照して説明す
る。
内部配線の微細化、多層化が進んでおり、これに伴って
配線形成時の平坦化技術や微細配線の加工、および配線
の信頼性確保が重要な課題となっている。特に、高速化
の要求から、抵抗値の低いCuを用いた配線への期待が
高まっている。ここで、このCuを用いた配線の形成方
法の一例について、図11〜図14を参照して説明す
る。
【0003】すなわち、まず、図11に示すように、あ
らかじめトランジスタなどの素子や素子分離領域(図示
せず)が形成された半導体基板101上にSiO2 膜な
どの層間絶縁膜102を形成し、この層間絶縁膜102
に配線パターンの配線溝103を形成する。ここで、接
続孔も形成されるが、図示は省略する。次に、図12に
示すように、高真空中においてスパッタリング法により
全面にTi膜とTiN膜とを順次形成することにより、
下地バリアメタルとしてのTiN/Ti膜104を形成
する。次に、図13に示すように、Cuを成膜し、配線
溝103にCu膜105を埋め込んだ後、図14に示す
ように、配線溝103の内部以外の部分のCu膜105
およびTiN/Ti膜104をエッチバック法や化学的
機械研磨(CMP)法などによって除去することによ
り、配線溝103の部分にTiN/Ti膜104を下地
バリアメタルとした配線106、107を形成する。以
上のようにして形成された配線を、一般に、埋め込み配
線と呼ぶことが多い。
らかじめトランジスタなどの素子や素子分離領域(図示
せず)が形成された半導体基板101上にSiO2 膜な
どの層間絶縁膜102を形成し、この層間絶縁膜102
に配線パターンの配線溝103を形成する。ここで、接
続孔も形成されるが、図示は省略する。次に、図12に
示すように、高真空中においてスパッタリング法により
全面にTi膜とTiN膜とを順次形成することにより、
下地バリアメタルとしてのTiN/Ti膜104を形成
する。次に、図13に示すように、Cuを成膜し、配線
溝103にCu膜105を埋め込んだ後、図14に示す
ように、配線溝103の内部以外の部分のCu膜105
およびTiN/Ti膜104をエッチバック法や化学的
機械研磨(CMP)法などによって除去することによ
り、配線溝103の部分にTiN/Ti膜104を下地
バリアメタルとした配線106、107を形成する。以
上のようにして形成された配線を、一般に、埋め込み配
線と呼ぶことが多い。
【0004】上述のようなCuまたはCu合金を用いた
埋め込み配線を形成するためには、Cu膜やCu合金膜
の形成の際の埋め込みに用いられるリフロー法、CVD
法またはめっき法などの埋め込み技術や、CuまたはC
u合金膜のCMP法などの新規の技術が必要となる。そ
のため、従来からのアルミニウム(Al)からなる配線
の形成の工程をCuからなる配線の形成の工程に置き換
えるには、多くの技術的課題が残されている。
埋め込み配線を形成するためには、Cu膜やCu合金膜
の形成の際の埋め込みに用いられるリフロー法、CVD
法またはめっき法などの埋め込み技術や、CuまたはC
u合金膜のCMP法などの新規の技術が必要となる。そ
のため、従来からのアルミニウム(Al)からなる配線
の形成の工程をCuからなる配線の形成の工程に置き換
えるには、多くの技術的課題が残されている。
【0005】一方、CuやCu合金の塩化物は蒸気圧が
低いので、Cu膜やCu合金膜を反応性イオンエッチン
グ(RIE)法などのドライエッチング法によってエッ
チングすることは、Al膜やAl合金膜をRIE法など
のドライエッチング法によりエッチングすることに比べ
て困難であった。しかしながら、もし、RIE法などの
ドライエッチング法によるCu膜やCu合金膜のエッチ
ングが可能となれば、AlやAl合金からなる配線の形
成の工程を、CuやCu合金からなる埋め込み配線の形
成の工程に移行するよりは、CuまたはCu合金からな
る配線の形成の工程に置き換えてしまうことの方が容易
である。
低いので、Cu膜やCu合金膜を反応性イオンエッチン
グ(RIE)法などのドライエッチング法によってエッ
チングすることは、Al膜やAl合金膜をRIE法など
のドライエッチング法によりエッチングすることに比べ
て困難であった。しかしながら、もし、RIE法などの
ドライエッチング法によるCu膜やCu合金膜のエッチ
ングが可能となれば、AlやAl合金からなる配線の形
成の工程を、CuやCu合金からなる埋め込み配線の形
成の工程に移行するよりは、CuまたはCu合金からな
る配線の形成の工程に置き換えてしまうことの方が容易
である。
【0006】これに関しては、最近、RIE法によるC
uのエッチングに関する学会報告(J.Vac.Technol. B 15
(2),Mar/Apr 1997) があり、RIE法によるCuのエッ
チングについて、注目されるようになってきている。
uのエッチングに関する学会報告(J.Vac.Technol. B 15
(2),Mar/Apr 1997) があり、RIE法によるCuのエッ
チングについて、注目されるようになってきている。
【0007】
【発明が解決しようとする課題】しかしながら、RIE
法などのドライエッチング法によりCu膜やCu合金膜
をエッチングして、配線を形成するには、次のような問
題があった。すなわち、CuまたはCu合金からなる配
線を形成する場合には、図15に示すように、半導体基
板111上に層間絶縁膜112を形成し、この層間絶縁
膜112上にTiN/Ti膜などのバリアメタル11
3、CuまたはCu合金からなる金属膜114およびT
iN膜などの反射防止膜115を順次形成した後、反射
防止膜115上にプラズマCVD法などによって無機マ
スク116を形成する。次に、図16に示すように、無
機マスク116を配線形状にパターニングした後、図1
7に示すように、無機マスク116を用いて、RIE法
などのドライエッチング法により、反射防止膜115、
金属膜114、バリアメタル113を順次エッチングす
ることにより、CuまたはCu合金からなる配線11
7、118を形成する。
法などのドライエッチング法によりCu膜やCu合金膜
をエッチングして、配線を形成するには、次のような問
題があった。すなわち、CuまたはCu合金からなる配
線を形成する場合には、図15に示すように、半導体基
板111上に層間絶縁膜112を形成し、この層間絶縁
膜112上にTiN/Ti膜などのバリアメタル11
3、CuまたはCu合金からなる金属膜114およびT
iN膜などの反射防止膜115を順次形成した後、反射
防止膜115上にプラズマCVD法などによって無機マ
スク116を形成する。次に、図16に示すように、無
機マスク116を配線形状にパターニングした後、図1
7に示すように、無機マスク116を用いて、RIE法
などのドライエッチング法により、反射防止膜115、
金属膜114、バリアメタル113を順次エッチングす
ることにより、CuまたはCu合金からなる配線11
7、118を形成する。
【0008】ところが、金属膜114をRIE法などの
ドライエッチング法によりエッチングして、配線11
7、118を形成すると、エッチング時に配線117、
118の側壁面が酸化され、酸化層119、120が形
成されてしまう。
ドライエッチング法によりエッチングして、配線11
7、118を形成すると、エッチング時に配線117、
118の側壁面が酸化され、酸化層119、120が形
成されてしまう。
【0009】一般に、Cu膜やCu合金膜の表面には、
Al膜やAl合金膜の表面に形成されるAl2 O3 膜の
ような強固な酸化膜は形成されないので、Cu膜やCu
合金膜の表面が酸化されると、その酸化はCu膜やCu
合金膜の内部にまで進行してしまう。そのため、図18
に示すように、配線117、118の側壁面に形成され
た酸化層119、120は、その後に行われる層間絶縁
膜の形成などの加熱工程や洗浄工程において、配線11
7、118の内部にまで拡がってしまう。このように、
配線117、118中で酸化層119、120が拡がっ
てしまうと、配線117、118の実効的な断面積が減
少してしまい、配線117、118の抵抗が上昇してし
まうなどといった不具合が生じ、配線117、118の
信頼性の低下につながってしまう。
Al膜やAl合金膜の表面に形成されるAl2 O3 膜の
ような強固な酸化膜は形成されないので、Cu膜やCu
合金膜の表面が酸化されると、その酸化はCu膜やCu
合金膜の内部にまで進行してしまう。そのため、図18
に示すように、配線117、118の側壁面に形成され
た酸化層119、120は、その後に行われる層間絶縁
膜の形成などの加熱工程や洗浄工程において、配線11
7、118の内部にまで拡がってしまう。このように、
配線117、118中で酸化層119、120が拡がっ
てしまうと、配線117、118の実効的な断面積が減
少してしまい、配線117、118の抵抗が上昇してし
まうなどといった不具合が生じ、配線117、118の
信頼性の低下につながってしまう。
【0010】したがって、この発明の目的は、銅または
銅合金からなる配線の側壁面に形成される酸化層を効率
よく除去することにより、銅または銅合金膜から構成さ
れる配線の実効的な断面積の減少を防ぎ、配線の抵抗上
昇を防止することができ、配線信頼性の低下を防止する
ことができる半導体装置の製造方法を提供することにあ
る。
銅合金からなる配線の側壁面に形成される酸化層を効率
よく除去することにより、銅または銅合金膜から構成さ
れる配線の実効的な断面積の減少を防ぎ、配線の抵抗上
昇を防止することができ、配線信頼性の低下を防止する
ことができる半導体装置の製造方法を提供することにあ
る。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、銅または銅合金膜を形成し、銅または
銅合金膜をドライエッチング法によりエッチングするこ
とにより配線を形成するようにした半導体装置の製造方
法において、配線の側壁面を還元するようにしたことを
特徴とするものである。
に、この発明は、銅または銅合金膜を形成し、銅または
銅合金膜をドライエッチング法によりエッチングするこ
とにより配線を形成するようにした半導体装置の製造方
法において、配線の側壁面を還元するようにしたことを
特徴とするものである。
【0012】この発明において、典型的には、ドライエ
ッチング法はRIE法である。
ッチング法はRIE法である。
【0013】この発明において、例えば、水素ガス雰囲
気中において加熱処理を行うことにより配線の側壁面を
還元するようにしてもよいし、電子サイクロトロン共鳴
などにより生成された水素プラズマに接触させることに
より配線の側壁面を還元するようにしてもよい。
気中において加熱処理を行うことにより配線の側壁面を
還元するようにしてもよいし、電子サイクロトロン共鳴
などにより生成された水素プラズマに接触させることに
より配線の側壁面を還元するようにしてもよい。
【0014】この発明において、好適には、配線の側壁
面の還元を行った後、配線の少なくとも側壁面を覆うよ
うにして、配線の酸化を防止するための保護膜、例えば
SiN膜などを形成する。
面の還元を行った後、配線の少なくとも側壁面を覆うよ
うにして、配線の酸化を防止するための保護膜、例えば
SiN膜などを形成する。
【0015】この発明において、典型的には、銅または
銅合金膜の形成を、スパッタリング法、CVD法または
めっき法により行う。
銅合金膜の形成を、スパッタリング法、CVD法または
めっき法により行う。
【0016】上述のように構成されたこの発明によれ
ば、銅または銅合金膜をドライエッチング法によりエッ
チングすることにより形成された配線の側壁面を還元す
るようにしていることにより、銅または銅合金膜のエッ
チング時に配線の側壁面に形成される酸化層を、効率よ
く除去することができる。
ば、銅または銅合金膜をドライエッチング法によりエッ
チングすることにより形成された配線の側壁面を還元す
るようにしていることにより、銅または銅合金膜のエッ
チング時に配線の側壁面に形成される酸化層を、効率よ
く除去することができる。
【0017】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
【0018】まず、この発明の第1の実施形態による半
導体装置の製造方法について説明する。図1から図6
は、この第1の実施形態による半導体装置の製造方法を
示す。
導体装置の製造方法について説明する。図1から図6
は、この第1の実施形態による半導体装置の製造方法を
示す。
【0019】まず、図1に示すように、通常のLSIプ
ロセスにより例えばトランジスタなどの素子や素子分離
領域(図示せず)などを形成したSi基板1上に、例え
ばSiO2 膜からなる層間絶縁膜2を形成する。
ロセスにより例えばトランジスタなどの素子や素子分離
領域(図示せず)などを形成したSi基板1上に、例え
ばSiO2 膜からなる層間絶縁膜2を形成する。
【0020】次に、高真空中において、例えばマグネト
ロンスパッタリング法により層間絶縁膜2の全面に例え
ばTi膜3aとTiN膜3bとを順次形成することによ
り、下地バリアメタルとしてのTiN/Ti膜3を形成
する。これらのTi膜3aおよびTiN膜3bの膜厚
は、それぞれ例えば20nmおよび50nmである。こ
こで、TiN/Ti膜3の形成におけるスパッタ条件の
一例を挙げると、Ti膜3aの形成においては、プロセ
スガスとしてアルゴン(Ar)ガスを用い、その流量を
100sccmとし、DCパワーを5kW、圧力を0.
4Pa、基板加熱温度を150℃とし、TiN膜3bの
形成においては、プロセスガスとしてArと窒素
(N2 )との混合ガスを用い、それらの流量をそれぞれ
30sccm、80sccmとし、DCパワーを10k
W、圧力を0.4Pa、基板加熱温度を150℃とす
る。
ロンスパッタリング法により層間絶縁膜2の全面に例え
ばTi膜3aとTiN膜3bとを順次形成することによ
り、下地バリアメタルとしてのTiN/Ti膜3を形成
する。これらのTi膜3aおよびTiN膜3bの膜厚
は、それぞれ例えば20nmおよび50nmである。こ
こで、TiN/Ti膜3の形成におけるスパッタ条件の
一例を挙げると、Ti膜3aの形成においては、プロセ
スガスとしてアルゴン(Ar)ガスを用い、その流量を
100sccmとし、DCパワーを5kW、圧力を0.
4Pa、基板加熱温度を150℃とし、TiN膜3bの
形成においては、プロセスガスとしてArと窒素
(N2 )との混合ガスを用い、それらの流量をそれぞれ
30sccm、80sccmとし、DCパワーを10k
W、圧力を0.4Pa、基板加熱温度を150℃とす
る。
【0021】次に、高真空中で連続的に、例えばマグネ
トロンスパッタリング法により、TiN/Ti膜3上に
Cu膜4を形成する。このCu膜4の膜厚は例えば50
0nmである。ここで、このCu膜4の形成におけるス
パッタ条件の一例を挙げると、プロセスガスとしてAr
ガスを用い、その流量を100sccmとし、DCパワ
ーを15kW、圧力を0.4Pa、基板加熱温度を15
0℃とする。
トロンスパッタリング法により、TiN/Ti膜3上に
Cu膜4を形成する。このCu膜4の膜厚は例えば50
0nmである。ここで、このCu膜4の形成におけるス
パッタ条件の一例を挙げると、プロセスガスとしてAr
ガスを用い、その流量を100sccmとし、DCパワ
ーを15kW、圧力を0.4Pa、基板加熱温度を15
0℃とする。
【0022】次に、高真空中で連続的に、例えばマグネ
トロンスパッタリング法により、Cu膜4上に反射防止
膜としてのTiN膜5を形成する。このTiN膜5の膜
厚は例えば30nmである。ここで、このTiN膜5の
形成におけるスパッタ条件の一例を挙げると、プロセス
ガスとしてArとN2 との混合ガスを用い、それらの流
量をそれぞれ30sccm、80sccmとし、DCパ
ワーを10kW、圧力を0.4Pa、基板加熱温度を1
50℃とする。
トロンスパッタリング法により、Cu膜4上に反射防止
膜としてのTiN膜5を形成する。このTiN膜5の膜
厚は例えば30nmである。ここで、このTiN膜5の
形成におけるスパッタ条件の一例を挙げると、プロセス
ガスとしてArとN2 との混合ガスを用い、それらの流
量をそれぞれ30sccm、80sccmとし、DCパ
ワーを10kW、圧力を0.4Pa、基板加熱温度を1
50℃とする。
【0023】次に、例えば平行平板プラズマCVD法に
より、TiN膜5上に、例えばSiO2 膜からなる無機
マスク6を形成する。この無機マスク6の膜厚は例えば
100nmである。また、後の工程でCu膜4はRIE
法によりパターニングされるが、この無機マスク6は、
Cu膜4のエッチング時のエッチングマスクとして使用
される。ここで、この無機マスク6の形成におけるプラ
ズマCVD条件の一例を挙げると、プロセスガスとし
て、シラン(SiH4 )と一酸化二窒素(N2 O)との
混合ガスを用い、それらの流量をそれぞれ50scc
m、1000sccmとし、RFパワーを1000W
(13.56MHz)、圧力を665Pa、基板加熱温
度を350℃とする。
より、TiN膜5上に、例えばSiO2 膜からなる無機
マスク6を形成する。この無機マスク6の膜厚は例えば
100nmである。また、後の工程でCu膜4はRIE
法によりパターニングされるが、この無機マスク6は、
Cu膜4のエッチング時のエッチングマスクとして使用
される。ここで、この無機マスク6の形成におけるプラ
ズマCVD条件の一例を挙げると、プロセスガスとし
て、シラン(SiH4 )と一酸化二窒素(N2 O)との
混合ガスを用い、それらの流量をそれぞれ50scc
m、1000sccmとし、RFパワーを1000W
(13.56MHz)、圧力を665Pa、基板加熱温
度を350℃とする。
【0024】次に、図2に示すように、リソグラフィ工
程により無機マスク6上に配線形状のレジストパターン
(図示せず)を形成した後、このレジストパターンをマ
スクとして例えばRIE法により無機マスク6をエッチ
ングすることによって、無機マスク6を配線形状にパタ
ーニングする。その後、このレジストパターンを除去す
る。
程により無機マスク6上に配線形状のレジストパターン
(図示せず)を形成した後、このレジストパターンをマ
スクとして例えばRIE法により無機マスク6をエッチ
ングすることによって、無機マスク6を配線形状にパタ
ーニングする。その後、このレジストパターンを除去す
る。
【0025】次に、図3に示すように、Si基板1をC
u用のRIE装置(図示せず)に搬送した後、無機マス
ク6を用いて、例えばRIE法によりTiN膜5、Cu
膜4、TiN/Ti膜3を順次エッチングすることによ
り、Cuからなる配線7、8を形成する。ここで、この
RIE法によるエッチング条件の一例を挙げると、プロ
セスガスとして、塩素(Cl2 )ガスを用い、その流量
を10sccmとし、圧力を0.1Pa、ソースパワー
を1500W、RFバイアスを300Wとする。また、
Cuの塩化物の蒸気圧が低いために、このCu膜4のエ
ッチングにおいては、RIE法によるAl膜のエッチン
グとは異なり、基板温度を例えば250℃程度に加熱す
る。
u用のRIE装置(図示せず)に搬送した後、無機マス
ク6を用いて、例えばRIE法によりTiN膜5、Cu
膜4、TiN/Ti膜3を順次エッチングすることによ
り、Cuからなる配線7、8を形成する。ここで、この
RIE法によるエッチング条件の一例を挙げると、プロ
セスガスとして、塩素(Cl2 )ガスを用い、その流量
を10sccmとし、圧力を0.1Pa、ソースパワー
を1500W、RFバイアスを300Wとする。また、
Cuの塩化物の蒸気圧が低いために、このCu膜4のエ
ッチングにおいては、RIE法によるAl膜のエッチン
グとは異なり、基板温度を例えば250℃程度に加熱す
る。
【0026】ここで、このRIE法によるエッチング時
に、配線7、8の側壁面は酸化され、それぞれの配線
7、8にそれぞれ酸化層9、10が形成されている。
に、配線7、8の側壁面は酸化され、それぞれの配線
7、8にそれぞれ酸化層9、10が形成されている。
【0027】すでに述べたように、Cu膜やCu合金膜
においては、その表面が酸化されても、Al膜やAl合
金膜の表面に形成されるAl2 O3 膜のような強固な酸
化膜が形成されないため、後に行われる層間絶縁膜の形
成などの加熱工程や洗浄工程において、表面の酸化が配
線の内部にまで拡がってしまう。
においては、その表面が酸化されても、Al膜やAl合
金膜の表面に形成されるAl2 O3 膜のような強固な酸
化膜が形成されないため、後に行われる層間絶縁膜の形
成などの加熱工程や洗浄工程において、表面の酸化が配
線の内部にまで拡がってしまう。
【0028】そこで、次に、図4に示すように、例えば
水素(H2 )ガスなどの還元作用を有するガス中におい
てSi基板1を加熱することにより、配線7、8の側壁
面を還元し、配線7、8の側壁面に形成された酸化層
9、10を除去する。ここで、この酸化層9、10の還
元除去のための熱処理条件の一例を挙げると、H2 ガス
の流量を500sccmとし、圧力を67Pa、基板加
熱温度を400℃、加熱時間を5分間とする。
水素(H2 )ガスなどの還元作用を有するガス中におい
てSi基板1を加熱することにより、配線7、8の側壁
面を還元し、配線7、8の側壁面に形成された酸化層
9、10を除去する。ここで、この酸化層9、10の還
元除去のための熱処理条件の一例を挙げると、H2 ガス
の流量を500sccmとし、圧力を67Pa、基板加
熱温度を400℃、加熱時間を5分間とする。
【0029】次に、従来公知の方法により、層間絶縁膜
の形成の工程、その表面平坦化の工程、接続孔の形成の
工程、接続孔プラグの埋め込みの工程、上層配線の形成
の工程および酸化層の還元除去の工程からなる一連の工
程を必要な回数だけ繰り返して行うことにより、所望の
多層配線を有する半導体装置を製造する。
の形成の工程、その表面平坦化の工程、接続孔の形成の
工程、接続孔プラグの埋め込みの工程、上層配線の形成
の工程および酸化層の還元除去の工程からなる一連の工
程を必要な回数だけ繰り返して行うことにより、所望の
多層配線を有する半導体装置を製造する。
【0030】以上説明したように、この第1の実施形態
によれば、RIE法によりCu膜4をエッチングして配
線7、8を形成した後、この配線7、8の側壁面を還元
するようにしていることにより、RIE法によるCu膜
4のエッチング時に配線7、8の側壁面に形成された酸
化層9、10を効率よく除去することができ、配線7、
8の実効的な断面積の減少を防ぐことができる。そのた
め、配線7、8の抵抗の上昇を防ぐことができ、配線信
頼性を向上させることができる。
によれば、RIE法によりCu膜4をエッチングして配
線7、8を形成した後、この配線7、8の側壁面を還元
するようにしていることにより、RIE法によるCu膜
4のエッチング時に配線7、8の側壁面に形成された酸
化層9、10を効率よく除去することができ、配線7、
8の実効的な断面積の減少を防ぐことができる。そのた
め、配線7、8の抵抗の上昇を防ぐことができ、配線信
頼性を向上させることができる。
【0031】次に、この発明の第2の実施形態による半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【0032】この第2の実施形態においては、第1の実
施形態と同様にして、図5に示すように、配線7、8の
形成まで行う。ここで、配線7、8のそれぞれの側壁面
にはそれぞれ酸化層9、10が形成されている。
施形態と同様にして、図5に示すように、配線7、8の
形成まで行う。ここで、配線7、8のそれぞれの側壁面
にはそれぞれ酸化層9、10が形成されている。
【0033】次に、図6に示すように、配線7、8の側
壁面に例えば電子サイクロトロン共鳴(ECR)により
生成された還元作用を有する例えば水素プラズマを照射
する。これによって、配線7、8の側壁面を還元し、酸
化層9、10を除去する。これらの酸化層9、10が除
去された状態を図7に示す。ここで、これらの酸化層
9、10の還元除去における熱処理条件の一例を挙げる
と、プロセスガスとして、H2 とArとの混合ガスを用
い、それらの流量をそれぞれ100sccm、170s
ccmとし、圧力を0.4Pa、基板加熱温度を400
℃、加熱時間を1分間、マイクロ波パワーを2.8kW
(2.45GHz)とする。
壁面に例えば電子サイクロトロン共鳴(ECR)により
生成された還元作用を有する例えば水素プラズマを照射
する。これによって、配線7、8の側壁面を還元し、酸
化層9、10を除去する。これらの酸化層9、10が除
去された状態を図7に示す。ここで、これらの酸化層
9、10の還元除去における熱処理条件の一例を挙げる
と、プロセスガスとして、H2 とArとの混合ガスを用
い、それらの流量をそれぞれ100sccm、170s
ccmとし、圧力を0.4Pa、基板加熱温度を400
℃、加熱時間を1分間、マイクロ波パワーを2.8kW
(2.45GHz)とする。
【0034】次に、従来公知の方法により、層間絶縁膜
の形成の工程、その表面平坦化の工程、接続孔の形成の
工程、接続孔プラグの埋め込みの工程、上層配線の形成
の工程および酸化層の還元除去の工程からなる一連の工
程を必要な回数だけ繰り返して行うことにより、所望の
多層配線を有する半導体装置を製造する。
の形成の工程、その表面平坦化の工程、接続孔の形成の
工程、接続孔プラグの埋め込みの工程、上層配線の形成
の工程および酸化層の還元除去の工程からなる一連の工
程を必要な回数だけ繰り返して行うことにより、所望の
多層配線を有する半導体装置を製造する。
【0035】この第2の実施形態によれば、第1の実施
形態と同様の効果を得ることができる。
形態と同様の効果を得ることができる。
【0036】次に、この発明の第3の実施形態による半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【0037】この第3の実施形態においては、まず、図
8に示すように、第1の実施形態と同様にして、配線
7、8の形成まで行う。このとき、配線7、8の側壁面
には、酸化層9、10が形成されている。
8に示すように、第1の実施形態と同様にして、配線
7、8の形成まで行う。このとき、配線7、8の側壁面
には、酸化層9、10が形成されている。
【0038】次に、図9に示すように、Si基板1の周
辺に例えばH2 ガスを流すことによって配線7、8の側
壁面を還元し、酸化層9、10を除去する。ここで、こ
の還元条件の一例を挙げると、H2 ガスの流量を500
sccm、圧力を67Paとし、加熱時間を1分間、基
板加熱温度を400℃とする。
辺に例えばH2 ガスを流すことによって配線7、8の側
壁面を還元し、酸化層9、10を除去する。ここで、こ
の還元条件の一例を挙げると、H2 ガスの流量を500
sccm、圧力を67Paとし、加熱時間を1分間、基
板加熱温度を400℃とする。
【0039】続いて、図10に示すように、Si基板1
をプラズマCVD装置(図示せず)内に真空搬送した
後、Si基板1上の全面に配線7、8を覆うようにして
保護膜としての例えばSiN膜11を形成する。このS
iN膜11の膜厚は例えば50nmである。ここで、こ
のプラズマCVD条件の一例を挙げると、プロセスガス
として、アンモニア(NH3 )とN2 との混合ガスを用
い、それらの流量をそれぞれ50sccm、500sc
cmとし、圧力を665Pa、RFパワーを1000W
(13.56MHz)、基板加熱温度を400℃とす
る。
をプラズマCVD装置(図示せず)内に真空搬送した
後、Si基板1上の全面に配線7、8を覆うようにして
保護膜としての例えばSiN膜11を形成する。このS
iN膜11の膜厚は例えば50nmである。ここで、こ
のプラズマCVD条件の一例を挙げると、プロセスガス
として、アンモニア(NH3 )とN2 との混合ガスを用
い、それらの流量をそれぞれ50sccm、500sc
cmとし、圧力を665Pa、RFパワーを1000W
(13.56MHz)、基板加熱温度を400℃とす
る。
【0040】次に、従来公知の方法により、層間絶縁膜
の形成の工程、その表面平坦化の工程、接続孔の形成の
工程、接続孔プラグの埋め込みの工程、上層配線の形成
の工程および酸化層の還元除去の工程からなる一連の工
程を必要な回数だけ繰り返して行うことにより、所望の
多層配線を有する半導体装置を製造する。
の形成の工程、その表面平坦化の工程、接続孔の形成の
工程、接続孔プラグの埋め込みの工程、上層配線の形成
の工程および酸化層の還元除去の工程からなる一連の工
程を必要な回数だけ繰り返して行うことにより、所望の
多層配線を有する半導体装置を製造する。
【0041】以上説明したように、この第3の実施形態
によれば、配線7、8の側壁面を還元して酸化層9、1
0を除去し、さらにその後に真空中で連続的に配線7、
8を覆うように保護膜としてのSiN膜11を形成して
いることにより、配線7、8の形成後に行われる層間絶
縁膜の形成などの加熱工程や洗浄工程などにおいて、配
線7、8の側壁面が酸化されるのをほぼ完全に防ぐこと
ができる。これによって、配線7、8の実効的な断面積
の減少をより効果的に防止し、抵抗の上昇を抑制するこ
とができ、配線信頼性により優れた半導体装置を得るこ
とができる。
によれば、配線7、8の側壁面を還元して酸化層9、1
0を除去し、さらにその後に真空中で連続的に配線7、
8を覆うように保護膜としてのSiN膜11を形成して
いることにより、配線7、8の形成後に行われる層間絶
縁膜の形成などの加熱工程や洗浄工程などにおいて、配
線7、8の側壁面が酸化されるのをほぼ完全に防ぐこと
ができる。これによって、配線7、8の実効的な断面積
の減少をより効果的に防止し、抵抗の上昇を抑制するこ
とができ、配線信頼性により優れた半導体装置を得るこ
とができる。
【0042】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【0043】例えば、上述の実施形態において挙げた数
値はあくまでも例に過ぎず、必要に応じてこれと異なる
数値を用いてもよい。
値はあくまでも例に過ぎず、必要に応じてこれと異なる
数値を用いてもよい。
【0044】また、例えば、上述の第2の実施形態にお
いては、水素プラズマを電子サイクロトロン共鳴により
生成しているが、必要に応じて、水素プラズマを、例え
ば、平行平板方式、誘導結合方式などによって生成する
ようにしてもよい。
いては、水素プラズマを電子サイクロトロン共鳴により
生成しているが、必要に応じて、水素プラズマを、例え
ば、平行平板方式、誘導結合方式などによって生成する
ようにしてもよい。
【0045】また、例えば、上述の第3の実施形態にお
いては、H2 ガスを流しつつ、Si基板1を加熱するこ
とにより、酸化層9、10を除去するようにしている
が、第2の実施形態におけると同様に、水素プラズマを
用いて、酸化層9、10を除去するようにしてもよい。
いては、H2 ガスを流しつつ、Si基板1を加熱するこ
とにより、酸化層9、10を除去するようにしている
が、第2の実施形態におけると同様に、水素プラズマを
用いて、酸化層9、10を除去するようにしてもよい。
【0046】
【発明の効果】以上説明したように、この発明によれ
ば、銅または銅合金膜をドライエッチング法によってエ
ッチングすることで形成される配線の側壁面を還元する
ようにしていることにより、エッチング時に銅または銅
合金からなる配線の側壁面に形成される酸化層を効率よ
く除去することができ、これによって、銅または銅合金
膜から構成される配線の実効的な断面積の減少を防ぐこ
とができ、配線の抵抗上昇を防止することができるの
で、配線信頼性に優れた半導体装置を得ることができ
る。
ば、銅または銅合金膜をドライエッチング法によってエ
ッチングすることで形成される配線の側壁面を還元する
ようにしていることにより、エッチング時に銅または銅
合金からなる配線の側壁面に形成される酸化層を効率よ
く除去することができ、これによって、銅または銅合金
膜から構成される配線の実効的な断面積の減少を防ぐこ
とができ、配線の抵抗上昇を防止することができるの
で、配線信頼性に優れた半導体装置を得ることができ
る。
【図1】この発明の第1の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図2】この発明の第1の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図3】この発明の第1の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図4】この発明の第1の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図5】この発明の第2の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図6】この発明の第2の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図7】この発明の第2の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図8】この発明の第3の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図9】この発明の第3の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図10】この発明の第3の実施形態による半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
【図11】従来技術における埋め込み配線の形成方法を
説明するための断面図である。
説明するための断面図である。
【図12】従来技術における埋め込み配線の形成方法を
説明するための断面図である。
説明するための断面図である。
【図13】従来技術における埋め込み配線の形成方法を
説明するための断面図である。
説明するための断面図である。
【図14】従来技術における埋め込み配線の形成方法を
説明するための断面図である。
説明するための断面図である。
【図15】従来技術における銅または銅合金からなる配
線の問題点を説明するための断面図である。
線の問題点を説明するための断面図である。
【図16】従来技術における銅または銅合金からなる配
線の問題点を説明するための断面図である。
線の問題点を説明するための断面図である。
【図17】従来技術における銅または銅合金からなる配
線の問題点を説明するための断面図である。
線の問題点を説明するための断面図である。
【図18】従来技術における銅または銅合金からなる配
線の問題点を説明するための断面図である。
線の問題点を説明するための断面図である。
3・・・TiN/Ti膜、4・・・Cu膜、7、8・・
・配線、9、10・・・酸化層
・配線、9、10・・・酸化層
Claims (7)
- 【請求項1】 銅または銅合金膜を形成し、上記銅また
は銅合金膜をドライエッチング法によりエッチングする
ことにより配線を形成するようにした半導体装置の製造
方法において、 上記配線の側壁面を還元するようにしたことを特徴とす
る半導体装置の製造方法。 - 【請求項2】 上記ドライエッチング法が反応性イオン
エッチング法であることを特徴とする請求項1記載の半
導体装置の製造方法。 - 【請求項3】 水素ガス雰囲気中において加熱処理を行
うことにより上記配線の上記側壁面を還元するようにし
たことを特徴とする請求項1記載の半導体装置の製造方
法。 - 【請求項4】 水素プラズマ中において上記配線の上記
側壁面を還元するようにしたことを特徴とする請求項1
記載の半導体装置の製造方法。 - 【請求項5】 上記水素プラズマを電子サイクロトロン
共鳴により生成することを特徴とする請求項4記載の半
導体装置の製造方法。 - 【請求項6】 上記配線の上記側壁面を還元した後、上
記配線の少なくとも上記側壁面を覆うようにして保護膜
を形成することを特徴とする請求項1記載の半導体装置
の製造方法。 - 【請求項7】 上記保護膜が窒化シリコン膜であること
を特徴とする請求項6記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35720797A JPH11186237A (ja) | 1997-12-25 | 1997-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35720797A JPH11186237A (ja) | 1997-12-25 | 1997-12-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11186237A true JPH11186237A (ja) | 1999-07-09 |
Family
ID=18452937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35720797A Pending JPH11186237A (ja) | 1997-12-25 | 1997-12-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11186237A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003151962A (ja) * | 2001-11-14 | 2003-05-23 | Mitsubishi Heavy Ind Ltd | エッチング方法及びエッチング装置 |
KR100876860B1 (ko) * | 2002-06-28 | 2008-12-31 | 매그나칩 반도체 유한회사 | 반도체 소자의 다층금속배선 형성방법 |
JP2012033891A (ja) * | 2010-07-09 | 2012-02-16 | Tokyo Electron Ltd | プラズマ処理方法及び半導体装置の製造方法 |
-
1997
- 1997-12-25 JP JP35720797A patent/JPH11186237A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003151962A (ja) * | 2001-11-14 | 2003-05-23 | Mitsubishi Heavy Ind Ltd | エッチング方法及びエッチング装置 |
KR100876860B1 (ko) * | 2002-06-28 | 2008-12-31 | 매그나칩 반도체 유한회사 | 반도체 소자의 다층금속배선 형성방법 |
JP2012033891A (ja) * | 2010-07-09 | 2012-02-16 | Tokyo Electron Ltd | プラズマ処理方法及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7534721B2 (en) | Semiconductor device manufacturing device | |
US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
US9607883B2 (en) | Trench formation using rounded hard mask | |
US20010046783A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2853661B2 (ja) | 半導体集積回路装置の製造方法 | |
US6268274B1 (en) | Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry | |
WO2003073498A1 (fr) | Procede de production d'un dispositif semiconducteur | |
JP3348553B2 (ja) | 接続孔の形成方法 | |
JPH0653337A (ja) | 半導体装置の製造方法 | |
JPH06163477A (ja) | ドライエッチング方法 | |
JP3781729B2 (ja) | 半導体装置の製造方法 | |
JPH10107140A (ja) | 多層配線半導体装置とその製造方法 | |
JPH11186237A (ja) | 半導体装置の製造方法 | |
JPH10209272A (ja) | 半導体装置及びその製造方法 | |
JPH1167766A (ja) | 半導体装置の製造方法 | |
JP2570997B2 (ja) | 半導体装置の多層配線構造及び半導体装置の製造方法 | |
JP2022544026A (ja) | エッチングプロファイル制御のために超薄ルテニウム金属ハードマスクを使用する方法 | |
JP2000252359A (ja) | 絶縁膜のエッチング方法および配線層の形成方法 | |
US7488681B2 (en) | Method for fabricating Al metal line | |
JP3239460B2 (ja) | 接続孔の形成方法 | |
KR100547242B1 (ko) | 보이드를 방지한 반도체 소자의 금속층간절연막 형성방법 | |
TWI305945B (en) | Method of fabricating dual damascene structure | |
KR20000071322A (ko) | 반도체 장치 제조 방법 | |
JPH1116913A (ja) | 半導体装置及びその製造方法 | |
JPH09232287A (ja) | エッチング方法及びコンタクトプラグ形成方法 |