JPH10107140A - 多層配線半導体装置とその製造方法 - Google Patents
多層配線半導体装置とその製造方法Info
- Publication number
- JPH10107140A JPH10107140A JP8254437A JP25443796A JPH10107140A JP H10107140 A JPH10107140 A JP H10107140A JP 8254437 A JP8254437 A JP 8254437A JP 25443796 A JP25443796 A JP 25443796A JP H10107140 A JPH10107140 A JP H10107140A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- aluminum alloy
- semiconductor device
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】多層配線半導体装置においてビアホール径と配
線幅が同じまたは配線幅が狭い場合、フォトリソグラフ
ィーのずれによってビアホール（接続孔）内に配線側面
が露出する。このときＣＶＤを用いてビアホールをプラ
グにより埋め込もうすると配線が浸食されてしまい、抵
抗が増加したり信頼性を劣化させてしまう。 【解決手段】配線を積層構造とし、キャップメタル９−
３Ａとなる窒化チタン膜などをアルミニウム合金膜９−
２ａよりも突き出したひさし状にしておく。こうするこ
とにより層間膜１１形成時にアルミニウム合金膜９−２
ａ側壁には酸化シリコン膜が付くためリソグラフィーで
のずれが発生しても接続孔１２内にアルミニウム合金膜
が露出しないのでコンタクトプラグ形成のＣＶＤにより
浸食されることはない。
線幅が同じまたは配線幅が狭い場合、フォトリソグラフ
ィーのずれによってビアホール（接続孔）内に配線側面
が露出する。このときＣＶＤを用いてビアホールをプラ
グにより埋め込もうすると配線が浸食されてしまい、抵
抗が増加したり信頼性を劣化させてしまう。 【解決手段】配線を積層構造とし、キャップメタル９−
３Ａとなる窒化チタン膜などをアルミニウム合金膜９−
２ａよりも突き出したひさし状にしておく。こうするこ
とにより層間膜１１形成時にアルミニウム合金膜９−２
ａ側壁には酸化シリコン膜が付くためリソグラフィーで
のずれが発生しても接続孔１２内にアルミニウム合金膜
が露出しないのでコンタクトプラグ形成のＣＶＤにより
浸食されることはない。
Description
【０００１】
【発明の属する技術分野】本発明は多層配線を有する半
導体装置（以下、多層配線半導体装置と記す）とその製
造方法に関し、特にその上下配線の接続構造とその形成
方法に関する。
導体装置（以下、多層配線半導体装置と記す）とその製
造方法に関し、特にその上下配線の接続構造とその形成
方法に関する。
【０００２】
【従来の技術】半導体装置では集積度の向上に伴い、配
線幅や上層配線と下層配線の接続孔であるビアホールの
径が縮小している。ビアホール径がハーフミクロンレベ
ルになるとスパッタ法ではビアホール内に十分な厚さで
アルミニウム等を形成することが困難となる。このため
化学気相成長法（ＣＶＤ法）によりタングステンなどの
高融点金属をビアホール内に埋め込み、コンタクトプラ
グを形成することが必要となってくる。図５は従来のコ
ンタクトプラグを有する半導体装置の一例を示す断面図
である。
線幅や上層配線と下層配線の接続孔であるビアホールの
径が縮小している。ビアホール径がハーフミクロンレベ
ルになるとスパッタ法ではビアホール内に十分な厚さで
アルミニウム等を形成することが困難となる。このため
化学気相成長法（ＣＶＤ法）によりタングステンなどの
高融点金属をビアホール内に埋め込み、コンタクトプラ
グを形成することが必要となってくる。図５は従来のコ
ンタクトプラグを有する半導体装置の一例を示す断面図
である。
【０００３】例えばｐ型シリコン基板１の表面に形成さ
れた素子分離用の酸化シリコン膜２で区画した素子領域
にゲート電極４，ソース・ドレイン領域５−１，５−２
を有するＭＯＳトランジスタを形成し、層間絶縁膜６を
堆積し、コンタクト孔７−１，７−２を形成し、タング
ステンプラグ８−１，８−２を形成する。このタングス
テンプラグの形成は、特開昭６０−１１５２４５号公報
に記載されているように、タングステン膜を選択ＣＶＤ
法で形成してもよいし、全面にタングステン膜を形成し
たのちエッチバックを行なう方法によってもよい。次に
配線１０−１，１０−２を形成する。配線１０−１等は
Ａｌ−Ｓｉ−Ｃｕ合金膜の単層膜でもよいが、ここでは
窒化チタン膜９−１，Ａｌ−Ｓｉ−Ｃｕ合金膜９−２，
窒化チタン膜９−３の３層膜でなるものを示す。窒化チ
タン膜との積層構造にすると、エレクトロマイグレーシ
ョン耐性が良好になるので集積度の向上に伴ない有力に
なっている。
れた素子分離用の酸化シリコン膜２で区画した素子領域
にゲート電極４，ソース・ドレイン領域５−１，５−２
を有するＭＯＳトランジスタを形成し、層間絶縁膜６を
堆積し、コンタクト孔７−１，７−２を形成し、タング
ステンプラグ８−１，８−２を形成する。このタングス
テンプラグの形成は、特開昭６０−１１５２４５号公報
に記載されているように、タングステン膜を選択ＣＶＤ
法で形成してもよいし、全面にタングステン膜を形成し
たのちエッチバックを行なう方法によってもよい。次に
配線１０−１，１０−２を形成する。配線１０−１等は
Ａｌ−Ｓｉ−Ｃｕ合金膜の単層膜でもよいが、ここでは
窒化チタン膜９−１，Ａｌ−Ｓｉ−Ｃｕ合金膜９−２，
窒化チタン膜９−３の３層膜でなるものを示す。窒化チ
タン膜との積層構造にすると、エレクトロマイグレーシ
ョン耐性が良好になるので集積度の向上に伴ない有力に
なっている。
【０００４】タングスプラグと配線との接続部分では図
５に示したように配線幅を部分的に大きくしていること
が多い。タングステンプラグの表面が配線によって完全
に覆われるようにするためである。しかし、そうすると
集積度の向上を妨げるので、図６に示すようなボーダレ
スビアホールと呼ばれるものも知られている。それは、
接続部においても配線１０Ａ−２の幅をタングステンプ
ラグの直径と同程度もしくはそれ以下にしたものであ
る。タングステンに対して選択比のとれるエッチング手
段により配線１０Ａ−２を形成するためのパターニング
を行なうことにより、タングステンプラグと配線とが目
合せずれを起こしても接続面積の低減はともかくとして
タングステンプラグが部分的にエッチングされる不工合
を避けることができるからである。
５に示したように配線幅を部分的に大きくしていること
が多い。タングステンプラグの表面が配線によって完全
に覆われるようにするためである。しかし、そうすると
集積度の向上を妨げるので、図６に示すようなボーダレ
スビアホールと呼ばれるものも知られている。それは、
接続部においても配線１０Ａ−２の幅をタングステンプ
ラグの直径と同程度もしくはそれ以下にしたものであ
る。タングステンに対して選択比のとれるエッチング手
段により配線１０Ａ−２を形成するためのパターニング
を行なうことにより、タングステンプラグと配線とが目
合せずれを起こしても接続面積の低減はともかくとして
タングステンプラグが部分的にエッチングされる不工合
を避けることができるからである。
【０００５】
【発明が解決しようとする課題】そこで、高集積化に有
利な多層配線半導体装置として次のようなものが考えら
れる。
利な多層配線半導体装置として次のようなものが考えら
れる。
【０００６】図６を参照して説明したように、ｐ型シリ
コン基板１上にＭＯＳトランジスタないし３層膜の配線
１０Ａ−１，１０Ａ−２を形成した後、図７（ａ）に示
すように、層間絶縁膜１１を堆積し、接続孔１２を形成
する。接続孔１２の直径は配線１０Ａ−２の配線幅と同
程度とする。次に、図７（ｂ）に示すように、タングス
テンプラグ１３を形成し、図７（ｃ）に示すように、窒
化チタン膜１４−１、Ａｌ−Ｓｉ−Ｃｕ合金膜１４−
２，窒化チタン膜１４−３の３層膜でなる配線１５を形
成する。
コン基板１上にＭＯＳトランジスタないし３層膜の配線
１０Ａ−１，１０Ａ−２を形成した後、図７（ａ）に示
すように、層間絶縁膜１１を堆積し、接続孔１２を形成
する。接続孔１２の直径は配線１０Ａ−２の配線幅と同
程度とする。次に、図７（ｂ）に示すように、タングス
テンプラグ１３を形成し、図７（ｃ）に示すように、窒
化チタン膜１４−１、Ａｌ−Ｓｉ−Ｃｕ合金膜１４−
２，窒化チタン膜１４−３の３層膜でなる配線１５を形
成する。
【０００７】接続孔１２と下層の配線１０Ａ−２との関
係は、配線１０Ａ−２とタングステンプラグ８−２との
関係と寸法的には同じであるが上下関係が逆になってい
る。すなわち、下層配線と上層配線との接続にボーダレ
スビアホールを形式的に適用したものである。これによ
り、寸法上の微細化とエレクトロマイグレーション上有
利な多層配線半導体装置を実現できるが、接続孔１２を
確実に形成するためには、接続孔１２を形成するときの
エッチングを窒化チタン膜９−３の表面が露出した後に
も続行して行なう（オーバエッチングをする）必要があ
る。フォトリソグラフィーにおける目合せずれは避ける
ことができないので、図７（ａ）に示すように、配線１
０Ａ−２の側面にＡｌ−Ｓｉ−Ｃｕ合金膜９−２が露出
した状態が生じる。この状態でタングステンプラグ１３
の形成をおこなうとＣＶＤのソースガスとして用いられ
るＷＦ6 がアルミニウムと反応して絶縁物を形成するた
め配線が侵されて配線抵抗の増大や信頼性の劣化を招く
という問題が起こる。
係は、配線１０Ａ−２とタングステンプラグ８−２との
関係と寸法的には同じであるが上下関係が逆になってい
る。すなわち、下層配線と上層配線との接続にボーダレ
スビアホールを形式的に適用したものである。これによ
り、寸法上の微細化とエレクトロマイグレーション上有
利な多層配線半導体装置を実現できるが、接続孔１２を
確実に形成するためには、接続孔１２を形成するときの
エッチングを窒化チタン膜９−３の表面が露出した後に
も続行して行なう（オーバエッチングをする）必要があ
る。フォトリソグラフィーにおける目合せずれは避ける
ことができないので、図７（ａ）に示すように、配線１
０Ａ−２の側面にＡｌ−Ｓｉ−Ｃｕ合金膜９−２が露出
した状態が生じる。この状態でタングステンプラグ１３
の形成をおこなうとＣＶＤのソースガスとして用いられ
るＷＦ6 がアルミニウムと反応して絶縁物を形成するた
め配線が侵されて配線抵抗の増大や信頼性の劣化を招く
という問題が起こる。
【０００８】本発明の目的は、上層の配線と下層の配線
との間の接続孔をボーダレス構造としてコンタクトプラ
グを設けることを可能とする信頼性の改善された多層配
線半導体装置とその製造方法を提供することにある。
との間の接続孔をボーダレス構造としてコンタクトプラ
グを設けることを可能とする信頼性の改善された多層配
線半導体装置とその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の多層配線半導体
装置は、半導体基板上の絶縁膜を選択的に被覆する第１
の配線と、前記第１の配線が設けられた絶縁膜に堆積さ
れた層間絶縁膜と、前記層間絶縁膜の表面から前記第１
の配線に達して設けられ少なくとも前記第１の配線の配
線幅と同等の直径を有する接続孔と、前記接続孔を埋め
る導電部材と、前記層間絶縁膜を選択的に被覆し前記導
電部材を介して前記第１の配線に接続する第２の配線と
を有し、前記第１の配線が、アルミニウム合金膜及び前
記アルミニウム合金膜の上面を被覆するとともに両側に
庇状に張り出して設けられた高融点金属系膜を含む多層
膜でなるというものである。
装置は、半導体基板上の絶縁膜を選択的に被覆する第１
の配線と、前記第１の配線が設けられた絶縁膜に堆積さ
れた層間絶縁膜と、前記層間絶縁膜の表面から前記第１
の配線に達して設けられ少なくとも前記第１の配線の配
線幅と同等の直径を有する接続孔と、前記接続孔を埋め
る導電部材と、前記層間絶縁膜を選択的に被覆し前記導
電部材を介して前記第１の配線に接続する第２の配線と
を有し、前記第１の配線が、アルミニウム合金膜及び前
記アルミニウム合金膜の上面を被覆するとともに両側に
庇状に張り出して設けられた高融点金属系膜を含む多層
膜でなるというものである。
【００１０】この場合、高融点金属系膜は窒化チタン膜
／チタン膜の２層膜又はチタンタングステン膜とするこ
とができる。
／チタン膜の２層膜又はチタンタングステン膜とするこ
とができる。
【００１１】本発明の多層配線半導体装置の製造方法
は、半導体基板上の絶縁膜にアルミニウム合金膜及び高
融点金属系膜を順次に堆積し、前記高融点金属系膜に対
してアルミニウム合金膜を選択エッチできる異方性エッ
チングを利用して前記高融点金属系膜が庇状に張り出し
たキャップ層を有する第１の配線を形成する工程と、層
間絶縁膜を堆積しその表面から前記第１の配線に達する
接続孔であって少なくとも前記第１の配線の配線層と同
等の直径を有する接続孔を形成する工程と、ＣＶＤ法に
より導電膜を全面に堆積した後全面エッチングを行なっ
て前記接続孔に埋め込まれた導電部材を形成する工程
と、前記導電部材を介して第１の配線に接続する第２の
配線を形成する工程とを有するというものである。
は、半導体基板上の絶縁膜にアルミニウム合金膜及び高
融点金属系膜を順次に堆積し、前記高融点金属系膜に対
してアルミニウム合金膜を選択エッチできる異方性エッ
チングを利用して前記高融点金属系膜が庇状に張り出し
たキャップ層を有する第１の配線を形成する工程と、層
間絶縁膜を堆積しその表面から前記第１の配線に達する
接続孔であって少なくとも前記第１の配線の配線層と同
等の直径を有する接続孔を形成する工程と、ＣＶＤ法に
より導電膜を全面に堆積した後全面エッチングを行なっ
て前記接続孔に埋め込まれた導電部材を形成する工程
と、前記導電部材を介して第１の配線に接続する第２の
配線を形成する工程とを有するというものである。
【００１２】この場合、高融点金属系膜としてチタン膜
及び窒化チタン膜を順次に形成し、塩素ガスを使ったケ
ミカルドライエッチによりアルミニウム合金膜を選択エ
ッチングすることができる。又、高融点金属系膜として
チタンタングステン膜を形成し、ＢＣｌ3 ガスを用いた
反応性イオンエッチングによりアルミニウム合金膜を形
成することができる。
及び窒化チタン膜を順次に形成し、塩素ガスを使ったケ
ミカルドライエッチによりアルミニウム合金膜を選択エ
ッチングすることができる。又、高融点金属系膜として
チタンタングステン膜を形成し、ＢＣｌ3 ガスを用いた
反応性イオンエッチングによりアルミニウム合金膜を形
成することができる。
【００１３】高融点金属系合金膜が庇状に張り出したア
ルミニウム合金膜の表面を被覆した第１の配線を有して
いるので、接続孔部にアルミニウム合金が露出するのを
避けられる。
ルミニウム合金膜の表面を被覆した第１の配線を有して
いるので、接続孔部にアルミニウム合金が露出するのを
避けられる。
【００１４】
【発明の実施の形態】図１を参照して本発明の第１の実
施の形態について説明する。
施の形態について説明する。
【００１５】図１（ａ）を参照するとｐ型シリコン基板
１上に素子分離のための酸化シリコン膜２を３００ｎｍ
形成して素子領域を区画する。次に素子領域上にリン、
ボロンなどの不純物イオン注入を行った後、ゲート酸化
膜３及びポリシリコン膜を成長しゲート電極４を形成す
る。次に砒素等の不純物イオン注入を行い熱処理によっ
てソース・ドレイン領域５−１，５−２を有するＭＯＳ
トランジスタを形成する。この後層間絶縁膜６としてＣ
ＶＤ法によりリン、ボロンを含んだ酸化シリコン膜（Ｂ
ＰＳＧ膜）を形成し、フォトリソグラフィー、ドライエ
ッチングによりコンタクトホール７−１，７−２を開口
する。次に、従来の技術の項で説明したのと同様に、タ
ングステンプラグ８−１，８−２を形成する。この後バ
リアメタル膜９−１Ａとしてスパッタ法によりチタン膜
を３０ｎｍ、窒化チタン膜を１００ｎｍ順次に成膜す
る。続いて銅を０．５％含んだアルミニウム合金膜９−
２を４５０ｎｍ成膜する。さらに露光工程における下地
の反射によるパターニング不良と配線信頼性向上のため
キャップメタル膜９−３Ａとしてチタン膜を２５ｎｍ、
窒化チタン膜を１００ｎｍ順次に成膜する。次にフォト
リソグラフィーによりフォトレジスト膜１６で配線のパ
ターンを形成し、ＢＣｌ3 などのガスを用い反応性イオ
ンエッチ（ＲＩＥ）あるいはヘリコン波プラズマエッチ
のようなドライエッチングにより積層膜（９−１Ａ，９
−２，９−３Ａ）をパターニングし第１層目の配線１０
Ｂ−１，１０−Ｂ２を形成する。
１上に素子分離のための酸化シリコン膜２を３００ｎｍ
形成して素子領域を区画する。次に素子領域上にリン、
ボロンなどの不純物イオン注入を行った後、ゲート酸化
膜３及びポリシリコン膜を成長しゲート電極４を形成す
る。次に砒素等の不純物イオン注入を行い熱処理によっ
てソース・ドレイン領域５−１，５−２を有するＭＯＳ
トランジスタを形成する。この後層間絶縁膜６としてＣ
ＶＤ法によりリン、ボロンを含んだ酸化シリコン膜（Ｂ
ＰＳＧ膜）を形成し、フォトリソグラフィー、ドライエ
ッチングによりコンタクトホール７−１，７−２を開口
する。次に、従来の技術の項で説明したのと同様に、タ
ングステンプラグ８−１，８−２を形成する。この後バ
リアメタル膜９−１Ａとしてスパッタ法によりチタン膜
を３０ｎｍ、窒化チタン膜を１００ｎｍ順次に成膜す
る。続いて銅を０．５％含んだアルミニウム合金膜９−
２を４５０ｎｍ成膜する。さらに露光工程における下地
の反射によるパターニング不良と配線信頼性向上のため
キャップメタル膜９−３Ａとしてチタン膜を２５ｎｍ、
窒化チタン膜を１００ｎｍ順次に成膜する。次にフォト
リソグラフィーによりフォトレジスト膜１６で配線のパ
ターンを形成し、ＢＣｌ3 などのガスを用い反応性イオ
ンエッチ（ＲＩＥ）あるいはヘリコン波プラズマエッチ
のようなドライエッチングにより積層膜（９−１Ａ，９
−２，９−３Ａ）をパターニングし第１層目の配線１０
Ｂ−１，１０−Ｂ２を形成する。
【００１６】次に図１（ｂ）を参照するとバリアメタル
膜９−１Ａ，キャップメタル膜９−３Ａに対しアルミニ
ウム合金膜９−２の幅を細くするために塩素を使ったケ
ミカルドライエッチ（反応室をプラズマ発生室から分離
して行なうマイクロ波プラズマエッチ）を行い、アルミ
ニウム合金部分だけを選択的に一部除去する。この場合
塩素ラジカルのみを使うため等方性エッチングとなりチ
タン及び窒化チタンはほとんどエッチングされない。ま
たこのときのアルミニウム合金膜９−２側面のエッチン
グ量は配線抵抗の増加を押さえるため配線幅がハーフミ
クロン程度とすると配線幅の３０％以下の０．１５μ
ｍ、すなわち片側０．０７５μｍ以下が望ましい。こう
して、庇状に張り出したキャップメタル膜９−３Ａで表
面を被覆されたアルミニウム合金膜９−２ａを有する配
線１０Ｂ−２ａが形成される。
膜９−１Ａ，キャップメタル膜９−３Ａに対しアルミニ
ウム合金膜９−２の幅を細くするために塩素を使ったケ
ミカルドライエッチ（反応室をプラズマ発生室から分離
して行なうマイクロ波プラズマエッチ）を行い、アルミ
ニウム合金部分だけを選択的に一部除去する。この場合
塩素ラジカルのみを使うため等方性エッチングとなりチ
タン及び窒化チタンはほとんどエッチングされない。ま
たこのときのアルミニウム合金膜９−２側面のエッチン
グ量は配線抵抗の増加を押さえるため配線幅がハーフミ
クロン程度とすると配線幅の３０％以下の０．１５μ
ｍ、すなわち片側０．０７５μｍ以下が望ましい。こう
して、庇状に張り出したキャップメタル膜９−３Ａで表
面を被覆されたアルミニウム合金膜９−２ａを有する配
線１０Ｂ−２ａが形成される。
【００１７】フォトレジスト膜１６を除去した後、有機
溶剤を用いたウェットエッチングにより、ドライエッチ
ングで発生したアルミニウムフッ化物を除去する。バイ
アス印加高密度プラズマＣＶＤ法、特にバイアス電子サ
イクロトロン共鳴吸収（ＥＣＲ）ＣＶＤ法などにより図
１（ｃ）に示すように、層間絶縁膜１１として酸化シリ
コン膜を成膜する。ここでは、後者によるものとして、
成膜条件は次の通りである。基板濃度７０℃、ＲＦバイ
アスパワー１．４ｋＷ（１３．５６ＭＨｚ）、マイクロ
波パワー２ｋＷ（２．５４ＧＨｚ）、圧力０．２Ｐａ，
ガス流量はＳｉＨ4 ，Ｏ2 ，Ａｒをそれぞれ４０ＳＣＣ
Ｍ，６４ＳＣＣＭ，７０ＳＣＣＭ。こうして、ステップ
カバレッジ良く酸化シリコン膜を形成でき、庇の下部に
も十分に酸化シリコン膜を形成することができる。
溶剤を用いたウェットエッチングにより、ドライエッチ
ングで発生したアルミニウムフッ化物を除去する。バイ
アス印加高密度プラズマＣＶＤ法、特にバイアス電子サ
イクロトロン共鳴吸収（ＥＣＲ）ＣＶＤ法などにより図
１（ｃ）に示すように、層間絶縁膜１１として酸化シリ
コン膜を成膜する。ここでは、後者によるものとして、
成膜条件は次の通りである。基板濃度７０℃、ＲＦバイ
アスパワー１．４ｋＷ（１３．５６ＭＨｚ）、マイクロ
波パワー２ｋＷ（２．５４ＧＨｚ）、圧力０．２Ｐａ，
ガス流量はＳｉＨ4 ，Ｏ2 ，Ａｒをそれぞれ４０ＳＣＣ
Ｍ，６４ＳＣＣＭ，７０ＳＣＣＭ。こうして、ステップ
カバレッジ良く酸化シリコン膜を形成でき、庇の下部に
も十分に酸化シリコン膜を形成することができる。
【００１８】次に、化学機械的研磨（ＣＭＰ）により層
間絶縁膜１１の平坦化を行った後、図示しないフォトレ
ジスト膜パターンをマスクとしてＣＨＦ3 、ＣＦ4 など
のガスを用いＲＩＥなどのドライエッチングにより接続
孔１２を開口する。接続孔１２のサイズは配線１０Ｂ−
２ａの幅（キャップメタル膜９−３Ａの幅）と同程度の
ボーダレス構造にするので、フォトリソグラフィーの際
に位置合わせズレが生じるとオーバーエッチングにより
配線側面近傍の酸化膜シリコン膜がエッチングされる。
配線１０Ｂ−２ａのアルミニウム合金膜９−２ａを予め
キャップメタル膜９−３Ａに対し細くしてあるため接続
孔１２内にアルミニウム合金は露出しない。接続孔１２
を形成するためのドライエッチングは異方性エッチング
であるためシリコン基板に水平な方向にほとんどエッチ
ングされないが、余裕を持たせるため配線のアルミニウ
ム合金膜９−２を細くさせる前述のケミカルドライエッ
チングの最小量は０．０２μｍ以上が望ましい。
間絶縁膜１１の平坦化を行った後、図示しないフォトレ
ジスト膜パターンをマスクとしてＣＨＦ3 、ＣＦ4 など
のガスを用いＲＩＥなどのドライエッチングにより接続
孔１２を開口する。接続孔１２のサイズは配線１０Ｂ−
２ａの幅（キャップメタル膜９−３Ａの幅）と同程度の
ボーダレス構造にするので、フォトリソグラフィーの際
に位置合わせズレが生じるとオーバーエッチングにより
配線側面近傍の酸化膜シリコン膜がエッチングされる。
配線１０Ｂ−２ａのアルミニウム合金膜９−２ａを予め
キャップメタル膜９−３Ａに対し細くしてあるため接続
孔１２内にアルミニウム合金は露出しない。接続孔１２
を形成するためのドライエッチングは異方性エッチング
であるためシリコン基板に水平な方向にほとんどエッチ
ングされないが、余裕を持たせるため配線のアルミニウ
ム合金膜９−２を細くさせる前述のケミカルドライエッ
チングの最小量は０．０２μｍ以上が望ましい。
【００１９】次に図２（ａ）を参照すると、接続孔１２
内にコンタクトプラグ（１３）を形成するために、ＷＦ
6 などのガスを用いてＣＶＤ法によりタングステン膜１
７を基板全面に成長する。さらに全面を異方性のドライ
エッチングで削って（エッチバックして）、図２（ｂ）
に示すように、接続孔部分だけにタングステンを残すこ
とによって、タングステンプラグ１３（等電部材）を形
成する。この後配線１０Ｂ−２ａと同様バリアメタル１
４−１、アルミニウム合金膜１９−２、キャップメタル
膜１４−３を順次スパッタ法により成膜し、フォトレジ
スト工程、ドライエッチングにより上層の配線１５を形
成する［図２（ｂ）］。
内にコンタクトプラグ（１３）を形成するために、ＷＦ
6 などのガスを用いてＣＶＤ法によりタングステン膜１
７を基板全面に成長する。さらに全面を異方性のドライ
エッチングで削って（エッチバックして）、図２（ｂ）
に示すように、接続孔部分だけにタングステンを残すこ
とによって、タングステンプラグ１３（等電部材）を形
成する。この後配線１０Ｂ−２ａと同様バリアメタル１
４−１、アルミニウム合金膜１９−２、キャップメタル
膜１４−３を順次スパッタ法により成膜し、フォトレジ
スト工程、ドライエッチングにより上層の配線１５を形
成する［図２（ｂ）］。
【００２０】ＣＶＤ法によりタングステンを基板全面に
成長させて接続孔１２を埋めるとき、アルミニウム合金
膜９−２ａの側面は、酸化シリコン膜で覆われているの
で、ソースガスのＷＦ6 にさらされて絶縁物が形成され
るのを防ぐことができる。
成長させて接続孔１２を埋めるとき、アルミニウム合金
膜９−２ａの側面は、酸化シリコン膜で覆われているの
で、ソースガスのＷＦ6 にさらされて絶縁物が形成され
るのを防ぐことができる。
【００２１】下層の配線１０Ｂ−２を多層膜構造にし、
その最上層に窒化チタン膜／チタン膜の２層膜でなるキ
ャップメタル膜を設けてあるので、露光工程における寸
法精度及びエレクトロマイグレーション耐性が良好であ
る。
その最上層に窒化チタン膜／チタン膜の２層膜でなるキ
ャップメタル膜を設けてあるので、露光工程における寸
法精度及びエレクトロマイグレーション耐性が良好であ
る。
【００２２】なお、配線１０Ｂ−２ａと類似の多層膜配
線は、特開平３−１３１０３２号公報に記載されている
が、これは同一層次の配線間において層間絶縁膜にボイ
ドが発生するのを防止するために考えられたものであ
り、ボーダレスビアホールと組み合せること及びそのと
きに発生する問題点については何等の記載もなされてい
ない。
線は、特開平３−１３１０３２号公報に記載されている
が、これは同一層次の配線間において層間絶縁膜にボイ
ドが発生するのを防止するために考えられたものであ
り、ボーダレスビアホールと組み合せること及びそのと
きに発生する問題点については何等の記載もなされてい
ない。
【００２３】図３は本発明の第２の実施の形態の多層配
線半導体装置を示す断面図である。バリアメタル膜９−
１Ｂ，１４−１Ａ及びキャップメタル膜９−３Ｂ，１４
−３Ａをいずれも厚さ１００ｎｍのチタンタングステン
（ＴｉＷ）膜とした点で第１の実施の形態と相違してい
る。
線半導体装置を示す断面図である。バリアメタル膜９−
１Ｂ，１４−１Ａ及びキャップメタル膜９−３Ｂ，１４
−３Ａをいずれも厚さ１００ｎｍのチタンタングステン
（ＴｉＷ）膜とした点で第１の実施の形態と相違してい
る。
【００２４】本実施の形態の製造方法について説明する
と、ＣＶＤ法によりＢＰＳＧ膜（６）を成長したのち、
バリアメタ膜９−１Ｂとしてスパッタ法によりチタンタ
ングステン膜を１００ｎｍ成膜する。続いて銅を０．５
％含んだアルミニウム合金膜を４５０ｎｍ成膜した後、
キャップメタル膜９−３Ｂとしてチタンタングステン膜
を再度１００ｎｍ成膜する。次にフォトレジスト膜で配
線のパターンを形成した後、３段階のステップに分けた
反応性イオンエッチングにより配線のパターンニングを
行う。まずＳＦ6 などのガスを用いてバリアメタル膜９
−３Ｂのチタンタングステンをエッチングする。第２ス
テップとしてＢＣｌ3 などのガスを用いてアルミニウム
合金膜をエッチングする。このときＢＣｌ3 ガスによる
エッチングでは、アルミニウムに対しチタンタングステ
ンの選択比が１０以上あるため上下のチタンタングステ
ン膜（９−３Ｂ，９−１Ｂ）はエッチングされない。そ
こで下のチタンタングステン膜９−１Ｂが露出した後に
もエッチングを続行し（オーバーエッチングを行ない）
アルミニウム合金膜の幅をキャップメタル膜９−３Ｂよ
り狭くなるよう加工する。こうしてアルミニウム合金膜
９−２ａが形成される。
と、ＣＶＤ法によりＢＰＳＧ膜（６）を成長したのち、
バリアメタ膜９−１Ｂとしてスパッタ法によりチタンタ
ングステン膜を１００ｎｍ成膜する。続いて銅を０．５
％含んだアルミニウム合金膜を４５０ｎｍ成膜した後、
キャップメタル膜９−３Ｂとしてチタンタングステン膜
を再度１００ｎｍ成膜する。次にフォトレジスト膜で配
線のパターンを形成した後、３段階のステップに分けた
反応性イオンエッチングにより配線のパターンニングを
行う。まずＳＦ6 などのガスを用いてバリアメタル膜９
−３Ｂのチタンタングステンをエッチングする。第２ス
テップとしてＢＣｌ3 などのガスを用いてアルミニウム
合金膜をエッチングする。このときＢＣｌ3 ガスによる
エッチングでは、アルミニウムに対しチタンタングステ
ンの選択比が１０以上あるため上下のチタンタングステ
ン膜（９−３Ｂ，９−１Ｂ）はエッチングされない。そ
こで下のチタンタングステン膜９−１Ｂが露出した後に
もエッチングを続行し（オーバーエッチングを行ない）
アルミニウム合金膜の幅をキャップメタル膜９−３Ｂよ
り狭くなるよう加工する。こうしてアルミニウム合金膜
９−２ａが形成される。
【００２５】この後第３のステップとして再びＳＦ6 な
どのガスを使って下層のバリアメタル９−１Ｂをエッチ
ングする。この後層間絶縁膜１１としてバイアスＥＣＲ
−ＣＶＤ法などのステップカバレッジのよい方法で酸化
シリコン膜を成膜し、ＣＭＰにより平坦化を行う。次に
フォトリソグラフィー，ドライエッチングにより接続孔
１２（ボーダレスビアホール）を開口する。そしてＢＣ
ｌ3 などのガスを使い酸化シリコン膜上に前処理を施し
た後、ソースガスとしてＷＦ6 とＳｉＨ4 を用いＣＶＤ
法によりチタンタングステンなど配線金属上のみに選択
的にタングステン膜を成長させタングステンプラグ１３
を形成する。この後配線１０Ｃ−２と同様の手順で上層
の配線１５Ａを形成する。
どのガスを使って下層のバリアメタル９−１Ｂをエッチ
ングする。この後層間絶縁膜１１としてバイアスＥＣＲ
−ＣＶＤ法などのステップカバレッジのよい方法で酸化
シリコン膜を成膜し、ＣＭＰにより平坦化を行う。次に
フォトリソグラフィー，ドライエッチングにより接続孔
１２（ボーダレスビアホール）を開口する。そしてＢＣ
ｌ3 などのガスを使い酸化シリコン膜上に前処理を施し
た後、ソースガスとしてＷＦ6 とＳｉＨ4 を用いＣＶＤ
法によりチタンタングステンなど配線金属上のみに選択
的にタングステン膜を成長させタングステンプラグ１３
を形成する。この後配線１０Ｃ−２と同様の手順で上層
の配線１５Ａを形成する。
【００２６】キャップ膜９−３Ｂのチタンタングステン
膜に対して高い選択比でアルミニウム合金膜をエッチン
グできるので、庇構造の配線の形成を再現性良く行え
る。又、タングステンを接続孔内に選択成長できるので
全面成長の場合に必要なエッチバックが必要でなく工程
数が少なくてすむ利点がある。
膜に対して高い選択比でアルミニウム合金膜をエッチン
グできるので、庇構造の配線の形成を再現性良く行え
る。又、タングステンを接続孔内に選択成長できるので
全面成長の場合に必要なエッチバックが必要でなく工程
数が少なくてすむ利点がある。
【００２７】図４は本発明の第３の実施の形態の多層配
線半導体装置を示す断面図である。
線半導体装置を示す断面図である。
【００２８】第１の実施の形態のタングステンプラグ１
３の代りにアルミニウムプラグ１３Ａを用いたものであ
る。ソースガスとしてＡｌＣｌ3 を用いてＣＶＤ法によ
り全面にアルミニウムを堆積し、エッチバックを行なう
ことによってアルミニウムプラグを形成する。ＡｌＣｌ
3 もＷＦ6 と同様にアルミニウムと反応するが、アルミ
ニウム合金膜９−２ａは接続孔１２内に露出していない
ので問題はない。接続孔１２は下層の配線１０Ｂ−２ａ
との関係ではボーダレス構造であるが、上層の配線１５
Ｂとの関係でボーダレス構造にするのは適当でない。し
かし、配線１５Ｂが最上層の配線であれば、電源配線や
接地配線のように配線幅を広くする必要のあるものであ
ればボーダレス構造にする必要はないので問題はなく、
抵抗の小さいコンタクトプラグを形成できるので好都合
である。
３の代りにアルミニウムプラグ１３Ａを用いたものであ
る。ソースガスとしてＡｌＣｌ3 を用いてＣＶＤ法によ
り全面にアルミニウムを堆積し、エッチバックを行なう
ことによってアルミニウムプラグを形成する。ＡｌＣｌ
3 もＷＦ6 と同様にアルミニウムと反応するが、アルミ
ニウム合金膜９−２ａは接続孔１２内に露出していない
ので問題はない。接続孔１２は下層の配線１０Ｂ−２ａ
との関係ではボーダレス構造であるが、上層の配線１５
Ｂとの関係でボーダレス構造にするのは適当でない。し
かし、配線１５Ｂが最上層の配線であれば、電源配線や
接地配線のように配線幅を広くする必要のあるものであ
ればボーダレス構造にする必要はないので問題はなく、
抵抗の小さいコンタクトプラグを形成できるので好都合
である。
【００２９】
【発明の効果】第１の効果はコンタクトプラグ形成によ
り配線のアルミニウム合金膜が浸食されることがなく信
頼性が改善されたエレクトロマイグレーション耐性の良
好な多層膜配線を実現できる。
り配線のアルミニウム合金膜が浸食されることがなく信
頼性が改善されたエレクトロマイグレーション耐性の良
好な多層膜配線を実現できる。
【００３０】その理由は多層膜配線でアルミニウム合金
膜をキャップメタルに対し細くすることで接続孔をボー
ダレス構造としたときも接続孔内にアルミニウム合金膜
が露出しないためである。
膜をキャップメタルに対し細くすることで接続孔をボー
ダレス構造としたときも接続孔内にアルミニウム合金膜
が露出しないためである。
【００３１】ボーダレス構造が利用できる結果として多
層配線半導体装置の集積化の向上がはかれる。
層配線半導体装置の集積化の向上がはかれる。
【００３２】その理由はサブハーフミクロンレベルの接
続孔形成にはアルミニウム合金膜のステップカバレッジ
不足による断線の防止など信頼性向上のためプラグプロ
セスが必須であること、また多層配線半導体装置の設計
の自由度を向上させ、高集積化を実現するためには下部
配線に対するボーダレスビアホール構造が必要なためで
ある。
続孔形成にはアルミニウム合金膜のステップカバレッジ
不足による断線の防止など信頼性向上のためプラグプロ
セスが必須であること、また多層配線半導体装置の設計
の自由度を向上させ、高集積化を実現するためには下部
配線に対するボーダレスビアホール構造が必要なためで
ある。
【図１】本発明の第１の実施の形態について説明するた
めの（ａ）〜（ｃ）に分図して示す工程順断面図。
めの（ａ）〜（ｃ）に分図して示す工程順断面図。
【図２】図１に続いて（ａ），（ｂ）に分図して示す工
程順断面図。
程順断面図。
【図３】本発明の第２の実施の形態について説明するた
めの断面図。
めの断面図。
【図４】本発明の第３の実施の形態について説明するた
めの断面図。
めの断面図。
【図５】第１の従来例について説明するための断面図。
【図６】第２の従来例について説明するための断面図。
【図７】配線上にボーダレスビアホールを形成した場合
の問題点について説明するための（ａ）〜（ｃ）に分図
して示す工程順断面図。
の問題点について説明するための（ａ）〜（ｃ）に分図
して示す工程順断面図。
１ ｐ型シリコン基板 ２ 酸化シリコン膜 ３ ゲート酸化膜 ４ ゲート電極 ５−１，５−２ ソース・ドレイン領域 ６ 層間絶縁膜 ７−１，７−２ コンタクト孔 ８−１，８−２ タングステンプラグ ９−１，９−１Ａ，９−１Ｂ バリアメタル膜 ９−２，９−２ａ アルミニウム合金膜 ９−３，９−３Ａ，９−３Ｂ キャップメタル膜 １０−１，１０−２，１０Ａ−１，１０Ａ−２，１０Ｂ
−１，１０Ｂ−２，１０Ｂ−１ａ，１０Ｂ−２ａ，１０
Ｃ２ 配線 １１ 層間絶縁膜 １２ 接続孔 １３ タングステンプラグ １３Ａ アルミニウムプラグ １４−１，１４−１Ａ バリアメタル膜 １４−２ アルミニウム合金膜 １４−３，１４−３Ａ キャップメタル膜 １５，１５Ａ，１５Ｂ 配線 １６ フォトレジスト膜 １７ タングステン膜
−１，１０Ｂ−２，１０Ｂ−１ａ，１０Ｂ−２ａ，１０
Ｃ２ 配線 １１ 層間絶縁膜 １２ 接続孔 １３ タングステンプラグ １３Ａ アルミニウムプラグ １４−１，１４−１Ａ バリアメタル膜 １４−２ アルミニウム合金膜 １４−３，１４−３Ａ キャップメタル膜 １５，１５Ａ，１５Ｂ 配線 １６ フォトレジスト膜 １７ タングステン膜
Claims (6)
- 【請求項１】 半導体基板上の絶縁膜を選択的に被覆す
る第１の配線と、前記第１の配線が設けられた絶縁膜に
堆積された層間絶縁膜と、前記層間絶縁膜の表面から前
記第１の配線に達して設けられ少なくとも前記第１の配
線の配線幅と同等の直径を有する接続孔と、前記接続孔
を埋める導電部材と、前記層間絶縁膜を選択的に被覆し
前記導電部材を介して前記第１の配線に接続する第２の
配線とを有し、前記第１の配線が、アルミニウム合金膜
及び前記アルミニウム合金膜の上面を被覆するとともに
両側に庇状に張り出して設けられた高融点金属系膜を含
む多層膜でなることを特徴とする多層配線半導体装置。 - 【請求項２】 高融点金属系膜が窒化チタン膜／チタン
膜の２層膜である請求項１記載の多層配線半導体装置。 - 【請求項３】 高融点金属系膜がチタンタングステン膜
である請求項１記載の多層配線半導体装置。 - 【請求項４】 半導体基板上の絶縁膜にアルミニウム合
金膜及び高融点金属系膜を順次に堆積し、前記高融点金
属系膜に対してアルミニウム合金膜を選択エッチできる
異方性エッチングを利用して前記高融点金属系膜が庇状
に張り出したキャップ層を有する第１の配線を形成する
工程と、層間絶縁膜を堆積しその表面から前記第１の配
線に達する接続孔であって少なくとも前記第１の配線の
配線層と同等の直径を有する接続孔を形成する工程と、
ＣＶＤ法により導電膜を全面に堆積した後全面エッチン
グを行なって前記接続孔に埋め込まれた導電部材を形成
する工程と、前記導電部材を介して第１の配線に接続す
る第２の配線を形成する工程とを有することを特徴とす
る多層配線半導体装置の製造方法。 - 【請求項５】 高融点金属系膜としてチタン膜及び窒化
チタン膜を順次に形成し、塩素ガスを使ったケミカルド
ライエッチによりアルミニウム合金膜を選択エッチング
する請求項４記載の多層配線半導体装置の製造方法。 - 【請求項６】 高融点金属膜としてチタンタングステン
膜を形成し、ＢＣｌ3 ガスを用いた反応性イオンエッチ
ングによりアルミニウム合金膜を形成する請求項４記載
の多層配線半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8254437A JPH10107140A (ja) | 1996-09-26 | 1996-09-26 | 多層配線半導体装置とその製造方法 |
| US08/936,018 US6097094A (en) | 1996-09-26 | 1997-09-23 | Semiconductor device having wiring layers and method of fabricating the same |
| GB9720546A GB2317746B (en) | 1996-09-26 | 1997-09-26 | Semiconductor device having wiring layers and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8254437A JPH10107140A (ja) | 1996-09-26 | 1996-09-26 | 多層配線半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107140A true JPH10107140A (ja) | 1998-04-24 |
Family
ID=17264992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8254437A Pending JPH10107140A (ja) | 1996-09-26 | 1996-09-26 | 多層配線半導体装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6097094A (ja) |
| JP (1) | JPH10107140A (ja) |
| GB (1) | GB2317746B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893960B2 (en) | 2001-08-14 | 2005-05-17 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
| JP2014110280A (ja) * | 2012-11-30 | 2014-06-12 | Mitsubishi Electric Corp | 電子デバイス及びその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100215847B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 반도체 장치의 금속 배선 및 그의 형성 방법 |
| JP2000286293A (ja) * | 1999-03-29 | 2000-10-13 | Nitto Denko Corp | 半導体装置および半導体素子実装用回路基板 |
| US6420099B1 (en) * | 1999-08-02 | 2002-07-16 | Infineon Technologies Ag | Tungsten hard mask for dry etching aluminum-containing layers |
| JP3502800B2 (ja) * | 1999-12-15 | 2004-03-02 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| US6537902B1 (en) * | 2000-01-24 | 2003-03-25 | Oki Electric Industry Co, Ltd. | Method of forming a via hole in a semiconductor device |
| TW527441B (en) * | 2000-06-26 | 2003-04-11 | Matsushita Electric Ind Co Ltd | Dry etching method |
| JP3757143B2 (ja) * | 2001-10-11 | 2006-03-22 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| US7332812B2 (en) * | 2005-04-14 | 2008-02-19 | Infineon Technologies Ag | Memory card with connecting portions for connection to an adapter |
| KR100790816B1 (ko) * | 2006-09-28 | 2008-01-02 | 삼성전자주식회사 | 반도체 메모리 디바이스의 배선 제조방법 |
| JP6063757B2 (ja) * | 2012-02-03 | 2017-01-18 | 株式会社半導体エネルギー研究所 | トランジスタ及び半導体装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115245A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60138940A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| GB2220298A (en) * | 1988-06-29 | 1990-01-04 | Philips Nv | A method of manufacturing a semiconductor device |
| US4917759A (en) * | 1989-04-17 | 1990-04-17 | Motorola, Inc. | Method for forming self-aligned vias in multi-level metal integrated circuits |
| JP2874216B2 (ja) * | 1989-10-17 | 1999-03-24 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JPH03222333A (ja) * | 1990-01-26 | 1991-10-01 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH0629399A (ja) * | 1992-07-09 | 1994-02-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2773578B2 (ja) * | 1992-10-02 | 1998-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5451543A (en) * | 1994-04-25 | 1995-09-19 | Motorola, Inc. | Straight sidewall profile contact opening to underlying interconnect and method for making the same |
| JPH0888227A (ja) * | 1994-09-20 | 1996-04-02 | Sony Corp | 配線及びその形成方法 |
| US5619072A (en) * | 1995-02-09 | 1997-04-08 | Advanced Micro Devices, Inc. | High density multi-level metallization and interconnection structure |
| JP2679680B2 (ja) * | 1995-04-24 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5651857A (en) * | 1995-09-08 | 1997-07-29 | International Business Machines Corporation | Sidewall spacer using an overhang |
| US5702981A (en) * | 1995-09-29 | 1997-12-30 | Maniar; Papu D. | Method for forming a via in a semiconductor device |
| US5756396A (en) * | 1996-05-06 | 1998-05-26 | Taiwan Semiconductor Manufacturing Company Ltd | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect |
-
1996
- 1996-09-26 JP JP8254437A patent/JPH10107140A/ja active Pending
-
1997
- 1997-09-23 US US08/936,018 patent/US6097094A/en not_active Expired - Fee Related
- 1997-09-26 GB GB9720546A patent/GB2317746B/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893960B2 (en) | 2001-08-14 | 2005-05-17 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
| JP2014110280A (ja) * | 2012-11-30 | 2014-06-12 | Mitsubishi Electric Corp | 電子デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6097094A (en) | 2000-08-01 |
| GB2317746B (en) | 1998-11-18 |
| GB9720546D0 (en) | 1997-11-26 |
| GB2317746A (en) | 1998-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6090700A (en) | Metallization method for forming interconnects in an integrated circuit | |
| US20020070457A1 (en) | Metal contact structure in semiconductor device and method for forming the same | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| US8703606B2 (en) | Method for manufacturing semiconductor device having a wiring structure | |
| US5866947A (en) | Post tungsten etch bank anneal, to improve aluminum step coverage | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH10107140A (ja) | 多層配線半導体装置とその製造方法 | |
| KR100297966B1 (ko) | 다층 배선구조를 형성하는 방법 | |
| US5700726A (en) | Multi-layered tungsten depositions for contact hole filling | |
| US5670422A (en) | Method of forming an interconnection with metal plug and reduced step | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| JP4232215B2 (ja) | 半導体装置の製造方法 | |
| US6815337B1 (en) | Method to improve borderless metal line process window for sub-micron designs | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JPH08306664A (ja) | 半導体装置の製造方法 | |
| JPH104092A (ja) | 半導体装置の製造方法 | |
| KR0165379B1 (ko) | 반도체 장치의 층간접속방법 | |
| KR19990062003A (ko) | 반도체장치의 다층 금속배선 형성방법 | |
| JP2002176098A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JP2000294629A (ja) | 半導体装置及びその製造方法 | |
| JPH11214506A (ja) | 半導体装置及びその製造方法 | |
| JP2000323569A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2001156169A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0917864A (ja) | 接続構造形成方法、及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990223 |