JPS60115245A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60115245A
JPS60115245A JP58223569A JP22356983A JPS60115245A JP S60115245 A JPS60115245 A JP S60115245A JP 58223569 A JP58223569 A JP 58223569A JP 22356983 A JP22356983 A JP 22356983A JP S60115245 A JPS60115245 A JP S60115245A
Authority
JP
Japan
Prior art keywords
film
wiring
layer
connection hole
layer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58223569A
Other languages
English (en)
Other versions
JPH0514417B2 (ja
Inventor
Riyouichi Hazuki
巴月　良一
Takahiko Moriya
守屋　孝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58223569A priority Critical patent/JPS60115245A/ja
Priority to DE8484308246T priority patent/DE3479366D1/de
Priority to EP84308246A priority patent/EP0143652B1/en
Priority to US06/675,859 priority patent/US4582563A/en
Publication of JPS60115245A publication Critical patent/JPS60115245A/ja
Publication of JPH0514417B2 publication Critical patent/JPH0514417B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法に係わり、特に多層の
配線パターンを断線なく形成する方法に関する。
〔発明の技術的背景とその問題点〕
第１図は従来の二層配線構造の半導体装置の一例である
。拡散層１１ａ、ｌｌｂを含む素子が形成されたシリコ
ン基板１０上に、第１の絶縁膜１２を弁して第１層アル
ミニウム配線１３を形成し、更にこの上に第２の絶縁膜
１４を弁して第２層アルミニウム配線１５を形成してい
る。
図の場合、第１層配線１３は第１の絶縁膜１２に設けた
接続孔を弁して拡散層Ｊ７ａに接続され、第２層配線１
５は第１．第２の絶縁膜７２゜１４を貫通して設けられ
た接続孔を弁して拡散層１１　ｂｌこ接続されている。
ところで、微細多層配線構造では、接続孔は反応性イオ
ンエツチング（ＲＩＥ）法等により開けられるのでその
断面は急峻な側壁を有している。このとき、第２層配線
１５は第１層配線１３に比べて、より高い段差をもつ接
続孔の上に形成されるため、接続孔側壁面には配線層が
薄く形成されるようになり、所謂シャドウィング効果の
ため、配線の断線を招き、半導体装置の信頼性低下を招
く。
この問題を解決するために、第２図に示す如く、本来必
要な第１層配線１３ｍの他に第２層配線のための中継用
第１層配線１３ｂを第１の絶縁膜１２上に形成し、第２
の絶縁膜１４でおおった後、中継用第１層配線１３ｂに
接続する第２層配線１５を形成する方法がある。この方
法によれば、二層の絶縁膜を貫通する接続孔を用いない
ため、一応上記した問題は解決される。
しかしこの場合は、第２層配線１５を中継用第１層配線
１３ｂに接続するための第２の絶縁膜１４に形成する接
続孔位置を、拡散層１１ｂ上の接続孔位置に重ねると、
凹凸が大きくなるため、これら２つの接続孔は図示のよ
うにある程度離す必要があり、このため集積度が低下す
る。
〔発明の目的〕
本発明の目的は、素子の集積度を低下させることなく、
絶縁膜の接続孔での上層配線例えば２７ｉｔ目の配線の
断線を防止することができ、信頼性の向上をはかり得る
半導体装置の製造方法を提供することにある。
〔発明の概要〕
本発明の特徴は、第２層配線を基板に接続させる部分に
ついて、＄層絶縁膜をエツチングして接続孔を設けるの
ではなく、第１の絶縁膜と第２の絶縁膜の同じ位置に別
工程で接続比を形成し、かつ両方の接続孔には選択気相
成長法により金属膜または金属硅化物膜を埋込むように
したことにある。
〔発明の効果〕
本発明によれば、多層配線において、素子の集積度を低
下させることなく、絶縁膜に設けた接続孔での上層配線
の断線を防止することができ、素子信頼性の向上をはか
り得る。時に本発明は、高密度集積回路の多層配線形成
に極めて有効となる。
〔発明の実施例〕
第３図（ａ）から（ｇ）は本発明の一実施例を示す工程
断面図である。まず（ａ）に示す如く、拡散層２１ａ、
２１ｂをｉむ素子が形成されたシリコン基板２０上に、
第１の絶縁膜として例えば膜厚１μｍの酸化シリコン膜
２２を被着し、この酸化シリコン膜２２上にマスクとし
て例えば膜厚１μｍのホトレジスト２３を塗布したのち
、パターニングによりエツチング窓を形成する。次いで
例えばＣＦ　４とＨ２との混合ガスを用いた反応性イオ
ンエツチング−法により、異方性エツチングの条件下で
、（ｂ）に示す如く酸化シリコン膜２２を選択エツチン
グし、拡散層２１ａ、２１ｂ上に第１の接続孔２４ａ、
２４ｂを形成してその後レジスト２３を除去する。接続
孔２４ａは第１層配線用、接続孔２４ｂは第２層配線用
である。
次に、（Ｃ）に示す如（、酸化シリコン膜２２の接続孔
２４ａ、２４ｂのみに、例えばＷＦａ（六弗化タングス
テン）ガスとＨ２ガスを用ｌ／）た気相成長法によりＷ
（タングステン）膜２５ａ。
２５ｂを約１μｍの厚さ埋込む。この時のＷ膜の被着条
件としては基板温度２５０　”Ｃ〜４００　”Ｃ。
反応炉内の圧力Ｉ　Ｘ　１０”−２〜７６０　Ｔｏｒｒ
　、　ＷＦａガスの分圧Ｉ　Ｘ　１０””　〜５　Ｘ　
１０−２Ｔｏｒｒの範囲が１才しい。
次に例えば膜厚０．８μｍのアルミニウム膜をスパッタ
法等により被着し、例えばＣＣｅ４とＣ１２を用いた反
応性イオンエツチング法により、（ｄ）に示すように第
１層アルミニウム配Ｈ２６ａ。
２６ｂを形成したのち、第２の絶縁膜として、例えば酸
化シリコン膜２７を膜厚１μｍ被着し、この酸化シリコ
ン膜２７上にマスクとして例えばホトレジスト２８を塗
布し、パターニングにより、エツチング窓を形成する。
そして（ｅ）に示すように、酸化シリコン膜２７をエツ
チングして第２の接続孔２９を形成する。この第２の接
続孔２９は第１の接続孔２４ｂの位置に取なる秋態とす
る。この後、（ｆ）に示すように、（０１工程と同様に
して接続孔２９にＷ膜３０を埋込む。
そして例えば膜厚０．８μｍのアルミニウム膜を蒸着し
、（ｇ）に示すようにパターニングして第２層アルミニ
ウム配線３１を形成する。図では省略したが、第１　Ｉ
＠アルミニウム配！＋　２６　ａに対しても必要な位置
で同様にして第２層アルミニウム配線を接続させる。
この実施例によれば、基板の拡散層２１ｂに接続させる
べき第２層配線３ノを、直接接続させることなく、Ｗ膜
２５ｂ、３０および中継のための第１層配線２５ｂを介
して接続させている。従ってこの部分で厚い積層絶縁膜
に深い接続孔を形成することなく、また余分な面積も必
要とせず、配線の断線がない高密度集積回路を得ること
ができる。
本発明は上述した実施例に限定されるものではない。例
えば、上記実施例の第３図（Ｃ）　、　（ｆ）に示した
工程ではＷ膜を酸化シリコン膜に開孔した接続孔の深さ
と同じ厚さだけ被着したが、Ｗ膜の膜厚を接続孔の深さ
の半分、上記実施例の場合に対しては０．５μｍ程度と
しても本発明の効果は十分である。また、上記実施例で
はＷＦ６ガスによるＷ膜の気相成長を用いた場合につい
て説明したが、タングステン塩化物を用いてもよいし、
更にモリブデン、ニオブ、タンタル、チタンの弗化物お
よび塩化物による気相成長膜を利用することもできる。
またこれらの金属化合物ガスとＳｉＨ４，５ｉＨ２ｃ１
２等の混合ガスによる高融点金属硅化物の気相成長膜を
用いても同様の結果が得られる。
また、第１．第２の絶縁膜としては酸化シリコーン膜に
限らず、窒化シリコン膜や燐、砒素。
硼素等の不純物を含んだシリケートガラスｎｅｔ或いは
それらの積層膜でもよい。さらに上記実ｌｆｍ例では第
１Ｎ目および第２層目の配線としてアルミニウム膜を用
いたが、モリブデン、タンクステン、白金、金等の金属
やそれらの硅化物および多結晶シリコン膜などでもよく
、さらには、前記各膜の積層膜に対しても本発明は有効
である。
また上記実施例において、　ｍ　Ｉ　Ｊｉアルミニウム
配゛線２６ａ、２６ｂのうち２６ｂは、単ｌこ中継用と
してのみ設けたものであり、これは省略しても差支えな
い。
最後に、上記実施例では２層配線について述べたが、本
発明は３層以上の多層配線においても有効であることは
言うまでもない。
【図面の簡単な説明】
第１図及び第２図は従来例を示す断面図、第３１ａ（ａ
）から（ｇ）は本発明の一実施例を示す工程断面図であ
る。 ２０・・・シリコン基板、２１　ａ　＋　２７　ｂ・・
・拡散層、２２・・・酸化シリコン膜（第１の絶縁膜）
、２４ａ、２４ｂ・・・第１の接続孔、２５ａ、２５ｂ
・・Ｗ　ｌｌｉ、２６ａ、２６ｂ・・・第１層アルミニ
ウム配線、２７・・・酸化シリコン膜（第２の絶縁膜）
、２９・・・第２の接続孔、３０・・・Ｗ膜、３１・・
・第２層アルミニウム配線。 出願人代理人　弁理士　詮　江　武　彦第１図 （ｂ） 第２図 （（ｊ） 第３図 ３

Claims (1)

    【特許請求の範囲】
  1. 素子形成された半導体基板上に第１の絶縁膜を形成する
    工程と、この第１の絶縁膜を選択エツチングして第１膚
    配線および第２層配線を基板に接続するための第１の接
    続孔を形成する工程と、形成された第１の接続孔に金属
    化合物ガスを用いた選択気相成長法により金属膜才たは
    金属硅化物膜を埋込む工程と、この後第１層配線を形成
    した後全面に第２の絶縁膜を形成する工程と、この第２
    の絶縁膜を選択エツチングして第１層配線上および第２
    層配線を基板に接続するための第１の接続孔位置上に第
    ２の接続孔を形成する工程と、この第２の接続孔に金属
    化合物ガスを用いた選択気相成長法により金属膜または
    金属硅化物膜を埋込む工程と、この後第２層配線を形成
    する工程とを備えたことを特徴とする半導体装置の製造
    方法。
JP58223569A 1983-11-28 1983-11-28 半導体装置の製造方法 Granted JPS60115245A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58223569A JPS60115245A (ja) 1983-11-28 1983-11-28 半導体装置の製造方法
DE8484308246T DE3479366D1 (en) 1983-11-28 1984-11-28 Process for forming multi-layer interconnections
EP84308246A EP0143652B1 (en) 1983-11-28 1984-11-28 Process for forming multi-layer interconnections
US06/675,859 US4582563A (en) 1983-11-28 1984-11-28 Process for forming multi-layer interconnections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58223569A JPS60115245A (ja) 1983-11-28 1983-11-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60115245A true JPS60115245A (ja) 1985-06-21
JPH0514417B2 JPH0514417B2 (ja) 1993-02-25

Family

ID=16800215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58223569A Granted JPS60115245A (ja) 1983-11-28 1983-11-28 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4582563A (ja)
EP (1) EP0143652B1 (ja)
JP (1) JPS60115245A (ja)
DE (1) DE3479366D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63211650A (ja) * 1987-02-26 1988-09-02 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPH0226049A (ja) * 1988-07-14 1990-01-29 Matsushita Electron Corp 半導体装置の製造方法
JPH02134848A (ja) * 1988-11-15 1990-05-23 Nec Corp 半導体装置の製造方法
JPH09289250A (ja) * 1996-04-24 1997-11-04 Nec Corp 半導体装置の製造方法
US6097094A (en) * 1996-09-26 2000-08-01 Nec Corporation Semiconductor device having wiring layers and method of fabricating the same

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846193B2 (ja) * 1980-07-15 1983-10-14 株式会社東芝 半導体装置
US4693783A (en) * 1984-12-31 1987-09-15 Gte Laboratories Incorporated Method of producing interconnections in a semiconductor integrated circuit structure
US5084414A (en) * 1985-03-15 1992-01-28 Hewlett-Packard Company Metal interconnection system with a planar surface
US4933742A (en) * 1985-03-22 1990-06-12 General Electric Company Metallization contact system for large scale integrated circuits
JP2581666B2 (ja) * 1985-09-06 1997-02-12 株式会社日立製作所 配線構造体の製造方法
US4814285A (en) * 1985-09-23 1989-03-21 Harris Corp. Method for forming planarized interconnect level using selective deposition and ion implantation
US4926236A (en) * 1986-02-12 1990-05-15 General Electric Company Multilayer interconnect and method of forming same
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
JPS62260340A (ja) * 1986-05-06 1987-11-12 Toshiba Corp 半導体装置の製造方法
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
US4721689A (en) * 1986-08-28 1988-01-26 International Business Machines Corporation Method for simultaneously forming an interconnection level and via studs
JPS6381948A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 多層配線半導体装置
US5063175A (en) * 1986-09-30 1991-11-05 North American Philips Corp., Signetics Division Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
US4747211A (en) * 1987-02-09 1988-05-31 Sheldahl, Inc. Method and apparatus for preparing conductive screened through holes employing metallic plated polymer thick films
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
DE3818509A1 (de) * 1987-06-01 1988-12-22 Gen Electric Verfahren und einrichtung zum herstellen eines niederohmigen kontaktes mit aluminium und dessen legierungen durch selektives niederschlagen von wolfram
JP2592844B2 (ja) * 1987-07-10 1997-03-19 株式会社東芝 高融点金属膜の形成方法
US5223455A (en) * 1987-07-10 1993-06-29 Kabushiki Kaisha Toshiba Method of forming refractory metal film
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer
US4948755A (en) * 1987-10-08 1990-08-14 Standard Microsystems Corporation Method of manufacturing self-aligned conformal metallization of semiconductor wafer by selective metal deposition
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
US4963511A (en) * 1987-11-30 1990-10-16 Texas Instruments Incorporated Method of reducing tungsten selectivity to a contact sidewall
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
NL8800221A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5266835A (en) * 1988-02-02 1993-11-30 National Semiconductor Corporation Semiconductor structure having a barrier layer disposed within openings of a dielectric layer
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US4910168A (en) * 1988-05-06 1990-03-20 Mos Electronics Corporation Method to reduce silicon area for via formation
US5110762A (en) * 1988-07-07 1992-05-05 Kabushiki Kaisha Toshiba Manufacturing a wiring formed inside a semiconductor device
US4983543A (en) * 1988-09-07 1991-01-08 Fujitsu Limited Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
JPH0828473B2 (ja) * 1988-09-29 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
US4998151A (en) * 1989-04-13 1991-03-05 General Electric Company Power field effect devices having small cell size and low contact resistance
US5051812A (en) * 1989-07-14 1991-09-24 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
US4933303A (en) * 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit
US4975386A (en) * 1989-12-22 1990-12-04 Micro Power Systems, Inc. Process enhancement using molybdenum plugs in fabricating integrated circuits
JPH04226054A (ja) * 1990-03-02 1992-08-14 Toshiba Corp 多層配線構造を有する半導体装置及びその製造方法
US5141897A (en) * 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
US5189506A (en) * 1990-06-29 1993-02-23 International Business Machines Corporation Triple self-aligned metallurgy for semiconductor devices
US5213999A (en) * 1990-09-04 1993-05-25 Delco Electronics Corporation Method of metal filled trench buried contacts
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5504375A (en) * 1992-03-02 1996-04-02 International Business Machines Corporation Asymmetric studs and connecting lines to minimize stress
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5726498A (en) * 1995-05-26 1998-03-10 International Business Machines Corporation Wire shape conferring reduced crosstalk and formation methods
US5684331A (en) * 1995-06-07 1997-11-04 Lg Semicon Co., Ltd. Multilayered interconnection of semiconductor device
FR2736206B1 (fr) * 1995-06-30 1997-08-08 Commissariat Energie Atomique Procede de realisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de reception
US5851923A (en) * 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
US5897342A (en) * 1996-01-29 1999-04-27 United Microelectronics Corp. Multilayer interconnection technique
JP3147144B2 (ja) * 1996-04-09 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
US5668036A (en) * 1996-06-21 1997-09-16 Vanguard International Semiconductor Corporation Fabrication method of the post structure of the cell for high density DRAM
US6077768A (en) * 1996-07-19 2000-06-20 Motorola, Inc. Process for fabricating a multilevel interconnect
US5783485A (en) * 1996-07-19 1998-07-21 Motorola, Inc. Process for fabricating a metallized interconnect
JP2904163B2 (ja) * 1996-12-11 1999-06-14 日本電気株式会社 半導体装置の製造方法
JP3027951B2 (ja) * 1997-03-12 2000-04-04 日本電気株式会社 半導体装置の製造方法
TW449880B (en) * 1998-06-04 2001-08-11 United Microelectronics Corp Metal planarization method of embedded DRAM

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240969A (en) * 1975-09-29 1977-03-30 Toshiba Corp Process for production of semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3477872A (en) * 1966-09-21 1969-11-11 Rca Corp Method of depositing refractory metals
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
JPS5776833A (en) * 1980-09-04 1982-05-14 Applied Materials Inc Heat resistant metal depositing method and product thereof
US4330931A (en) * 1981-02-03 1982-05-25 Intel Corporation Process for forming metal plated regions and lines in MOS circuits
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
JPS5982746A (ja) * 1982-11-04 1984-05-12 Toshiba Corp 半導体装置の電極配線方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240969A (en) * 1975-09-29 1977-03-30 Toshiba Corp Process for production of semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63211650A (ja) * 1987-02-26 1988-09-02 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPH0226049A (ja) * 1988-07-14 1990-01-29 Matsushita Electron Corp 半導体装置の製造方法
JPH02134848A (ja) * 1988-11-15 1990-05-23 Nec Corp 半導体装置の製造方法
JPH09289250A (ja) * 1996-04-24 1997-11-04 Nec Corp 半導体装置の製造方法
US6097094A (en) * 1996-09-26 2000-08-01 Nec Corporation Semiconductor device having wiring layers and method of fabricating the same

Also Published As

Publication number Publication date
JPH0514417B2 (ja) 1993-02-25
DE3479366D1 (en) 1989-09-14
EP0143652A3 (en) 1986-09-24
US4582563A (en) 1986-04-15
EP0143652B1 (en) 1989-08-09
EP0143652A2 (en) 1985-06-05

Similar Documents

Publication Publication Date Title
JPS60115245A (ja) 半導体装置の製造方法
US4866009A (en) Multilayer wiring technique for a semiconductor device
US4446194A (en) Dual layer passivation
JPH06125013A (ja) 半導体装置及びその製造方法
JPH0629401A (ja) 半導体素子およびその製造方法
JPH04355951A (ja) 半導体装置及びその製造方法
JPH03234020A (ja) 半導体装置の製造方法
JPS61214449A (ja) 半導体素子の製造方法
JPH08236622A (ja) 半導体装置及びその製造方法
JP2723560B2 (ja) 半導体装置の製造方法
JPH067576B2 (ja) 多層配線構造を有する半導体装置の製造方法
JP2637726B2 (ja) 半導体集積回路装置の製造方法
JP2727587B2 (ja) 多層配線法
JPS62136857A (ja) 半導体装置の製造方法
JPS6057648A (ja) 金属配線パタ−ン形成方法
JPS6349901B2 (ja)
JPS6344740A (ja) 半導体装置の製造方法
JPH11265938A (ja) 半導体装置及びその製造方法
JPH03112151A (ja) 能動層積層素子
JPH08111460A (ja) 多層配線の構造および製造方法
JPH0493048A (ja) 半導体装置
JPH0680735B2 (ja) 半導体装置
JPS6195547A (ja) 半導体装置およびその製造方法
JPS6169147A (ja) 半導体装置の配線方法
JPH05136085A (ja) 半導体装置の製造方法