JP2723560B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2723560B2 JP2723560B2 JP63280000A JP28000088A JP2723560B2 JP 2723560 B2 JP2723560 B2 JP 2723560B2 JP 63280000 A JP63280000 A JP 63280000A JP 28000088 A JP28000088 A JP 28000088A JP 2723560 B2 JP2723560 B2 JP 2723560B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- contact hole
- insulating film
- interlayer insulating
- wiring groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に関し、特に、多層
配線構造を有する半導体装置の製造方法に関する。
配線構造を有する半導体装置の製造方法に関する。
［従来の技術］ 多層配線構造を有する半導体装置の従来の技術を、２
層アルミニウム配線構造を例として、第４図を参照して
説明する。
層アルミニウム配線構造を例として、第４図を参照して
説明する。
例えば、内部にｎ型拡散層402が形成され、その表面
に二酸化シリコン層403、404および多結晶シリコン405
を有するシリコン基板401を準備し、そのシリコン基板
上に、第１の層間絶縁層として、BPSG膜406を堆積し、
所定の位置にコンタクトホールを開口する。第１層のア
ルミニウムをスパッタ法により被着し、これを所定のパ
ターンに加工して第１アルミニウム配線407を形成す
る。この状態では、第１アルミニウム配線407の段差が
残る。次に、スパッタ法により二酸化シリコン層412を
被着し、続いてアルミニウム配線407の段差を軽減する
ために、塗布法により二酸化シリコン層413を形成す
る。その後再度スパッタ法により二酸化シリコン層414
を形成し、所定の位置にコンタクトホールを開口する。
次いで、スパッタ法により、アルミニウムを被着し、こ
れをパターニングして第２アルミニウム配線409を形成
する。
に二酸化シリコン層403、404および多結晶シリコン405
を有するシリコン基板401を準備し、そのシリコン基板
上に、第１の層間絶縁層として、BPSG膜406を堆積し、
所定の位置にコンタクトホールを開口する。第１層のア
ルミニウムをスパッタ法により被着し、これを所定のパ
ターンに加工して第１アルミニウム配線407を形成す
る。この状態では、第１アルミニウム配線407の段差が
残る。次に、スパッタ法により二酸化シリコン層412を
被着し、続いてアルミニウム配線407の段差を軽減する
ために、塗布法により二酸化シリコン層413を形成す
る。その後再度スパッタ法により二酸化シリコン層414
を形成し、所定の位置にコンタクトホールを開口する。
次いで、スパッタ法により、アルミニウムを被着し、こ
れをパターニングして第２アルミニウム配線409を形成
する。
［発明が解決しようとする問題点］ 上述した従来の多層配線技術には、次のような欠点が
ある。
ある。
（１） 第１アルミニウム配線407で段差が生じるの
で、この配線を厚く形成することができない。例えば、
第２アルミニウム配線409として膜厚１μｍ程度のもの
を用いることができるのに、第１層の配線407はその膜
厚を05μｍ程度としなくてはならない。そのため、この
配線の電流密度が高くなり、エレクトロマイグレーショ
ンが生じやすくなる。逆に、電流密度を制限すると許容
電流値が減少しこの配線の用途が限定される。
で、この配線を厚く形成することができない。例えば、
第２アルミニウム配線409として膜厚１μｍ程度のもの
を用いることができるのに、第１層の配線407はその膜
厚を05μｍ程度としなくてはならない。そのため、この
配線の電流密度が高くなり、エレクトロマイグレーショ
ンが生じやすくなる。逆に、電流密度を制限すると許容
電流値が減少しこの配線の用途が限定される。
（２） 従来技術では、段差を軽減するために塗布法に
よる二酸化シリコン413を設けているが、この膜は、直
接アルミニウム配線と接触させることができないので、
この膜をスパッタ法による酸化膜408、409によって挟む
必要がある。従って、少なくとも三層の酸化膜を形成し
なければならないので、製造工程が煩雑となる。
よる二酸化シリコン413を設けているが、この膜は、直
接アルミニウム配線と接触させることができないので、
この膜をスパッタ法による酸化膜408、409によって挟む
必要がある。従って、少なくとも三層の酸化膜を形成し
なければならないので、製造工程が煩雑となる。
（３） 上記（１）および（２）で述べた、下層におけ
る薄い配線層と塗布法による酸化膜とを用いてもなお完
全な平坦化を実現することはできない。その上、三層以
上の配線ともなれば一層段差が強調されてしまうので、
現在の技術レベルでは、三層以上の配線を歩留まり高く
製造することは困難である。そのため、配線間隔を配線
加工技術のレベルに対して十分に広くとる必要性が生
じ、多層配線化の長所を大きく減殺している。
る薄い配線層と塗布法による酸化膜とを用いてもなお完
全な平坦化を実現することはできない。その上、三層以
上の配線ともなれば一層段差が強調されてしまうので、
現在の技術レベルでは、三層以上の配線を歩留まり高く
製造することは困難である。そのため、配線間隔を配線
加工技術のレベルに対して十分に広くとる必要性が生
じ、多層配線化の長所を大きく減殺している。
［問題点を解決するための手段］ 本発明の半導体装置の製造方法は、素子が作り込ま
れ、段差を有する半導体基板上に層間絶縁膜を形成する
第１の工程と、前記第１の工程において形成された層間
絶縁膜の表面を平坦化する第２の工程と、前記層間絶縁
膜を選択的にエッチングして前記素子の構成要素の一部
表面を露出させるコンタクトホールを開口する第３の工
程と、前記層間絶縁膜を選択的にエッチングして前記層
間絶縁膜の表面に形成すべき配線パターン形状の前記コ
ンタクトホールと連なり上方に開口する配線溝を形成す
る第４の工程と、導電材料を堆積し表面が完全平坦化さ
れるようにエッチバックを行って、前記コンタクトホー
ルと前記配線溝とを埋め込む金属導電体層を形成する第
５の工程と、を有するものである。
れ、段差を有する半導体基板上に層間絶縁膜を形成する
第１の工程と、前記第１の工程において形成された層間
絶縁膜の表面を平坦化する第２の工程と、前記層間絶縁
膜を選択的にエッチングして前記素子の構成要素の一部
表面を露出させるコンタクトホールを開口する第３の工
程と、前記層間絶縁膜を選択的にエッチングして前記層
間絶縁膜の表面に形成すべき配線パターン形状の前記コ
ンタクトホールと連なり上方に開口する配線溝を形成す
る第４の工程と、導電材料を堆積し表面が完全平坦化さ
れるようにエッチバックを行って、前記コンタクトホー
ルと前記配線溝とを埋め込む金属導電体層を形成する第
５の工程と、を有するものである。
また、もう一つの本発明の半導体装置の製造方法は、
素子が作り込まれ、段差を有する半導体基板上に層間絶
縁膜を形成する第１の工程と、前記第１の工程において
形成された層間絶縁膜の表面を平坦化する第２の工程
と、前記層間絶縁膜を選択的にエッチングして前記層間
絶縁膜の表面に形成すべき配線パターン形状のコンタク
トホールと連なり上方に開口する配線溝を形成する第３
の工程と、前記層間絶縁膜を選択的にエッチングして前
記素子の構成要素の一部表面を露出させる前記コンタク
トホールを開口する第４の工程と、導電材料を堆積し表
面が完全平坦化されるようにエッチバックを行って、前
記コンタクトホールと前記配線溝とを埋め込む金属導電
体層を形成する第５の工程と、を有するものである。
素子が作り込まれ、段差を有する半導体基板上に層間絶
縁膜を形成する第１の工程と、前記第１の工程において
形成された層間絶縁膜の表面を平坦化する第２の工程
と、前記層間絶縁膜を選択的にエッチングして前記層間
絶縁膜の表面に形成すべき配線パターン形状のコンタク
トホールと連なり上方に開口する配線溝を形成する第３
の工程と、前記層間絶縁膜を選択的にエッチングして前
記素子の構成要素の一部表面を露出させる前記コンタク
トホールを開口する第４の工程と、導電材料を堆積し表
面が完全平坦化されるようにエッチバックを行って、前
記コンタクトホールと前記配線溝とを埋め込む金属導電
体層を形成する第５の工程と、を有するものである。
［実施例］ 次に、図面を参照して本発明の実施例について説明す
る。
る。
第１図は、本発明の一実施例により製作された半導体
装置の断面図である。同図において、シリコン基板101
内には、ｎ型拡散層102が形成されており、基板上には
二酸化シリコン層103、104が、更にその上には多結晶シ
リコン105が形成されている。本実施例では、この素子
が作り込まれた半導体基板上に、本発明による２層の単
位配線層が形成されている。即ち、半導体基板上には第
1BPSG膜106と第１アルミニウム配線107とからなる第１
の単位配線層と、第2BPSG膜108と第２アルミニウム配線
109とからなる第２の単位配線層が形成されている。そ
れぞれのBPSG膜は、その上表面が平坦に形成されてお
り、その内部には、コンタクトホールと配線パターン形
状の配線溝とが形成されている。そして、そのBPSG膜内
に形成されたアルミニウム配線は、BPSG膜に形成された
コタクトホールと配線溝とを完全に埋めるとともに、そ
の上表面がBPSG膜の上表面と同一平面上にある。
装置の断面図である。同図において、シリコン基板101
内には、ｎ型拡散層102が形成されており、基板上には
二酸化シリコン層103、104が、更にその上には多結晶シ
リコン105が形成されている。本実施例では、この素子
が作り込まれた半導体基板上に、本発明による２層の単
位配線層が形成されている。即ち、半導体基板上には第
1BPSG膜106と第１アルミニウム配線107とからなる第１
の単位配線層と、第2BPSG膜108と第２アルミニウム配線
109とからなる第２の単位配線層が形成されている。そ
れぞれのBPSG膜は、その上表面が平坦に形成されてお
り、その内部には、コンタクトホールと配線パターン形
状の配線溝とが形成されている。そして、そのBPSG膜内
に形成されたアルミニウム配線は、BPSG膜に形成された
コタクトホールと配線溝とを完全に埋めるとともに、そ
の上表面がBPSG膜の上表面と同一平面上にある。
次に、第２図（ａ）〜（ｆ）を参照して、本発明の一
実施例の半導体装置の製造方法について説明する。第２
図において、第１図のものと同一の部分には、下２桁が
共通する番号が付されている。まず、シリコン基板201
に各素子を形成した後、このシリコン基板201上に第1BP
SG膜206を２μｍ堆積し、900℃で10分間グラスフローを
行って上表面を平坦化する［第２図（ａ）］。フォトリ
ソグラフィー技術により、フォトレジスト（図示なし）
をコンタクトホールのパターンに加工し、これをマスク
として、異方性ドライエッチングを施して第1BPSG膜206
にコンタクトホールを開口した後、フォトレジストを除
去する［第２図（ｂ）］。続いて、フォトリソグラフィ
ー技術によりフォトレジスト（図示なし）をアルミニウ
ム配線のパターン状に加工し、これをマスクとして第1B
PSG膜206に異方性ドライエッチングを施し、所望のアル
ミニウム膜厚と同一の深さ、例えば１μｍの配線溝を形
成した後、フォトレジストを除去する［第２図
（ｃ）］。
実施例の半導体装置の製造方法について説明する。第２
図において、第１図のものと同一の部分には、下２桁が
共通する番号が付されている。まず、シリコン基板201
に各素子を形成した後、このシリコン基板201上に第1BP
SG膜206を２μｍ堆積し、900℃で10分間グラスフローを
行って上表面を平坦化する［第２図（ａ）］。フォトリ
ソグラフィー技術により、フォトレジスト（図示なし）
をコンタクトホールのパターンに加工し、これをマスク
として、異方性ドライエッチングを施して第1BPSG膜206
にコンタクトホールを開口した後、フォトレジストを除
去する［第２図（ｂ）］。続いて、フォトリソグラフィ
ー技術によりフォトレジスト（図示なし）をアルミニウ
ム配線のパターン状に加工し、これをマスクとして第1B
PSG膜206に異方性ドライエッチングを施し、所望のアル
ミニウム膜厚と同一の深さ、例えば１μｍの配線溝を形
成した後、フォトレジストを除去する［第２図
（ｃ）］。
次に、バイアススパッタ法により、Al−１％Siを被着
し、コンタクトホールおよび配線溝を完全に埋め込み、
第１アルミニウム配線207を形成する。然る後、表面全
体に余剰に被着したAl−１％Siを異方性ドライエッチン
グにより除去する［第２図（ｄ）］。この工程でBPSG膜
表面にアルミニウムのエッチング残りを生じさせないよ
うにするには、下地のBPSG膜の平坦化が肝要である。と
いうのはバイアススパッタ法により、コンタクトホール
および配線溝が埋まる条件でAl−１％Siを被着した場
合、下地の第1BPSG膜206の形状にかかわらず、スパッタ
後の表面はほぼ平坦になるため、下地に段差が残ってい
ると、余剰のAl−１％Siを除去した際に下地の凹部にエ
ッチング残りが生じてしまうからである。
し、コンタクトホールおよび配線溝を完全に埋め込み、
第１アルミニウム配線207を形成する。然る後、表面全
体に余剰に被着したAl−１％Siを異方性ドライエッチン
グにより除去する［第２図（ｄ）］。この工程でBPSG膜
表面にアルミニウムのエッチング残りを生じさせないよ
うにするには、下地のBPSG膜の平坦化が肝要である。と
いうのはバイアススパッタ法により、コンタクトホール
および配線溝が埋まる条件でAl−１％Siを被着した場
合、下地の第1BPSG膜206の形状にかかわらず、スパッタ
後の表面はほぼ平坦になるため、下地に段差が残ってい
ると、余剰のAl−１％Siを除去した際に下地の凹部にエ
ッチング残りが生じてしまうからである。
このようにして第１層配線が形成された後、第2BPSG
膜208を1.5μｍの厚さに堆積する［第２図（ｅ）］。こ
こで、先の第２図（ａ）〜第２図（ｃ）の場合と同様な
方法で、第2BPSG膜208にコンタクトホールおよび第２層
配線のパターンと同一パターンの配線溝を形成する［第
２図（ｆ）］。次に、バイアススパッタ法によりコンタ
クトホールおよび配線パターンが埋まるようにAl−１％
Siを被着し、余剰に被着したAl−１％Siを異方性ドライ
エッチングにより除去すると、第１図に図示した半導体
装置が得られる。
膜208を1.5μｍの厚さに堆積する［第２図（ｅ）］。こ
こで、先の第２図（ａ）〜第２図（ｃ）の場合と同様な
方法で、第2BPSG膜208にコンタクトホールおよび第２層
配線のパターンと同一パターンの配線溝を形成する［第
２図（ｆ）］。次に、バイアススパッタ法によりコンタ
クトホールおよび配線パターンが埋まるようにAl−１％
Siを被着し、余剰に被着したAl−１％Siを異方性ドライ
エッチングにより除去すると、第１図に図示した半導体
装置が得られる。
なお、この例では、BPSG膜に対してコンタクトホール
を形成してから配線溝を形成していたが、この工程順を
逆にして、先に配線溝を形成するようにしてもよい。
を形成してから配線溝を形成していたが、この工程順を
逆にして、先に配線溝を形成するようにしてもよい。
次に、第３図を参照して本発明の他の実施例について
説明する。第３図において、第１図のものと同等の部分
には下２桁が共通する番号が付されているので、その部
分についての説明は省略するが、この実施例は、第１図
の実施例と比較して、コンタクトホール部分に選択成長
されたタングステンを用いている点が相違している。即
ち、第１図の実施例で、第１アルミニウム配線107を用
いていたところに第１タングステン層310と第１アルミ
ニウム配線307′を用いており、同様に第２アルミニウ
ム配線109を用いていたところに、第２タングステン層3
11と第２アルミニウム配線309′を用いている。このよ
うにコンタクトホール部分に選択成長法によるタングス
テンを用いると、高アスペクト比のコンタクトホールの
埋め込みが可能となるので、この実施例は、コンタクト
サイズの微細化に対しても対応できるものである。
説明する。第３図において、第１図のものと同等の部分
には下２桁が共通する番号が付されているので、その部
分についての説明は省略するが、この実施例は、第１図
の実施例と比較して、コンタクトホール部分に選択成長
されたタングステンを用いている点が相違している。即
ち、第１図の実施例で、第１アルミニウム配線107を用
いていたところに第１タングステン層310と第１アルミ
ニウム配線307′を用いており、同様に第２アルミニウ
ム配線109を用いていたところに、第２タングステン層3
11と第２アルミニウム配線309′を用いている。このよ
うにコンタクトホール部分に選択成長法によるタングス
テンを用いると、高アスペクト比のコンタクトホールの
埋め込みが可能となるので、この実施例は、コンタクト
サイズの微細化に対しても対応できるものである。
次に、第３図の実施例の製造方法について説明する。
第２図の例と同一の手順により、第２図（ｃ）の状態と
した後、WF6＋SiH4を使用した選択CVD法により、第1BPS
G膜306に開口したコンタクトホール内のみにタングステ
ンを成長し、第１タングステン層310を形成し、次い
で、Al−１％Siをバイアススパッタ法により被着し、第
1BPSG膜306内に形成された配線溝をAl−１％Siで満た
し、余剰なAl−１％Siを異方性ドライエッチングにより
除去する。次に、先の例と同様に、膜厚1.5μｍの第2BP
SG膜308を堆積し、前述の例で第２図（ｅ）、第２図
（ｆ）の状態を得た手順と同一の手順により、第2BPSG
膜308にコンタクトホールおよび配線溝を形成する。次
いで、第2BPSG膜308に開口されたコンタクトホール内に
WF6＋SIH4を使用した選択CVD法により、第２タングステ
ン層311を形成し、続いて、Al−１％Siをバイアススパ
ッタ法により被着し、第2BPSG膜内の配線溝を埋め込
み、余剰に被着したAl−１％Siを異方性ドライエッチン
グにより除去して、第３図に図示したものとする。
第２図の例と同一の手順により、第２図（ｃ）の状態と
した後、WF6＋SiH4を使用した選択CVD法により、第1BPS
G膜306に開口したコンタクトホール内のみにタングステ
ンを成長し、第１タングステン層310を形成し、次い
で、Al−１％Siをバイアススパッタ法により被着し、第
1BPSG膜306内に形成された配線溝をAl−１％Siで満た
し、余剰なAl−１％Siを異方性ドライエッチングにより
除去する。次に、先の例と同様に、膜厚1.5μｍの第2BP
SG膜308を堆積し、前述の例で第２図（ｅ）、第２図
（ｆ）の状態を得た手順と同一の手順により、第2BPSG
膜308にコンタクトホールおよび配線溝を形成する。次
いで、第2BPSG膜308に開口されたコンタクトホール内に
WF6＋SIH4を使用した選択CVD法により、第２タングステ
ン層311を形成し、続いて、Al−１％Siをバイアススパ
ッタ法により被着し、第2BPSG膜内の配線溝を埋め込
み、余剰に被着したAl−１％Siを異方性ドライエッチン
グにより除去して、第３図に図示したものとする。
なお、以上の実施例では、全ての配線層を完全平坦化
していたが、必ずしもこのようにする必要はなく、２層
配線の場合であれば第１層のみを、また、３層配線の場
合であれば第１、第２層のみをあるいは第２層のみを本
発明による完全平坦化配線層としてもよい。
していたが、必ずしもこのようにする必要はなく、２層
配線の場合であれば第１層のみを、また、３層配線の場
合であれば第１、第２層のみをあるいは第２層のみを本
発明による完全平坦化配線層としてもよい。
［発明の効果］ 以上説明したように、本発明は、層間絶縁膜にコンタ
クトホールと、配線パターンと同一パターンの配線溝と
を形成し、このコンタクトホールと配線溝とを配線材料
で埋め込み、配線としたものであるので、本発明によれ
ば、下記の効果が期待できる。
クトホールと、配線パターンと同一パターンの配線溝と
を形成し、このコンタクトホールと配線溝とを配線材料
で埋め込み、配線としたものであるので、本発明によれ
ば、下記の効果が期待できる。
（１） 配線により段差を生じることがなく、段差軽減
の目的で配線の膜厚を薄くする必要がなくなるので、中
間層の金属配線においても、従来最上層にのみ使用され
ていた厚い膜厚の金属配線を使用することができる。従
って、エレクトロマイグレーションが生じにくくなり、
また、中間層の金属配線の用途も広がる。
の目的で配線の膜厚を薄くする必要がなくなるので、中
間層の金属配線においても、従来最上層にのみ使用され
ていた厚い膜厚の金属配線を使用することができる。従
って、エレクトロマイグレーションが生じにくくなり、
また、中間層の金属配線の用途も広がる。
（２） 従来の平坦化技術のように塗布法による絶縁層
を設けたものではないので、層間絶縁膜を３層の絶縁層
によって形成する必要はなくなり、製造工程が簡略化す
る。
を設けたものではないので、層間絶縁膜を３層の絶縁層
によって形成する必要はなくなり、製造工程が簡略化す
る。
（３） 配線形成による段差が生じないので、層を重ね
ても段差による加工精度の低下が生じることがない。従
って、１層分の配線を形成する技術と同一レベルの技術
で３層以上の金属配線が実現できる。
ても段差による加工精度の低下が生じることがない。従
って、１層分の配線を形成する技術と同一レベルの技術
で３層以上の金属配線が実現できる。
第１図は、本発明の一実施例により製作された半導体装
置の断面図、第２図（ａ）〜第２図（ｆ）は、本発明の
一実施例の製造工程順を示す断面図、第３図は、本発明
の他の実施例により製作された半導体装置の断面図、第
４図は、従来例の断面図である。 101、201、301、401……シリコン基板、102、202、30
2、402……ｎ型拡散層、103、104、203、204、303、30
4、403、404、412、414……二酸化シリコン層、105、20
5、305、405……多結晶シリコン、106、206、306……第
1BPSG膜、108、208、308……第2BPSG膜、107、207、30
7′、407……第１アルミニウム配線、109、309′、409
……第２アルミニウム配線、310……第１タングステン
層、311……第２タングステン層。
置の断面図、第２図（ａ）〜第２図（ｆ）は、本発明の
一実施例の製造工程順を示す断面図、第３図は、本発明
の他の実施例により製作された半導体装置の断面図、第
４図は、従来例の断面図である。 101、201、301、401……シリコン基板、102、202、30
2、402……ｎ型拡散層、103、104、203、204、303、30
4、403、404、412、414……二酸化シリコン層、105、20
5、305、405……多結晶シリコン、106、206、306……第
1BPSG膜、108、208、308……第2BPSG膜、107、207、30
7′、407……第１アルミニウム配線、109、309′、409
……第２アルミニウム配線、310……第１タングステン
層、311……第２タングステン層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−152040（ＪＰ，Ａ) 特開 昭57−167659（ＪＰ，Ａ) 特開 昭57−184248（ＪＰ，Ａ) 特開 昭59−16346（ＪＰ，Ａ) 特開 昭61−279125（ＪＰ，Ａ) 特開 昭57−79617（ＪＰ，Ａ)
Claims (3)
- 【請求項１】素子が作り込まれ、段差を有する半導体基
板上に層間絶縁膜を形成する第１の工程と、前記第１の
工程において形成された層間絶縁膜の表面を平坦化する
第２の工程と、前記層間絶縁膜を選択的にエッチングし
て前記素子の構成要素の一部表面を露出させるコンタク
トホールを開口する第３の工程と、前記層間絶縁膜を選
択的にエッチングして前記層間絶縁膜の表面に形成すべ
き配線パターン形状の前記コンタクトホールと連なり上
方に開口する配線溝を形成する第４の工程と、導電材料
を堆積し表面が完全平坦化されるようにエッチバックを
行って、前記コンタクトホールと前記配線溝とを埋め込
む金属導電体層を形成する第５の工程と、 を有する半導体装置の製造方法。 - 【請求項２】素子が作り込まれ、段差を有する半導体基
板上に層間絶縁膜を形成する第１の工程と、前記第１の
工程において形成された層間絶縁膜の表面を平坦化する
第２の工程と、前記層間絶縁膜を選択的にエッチングし
て前記層間絶縁膜の表面に形成すべき配線パターン形状
のコンタクトホールと連なり上方に開口する配線溝を形
成する第３の工程と、前記層間絶縁膜を選択的にエッチ
ングして前記素子の構成要素の一部表面を露出させる前
記コンタクトホールを開口する第４の工程と、導電材料
を堆積し表面が完全平坦化されるようにエッチバックを
行って、前記コンタクトホールと前記配線溝とを埋め込
む金属導電体層を形成する第５の工程と、 を有する半導体装置の製造方法。 - 【請求項３】前記第５の工程の後、平坦な層間絶縁膜を
形成し、その内部に下層の導電体層へのコンタクトホー
ルと配線溝とを開設し、該コンタクトホールと該配線溝
とを金属導電体層によって埋め込む工程が１ないし複数
回付加されることを特徴とする請求項１または２記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63280000A JP2723560B2 (ja) | 1988-11-05 | 1988-11-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63280000A JP2723560B2 (ja) | 1988-11-05 | 1988-11-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02126654A JPH02126654A (ja) | 1990-05-15 |
| JP2723560B2 true JP2723560B2 (ja) | 1998-03-09 |
Family
ID=17618910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63280000A Expired - Fee Related JP2723560B2 (ja) | 1988-11-05 | 1988-11-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723560B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152040A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
-
1988
- 1988-11-05 JP JP63280000A patent/JP2723560B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02126654A (ja) | 1990-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2576820B2 (ja) | コンタクト・プラグの製造方法 | |
| US5008216A (en) | Process for improved contact stud structure for semiconductor devices | |
| US5008730A (en) | Contact stud structure for semiconductor devices | |
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JPH05267471A (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH10294314A (ja) | 半導体装置およびその製造方法 | |
| JPH06177127A (ja) | 配線形成方法 | |
| JPH0611045B2 (ja) | 多層配線の製造方法 | |
| JP3074841B2 (ja) | 半導体装置の製造方法 | |
| JPS63271958A (ja) | 多層配線形成方法 | |
| KR960004078B1 (ko) | 금속박막 적층구조를 사용한 콘택 형성방법 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH07135209A (ja) | 多層配線構造およびその製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPH02151034A (ja) | 半導体装置の製造方法 | |
| JPH1145936A (ja) | 半導体装置およびその製造方法 | |
| JPH11265938A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |