JPS61152040A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61152040A JPS61152040A JP27309984A JP27309984A JPS61152040A JP S61152040 A JPS61152040 A JP S61152040A JP 27309984 A JP27309984 A JP 27309984A JP 27309984 A JP27309984 A JP 27309984A JP S61152040 A JPS61152040 A JP S61152040A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- aluminum film
- aluminum
- semiconductor device
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置の製造方法、%に基体表面上におけ
る配線形成技術に関する。
る配線形成技術に関する。
IC,LSIなどの半導体集積回路装置において、半導
体基体表面に形成された素子に対し低抵抗接続する電極
や配線を形成する場合、通常、全面蒸着等により形成し
たアルミニウム膜をホトレジストを用いる選択エツチン
グ技術により不要部分を取り除く方法が採用されており
、この方法は■工業調査会発行、「電子材料41982
年3月号、938〜p44等に記載されている。
体基体表面に形成された素子に対し低抵抗接続する電極
や配線を形成する場合、通常、全面蒸着等により形成し
たアルミニウム膜をホトレジストを用いる選択エツチン
グ技術により不要部分を取り除く方法が採用されており
、この方法は■工業調査会発行、「電子材料41982
年3月号、938〜p44等に記載されている。
第8図乃至第11図は、これまでの半導体装置における
第1層目のアルミニウム配線形成法の例を示すものであ
り、以下、工程順に説明する。
第1層目のアルミニウム配線形成法の例を示すものであ
り、以下、工程順に説明する。
(1)半導体基体1の主面KA択拡散により素子を形成
し、その際に表面上に形成された酸化膜(Sins)な
どの絶縁膜2に対し、ホトエツチングを行1てコンタク
ト・ホール3をあける。(第8図) (2)全面にアルミニウム膜4を蒸着等によりデボジシ
言ンする。(第9図) (31感光性耐食樹脂、たとえばネガタイプのホトレジ
スト5を全面VC塗布し、マスク6を通して紫外線7等
を照射し、部分的に露光されたホトレジストを現像処理
することKよりレジストパターンを作成する。(第10
図) (41このあと、レジストをマスクにしてアルミニウム
をエッチし、配線パターンを得る。(第11図)上記の
ような配線形成法によれば下記の問題がある。工程13
+で紫外線照射時に、第10図に示すように、下地アル
ミニウム膜4からの照射光の反射、すなわちハレーシ璽
ン現象が起り、マスク6によって遮光された部分に光(
点線で示す)があたる。レジストにはある程度の吸光剤
が入っているが、ハレーシ1ンを全くなくすことはでき
ず、遮光部分のレジストの一部が硬化して、完成時には
第11図に示すようにアルミニウム残存部13ができて
短絡を起こす。また、この上に層間絶縁膜を形成した場
合表面で段差を生じ、上部配線の断線の原因となる、な
お、ポジタイプのレジストを用いる場合にはマスクのパ
ターンが逆になり配線の一部がエッチされ、て断線を起
こすことがある。
し、その際に表面上に形成された酸化膜(Sins)な
どの絶縁膜2に対し、ホトエツチングを行1てコンタク
ト・ホール3をあける。(第8図) (2)全面にアルミニウム膜4を蒸着等によりデボジシ
言ンする。(第9図) (31感光性耐食樹脂、たとえばネガタイプのホトレジ
スト5を全面VC塗布し、マスク6を通して紫外線7等
を照射し、部分的に露光されたホトレジストを現像処理
することKよりレジストパターンを作成する。(第10
図) (41このあと、レジストをマスクにしてアルミニウム
をエッチし、配線パターンを得る。(第11図)上記の
ような配線形成法によれば下記の問題がある。工程13
+で紫外線照射時に、第10図に示すように、下地アル
ミニウム膜4からの照射光の反射、すなわちハレーシ璽
ン現象が起り、マスク6によって遮光された部分に光(
点線で示す)があたる。レジストにはある程度の吸光剤
が入っているが、ハレーシ1ンを全くなくすことはでき
ず、遮光部分のレジストの一部が硬化して、完成時には
第11図に示すようにアルミニウム残存部13ができて
短絡を起こす。また、この上に層間絶縁膜を形成した場
合表面で段差を生じ、上部配線の断線の原因となる、な
お、ポジタイプのレジストを用いる場合にはマスクのパ
ターンが逆になり配線の一部がエッチされ、て断線を起
こすことがある。
これらの上記した点は半導体装置が微細化し、配線幅や
配線間隔が狭くなる場合にとくに顕著となることが本発
明が行なった検討により明らかとなった。
配線間隔が狭くなる場合にとくに顕著となることが本発
明が行なった検討により明らかとなった。
(発明の目的〕
本発明の一つの目的は、ホトレジスト露光工程でのハレ
ーシ冒ンによるレジストパターンの不良をなくし、微細
配線構造であっても、断線や短絡のない配線を得る配線
形成法を提供することにある。
ーシ冒ンによるレジストパターンの不良をなくし、微細
配線構造であっても、断線や短絡のない配線を得る配線
形成法を提供することにある。
本発明の他の目的は配線による段差がなく表面の平坦化
ができる配線形成法を提供することKある。
ができる配線形成法を提供することKある。
本mビおいて開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、基体上にアルミニウム電極又は配線を形成す
るkあたって、基体表面上に形成された絶縁物層の表面
に所要とする配線の幅と厚さに対応する溝穴を堀り、こ
の溝穴を埋めこむようにアルミニウム膜を形成し、この
アルミニウム膜の上記配線忙不要となる部分を取り除く
ことにより、上記溝穴に埋め込まれたアルミニウム膜よ
りなる配線を形成するものであって、この方法によれば
、絶縁膜に溝穴の形成のためのホトレジスト処理で下地
よりのハレーシ曹/によるレジストパターンの不良がな
く、したがって微細配線の場合であっても、断線や短絡
不良が解消されて、前記発明の目的を達成できる。
るkあたって、基体表面上に形成された絶縁物層の表面
に所要とする配線の幅と厚さに対応する溝穴を堀り、こ
の溝穴を埋めこむようにアルミニウム膜を形成し、この
アルミニウム膜の上記配線忙不要となる部分を取り除く
ことにより、上記溝穴に埋め込まれたアルミニウム膜よ
りなる配線を形成するものであって、この方法によれば
、絶縁膜に溝穴の形成のためのホトレジスト処理で下地
よりのハレーシ曹/によるレジストパターンの不良がな
く、したがって微細配線の場合であっても、断線や短絡
不良が解消されて、前記発明の目的を達成できる。
第1図乃至第6図は本発明の一実施例を示すものであっ
て、半導体装ff1Kおける配線形成プロセスの工程断
面図である。
て、半導体装ff1Kおける配線形成プロセスの工程断
面図である。
ill n型単結晶半導体(8i)基板lの主面に選
択拡散技術により素子(たとえばp型拡散層)を形成す
る。この選択拡散の際に基板表面に形成された熱酸化膜
をいったん除去するか、あるいはそのままでその上にC
VD(気相化学析出)技術による5ins又はPSG(
リン・シリケートガラス)等及び耐熱性有機絶縁膜の絶
縁膜の絶縁膜8を厚く形成する。この絶縁膜の厚さは求
めるアルミニウム配線の厚さよりも充分に厚くする。(
第1図)(2) 全面に感光性耐食樹脂、たとえばネ
ガ型ホトレジスト5を塗布し、マスク6を通して紫外線
又は超紫外光7を照射し、部分的に露光されたホトレジ
ストを現像処理することKよりレジストパターン5aを
作成する。(第2図) (31上記レジストパターン5aをマスクにして絶縁膜
8を選択エッチし、求める配線の厚さと幅に対応する深
さと幅の溝穴9をあける。(第3図)(4: 上記工
程(2)(31と同様の方法により、溝穴9の一部より
下地に貫通するコンタクトホール10をあける。(第4
図) (51全面にアルミニウムを蒸着又はスパッタリングに
よりデポジットし、上記溝穴9を埋めこむよ5に充分な
厚さのアルミニウム膜11を形成する。
択拡散技術により素子(たとえばp型拡散層)を形成す
る。この選択拡散の際に基板表面に形成された熱酸化膜
をいったん除去するか、あるいはそのままでその上にC
VD(気相化学析出)技術による5ins又はPSG(
リン・シリケートガラス)等及び耐熱性有機絶縁膜の絶
縁膜の絶縁膜8を厚く形成する。この絶縁膜の厚さは求
めるアルミニウム配線の厚さよりも充分に厚くする。(
第1図)(2) 全面に感光性耐食樹脂、たとえばネ
ガ型ホトレジスト5を塗布し、マスク6を通して紫外線
又は超紫外光7を照射し、部分的に露光されたホトレジ
ストを現像処理することKよりレジストパターン5aを
作成する。(第2図) (31上記レジストパターン5aをマスクにして絶縁膜
8を選択エッチし、求める配線の厚さと幅に対応する深
さと幅の溝穴9をあける。(第3図)(4: 上記工
程(2)(31と同様の方法により、溝穴9の一部より
下地に貫通するコンタクトホール10をあける。(第4
図) (51全面にアルミニウムを蒸着又はスパッタリングに
よりデポジットし、上記溝穴9を埋めこむよ5に充分な
厚さのアルミニウム膜11を形成する。
次いでこの上に感光性耐食樹脂、たとえばネガタイプの
ホトレジスト12を塗布する。このホトレジスト12は
アルミニウム膜11の凹部を埋めて表面が平坦化した状
態で形成される。(第5図)(61ホトレジストをベー
クして硬化させた後、アルミニウムとホトレジストが同
一のエッチレートになる条件でエッチする。この場合、
たとえば、ガス:He+CC#、#ガス流量:He40
SCCM+C(1,80sccM、圧力=8パスカル(
Pa)。
ホトレジスト12を塗布する。このホトレジスト12は
アルミニウム膜11の凹部を埋めて表面が平坦化した状
態で形成される。(第5図)(61ホトレジストをベー
クして硬化させた後、アルミニウムとホトレジストが同
一のエッチレートになる条件でエッチする。この場合、
たとえば、ガス:He+CC#、#ガス流量:He40
SCCM+C(1,80sccM、圧力=8パスカル(
Pa)。
出カニ300〜400Wでドライエッチする。
40SCCMという量は、1分間に1気圧のもとで、4
00Cのガスが流れる量である。
00Cのガスが流れる量である。
この結果1表面が平均にエッチされて第6図に示すよう
な配線パターンが得られる。
な配線パターンが得られる。
以上実施例で説明した本発明によれば下記のように効果
が得られる。
が得られる。
111 アルミニウム膜を直接にホトレジストにより
パターン化するのではなくて、絶縁膜をパターン化して
からアルミニウムを埋め込むものであるために、ハレー
シlン現象を生ずることなく、したがってアルミニウム
配線の短絡や断線が生じることなく、半導体装置の信頼
性が向上する。
パターン化するのではなくて、絶縁膜をパターン化して
からアルミニウムを埋め込むものであるために、ハレー
シlン現象を生ずることなく、したがってアルミニウム
配線の短絡や断線が生じることなく、半導体装置の信頼
性が向上する。
(2: 配線層を埋め込むため、段差がなく、表面の
平坦な層間膜やパッシベーション(絶縁保fi膜)が得
られる。
平坦な層間膜やパッシベーション(絶縁保fi膜)が得
られる。
(3; 配線の幅や間隔が狭い場合にも短絡や断線が
なく、微細な配線構造が得られる。
なく、微細な配線構造が得られる。
以上本発明者によってなされた発明を実施例にもとづき
、具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
、具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
たとえば、第7図は本発明をアルミニウム27N配線に
適用した場合の例を断面図で示すものである。
適用した場合の例を断面図で示すものである。
同図において、8は第1層の絶縁膜であって、その表面
部分に溝穴があけられ、この中に第1層のアルミニウム
配線11が埋め込まれる。14は第2層の絶縁膜であっ
てその表面部分に溝穴があけられ(その一部は貫通する
)、この中に第2層アルミニウム配線15が埋め込まれ
、一部で第1層アルミニウム配線IHC接続する。
部分に溝穴があけられ、この中に第1層のアルミニウム
配線11が埋め込まれる。14は第2層の絶縁膜であっ
てその表面部分に溝穴があけられ(その一部は貫通する
)、この中に第2層アルミニウム配線15が埋め込まれ
、一部で第1層アルミニウム配線IHC接続する。
16は最終(第3層)の絶縁膜で第2層アルミニウム配
線15を埋めこんでいる。
線15を埋めこんでいる。
上記発明においては、配線層が絶縁膜の溝穴内に埋め込
まれ、各層の表面の平坦化が得られるため、下層の配線
による段差が全くなく、微細構造であって配線の短絡や
断線をなくすことができる。
まれ、各層の表面の平坦化が得られるため、下層の配線
による段差が全くなく、微細構造であって配線の短絡や
断線をなくすことができる。
〔利用分野〕
本発明は半導体装置の製造法一般に適用でき、特に微細
配線構造の形成に応用した場合有効である。
配線構造の形成に応用した場合有効である。
第1図乃至第6図は本発明の一実施例を示す半導体装置
の製造プロセス工程断面図である。 第7図は本発明の他の実施例を示す半導体装置の断面図
である。 第8図乃至第11図はこれまでの半導体装置の製造プロ
セスの例を示す工程断面図である。 l・・・半導体基体、2・・・表面酸化膜、3・・・コ
ンタクトホール、4・・・アルミニウム膜、5・・・ホ
トレジスト、6・・・マスク、7・・・紫外線、8・・
・絶縁膜、9・・・溝穴、10・・・コンタクトホール
、11・・・アルミニウム膜、12・・・ホトレジスト
、13・・・アルミニウム残存部。 轡〜\ 代理人 弁理士 高 橋 明 夫 第 1 図 第 5 図 第 6 図 第 8 図 第10図 第11図 第 7 図
の製造プロセス工程断面図である。 第7図は本発明の他の実施例を示す半導体装置の断面図
である。 第8図乃至第11図はこれまでの半導体装置の製造プロ
セスの例を示す工程断面図である。 l・・・半導体基体、2・・・表面酸化膜、3・・・コ
ンタクトホール、4・・・アルミニウム膜、5・・・ホ
トレジスト、6・・・マスク、7・・・紫外線、8・・
・絶縁膜、9・・・溝穴、10・・・コンタクトホール
、11・・・アルミニウム膜、12・・・ホトレジスト
、13・・・アルミニウム残存部。 轡〜\ 代理人 弁理士 高 橋 明 夫 第 1 図 第 5 図 第 6 図 第 8 図 第10図 第11図 第 7 図
Claims (1)
- 【特許請求の範囲】 1、基体上に形成された絶縁物層の表面に所要とする配
線の幅と厚さに対応する溝穴を堀り、この溝穴を埋めこ
むようにアルミニウム膜を形成し、このアルミニウム膜
の上記配線に不要の部分を取り除くことにより、上記溝
穴に埋めこまれたアルミニウム膜よりなる配線を形成す
ることを特徴とする半導体装置の製造方法。 2、上記アルミニウム膜の不要部分を取り除くために、
上記アルミニウム膜表面の凹部を埋めこむように適当な
絶縁物膜を形成し、この絶縁物とアルミニウムと同一エ
ッチレイトになる条件で表面からエッチを行う特許請求
の範囲第1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27309984A JPS61152040A (ja) | 1984-12-26 | 1984-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27309984A JPS61152040A (ja) | 1984-12-26 | 1984-12-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61152040A true JPS61152040A (ja) | 1986-07-10 |
Family
ID=17523122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27309984A Pending JPS61152040A (ja) | 1984-12-26 | 1984-12-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61152040A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63155647A (ja) * | 1986-12-18 | 1988-06-28 | Sanyo Electric Co Ltd | 多層配線の形成方法 |
JPH01149436A (ja) * | 1987-12-04 | 1989-06-12 | Nec Yamagata Ltd | 平坦化された配線を有する半導体装置の製造方法 |
JPH01181442A (ja) * | 1988-01-08 | 1989-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US4920070A (en) * | 1987-02-19 | 1990-04-24 | Fujitsu Limited | Method for forming wirings for a semiconductor device by filling very narrow via holes |
JPH02126654A (ja) * | 1988-11-05 | 1990-05-15 | Nec Corp | 半導体装置 |
JPH02263439A (ja) * | 1989-04-03 | 1990-10-26 | Nec Yamaguchi Ltd | 半導体集積回路 |
US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
JPH0613470A (ja) * | 1992-06-24 | 1994-01-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6093633A (en) * | 1996-02-29 | 2000-07-25 | Nec Corporation | Method of making a semiconductor device |
-
1984
- 1984-12-26 JP JP27309984A patent/JPS61152040A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63155647A (ja) * | 1986-12-18 | 1988-06-28 | Sanyo Electric Co Ltd | 多層配線の形成方法 |
US4920070A (en) * | 1987-02-19 | 1990-04-24 | Fujitsu Limited | Method for forming wirings for a semiconductor device by filling very narrow via holes |
JPH01149436A (ja) * | 1987-12-04 | 1989-06-12 | Nec Yamagata Ltd | 平坦化された配線を有する半導体装置の製造方法 |
JPH01181442A (ja) * | 1988-01-08 | 1989-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH02126654A (ja) * | 1988-11-05 | 1990-05-15 | Nec Corp | 半導体装置 |
JPH02263439A (ja) * | 1989-04-03 | 1990-10-26 | Nec Yamaguchi Ltd | 半導体集積回路 |
US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
JPH0613470A (ja) * | 1992-06-24 | 1994-01-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5926732A (en) * | 1992-06-24 | 1999-07-20 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor device |
US6093633A (en) * | 1996-02-29 | 2000-07-25 | Nec Corporation | Method of making a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
US4321104A (en) | Photoetching method | |
JPH0573338B2 (ja) | ||
JPS61152040A (ja) | 半導体装置の製造方法 | |
JPH0427702B2 (ja) | ||
JPH0750694B2 (ja) | 導電層形成方法 | |
US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
JPS59195844A (ja) | 半導体装置の製造方法 | |
KR100368090B1 (ko) | 비감광성폴리이미드수지절연막의콘택홀형성방법 | |
KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
JPS607736A (ja) | 半導体装置の製造方法 | |
KR100248809B1 (ko) | 반도체 장치 제조방법 | |
JPH07161720A (ja) | 半導体装置及びその製造方法 | |
JPS6059737A (ja) | 半導体装置の製造方法 | |
JPH058856B2 (ja) | ||
KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
JPS5936944A (ja) | 多層配線形成方法 | |
JPS60102757A (ja) | 半導体装置の製造方法 | |
JPS6362352A (ja) | 半導体装置の製造方法 | |
JPS641935B2 (ja) | ||
JPS60785B2 (ja) | Mos型半導体装置の製造方法 | |
JPH02237137A (ja) | 半導体装置の製造方法 | |
JPS6148922A (ja) | 半導体装置の製造方法 | |
JPS59163838A (ja) | 半導体装置の製造方法 | |
JPS5936943A (ja) | 多層配線形成方法 |