JPH01181442A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01181442A JPH01181442A JP287388A JP287388A JPH01181442A JP H01181442 A JPH01181442 A JP H01181442A JP 287388 A JP287388 A JP 287388A JP 287388 A JP287388 A JP 287388A JP H01181442 A JPH01181442 A JP H01181442A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- mask
- interlayer insulating
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010410 layer Substances 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 2
- 238000005553 drilling Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002362 mulch Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関し、ゲート電極と配
線との層間絶縁膜に溝を堀り配線材料を埋めこむことに
より配線パターンを形成し、第２ノー目配線に対する下
地層間絶縁膜全平坦にすることを目的としたものである
。
線との層間絶縁膜に溝を堀り配線材料を埋めこむことに
より配線パターンを形成し、第２ノー目配線に対する下
地層間絶縁膜全平坦にすることを目的としたものである
。
従来の技術
従来の技術としては、ゲート電極と配線との゛層間絶縁
膜堆積後、配線材料を蒸着又はスパッタリング法により
堆積し、配線パターンマスクを用いて不必要な配線材料
をドライエツチングし、配線パターンを形成し走後エッ
チバック法、ＳＯＧ法。
膜堆積後、配線材料を蒸着又はスパッタリング法により
堆積し、配線パターンマスクを用いて不必要な配線材料
をドライエツチングし、配線パターンを形成し走後エッ
チバック法、ＳＯＧ法。
元ＣＶＤ法あるいは、これらの組み合わせにより平坦化
を行うものがある。
を行うものがある。
発明が解決しようとする課題
第１層目配線パターンを配線材料自体をドライエッチす
ることによフ形成する場合、第２層目配紡との層間絶縁
膜の平坦化が困難であり、多大な労力を要する。
ることによフ形成する場合、第２層目配紡との層間絶縁
膜の平坦化が困難であり、多大な労力を要する。
又、完全に平坦にならないため、第２層目配線の断線等
の問題が生じる。
の問題が生じる。
本発明は以上のような従来の半導体装置の製造方法の諸
欠点に鑑みて考案研究した結果なされたものである。
欠点に鑑みて考案研究した結果なされたものである。
課題を解決するだめの手段
本発明では、ゲート電極上に層間絶縁膜を十分に厚く堆
積し配線パターンの反転領域をドライエッチし、そこに
配線材料を埋め込む。次に、配線パターン上面が露出す
るまで配線材料をドライエッチし、その上に第２層目配
線との層間絶縁膜を堆積することにより、第２層目配線
を十分平坦な下地層間絶縁膜の上に形成できるようにし
た。
積し配線パターンの反転領域をドライエッチし、そこに
配線材料を埋め込む。次に、配線パターン上面が露出す
るまで配線材料をドライエッチし、その上に第２層目配
線との層間絶縁膜を堆積することにより、第２層目配線
を十分平坦な下地層間絶縁膜の上に形成できるようにし
た。
作用
埋め込み型配線パターン形成法を用いることにより、コ
ンタクト孔形成用マスクと配線パターン形成用のマスク
を同一マスクで賄うことができる。
ンタクト孔形成用マスクと配線パターン形成用のマスク
を同一マスクで賄うことができる。
微細なパターン形成時には、マスク合わせずれ等により
コンタクト孔と配線パターンとがずれ、コンタクト抵抗
の増大や隣の配線パターンとショー卜する恐れがあり、
共用マスクを用いることによりこの問題もなくなる。
コンタクト孔と配線パターンとがずれ、コンタクト抵抗
の増大や隣の配線パターンとショー卜する恐れがあり、
共用マスクを用いることによりこの問題もなくなる。
実施例
以下に本発明の一実施例について図面とともに説明する
。
。
第１図から第４図に埋め込み型配線パターン形成法の流
れを示す。第１図では、シリコン基板４上にゲート絶縁
膜２を介して設けられたポリシリコンゲート１上に層間
絶縁膜ム５を７００ｎｍ程度堆積し、コンタクト孔６を
ドライエッチによって開けてからム４を堆積する。次に
ムＥをコンタクト孔６上面が現れるまでドライエッチし
、再び層間絶縁膜Ａをｓｏｏｎｍ程度堆積した後、第１
層目ム１９の反転パターンマスクとなるレジスト８を形
成する。
れを示す。第１図では、シリコン基板４上にゲート絶縁
膜２を介して設けられたポリシリコンゲート１上に層間
絶縁膜ム５を７００ｎｍ程度堆積し、コンタクト孔６を
ドライエッチによって開けてからム４を堆積する。次に
ムＥをコンタクト孔６上面が現れるまでドライエッチし
、再び層間絶縁膜Ａをｓｏｏｎｍ程度堆積した後、第１
層目ム１９の反転パターンマスクとなるレジスト８を形
成する。
第２図では、レジスト８をマスクにしてコンタクト孔ム
ロ内のムｅ７上面が現れるまで層間絶縁膜ムロをドライ
エッチし第１層目ム４９を埋め込む０ 第３図では第１層目ム１９の上面が現れるまでドライエ
ッチし平坦化する。そして、残ったアルミが第１層目ム
ｌパターンとなる。
ロ内のムｅ７上面が現れるまで層間絶縁膜ムロをドライ
エッチし第１層目ム４９を埋め込む０ 第３図では第１層目ム１９の上面が現れるまでドライエ
ッチし平坦化する。そして、残ったアルミが第１層目ム
ｌパターンとなる。
第４図では、平坦化された第１層目ムｅ９と層間絶縁膜
ム５の上に層′間絶縁膜Ｂ１２を堆積し、コンタクト孔
Ｂ１３を開けてから第２層目ムＪ、１４を堆積し、パタ
ーン形成後保護膜１６を堆積すゐ最後にパッド窓１６を
開ける。
ム５の上に層′間絶縁膜Ｂ１２を堆積し、コンタクト孔
Ｂ１３を開けてから第２層目ムＪ、１４を堆積し、パタ
ーン形成後保護膜１６を堆積すゐ最後にパッド窓１６を
開ける。
又、第４図では、コンタクト孔１６と第１層目人７１９
との形成を兼用するマスクを用いているためＡｇパター
ンが１１のような形となる。
との形成を兼用するマスクを用いているためＡｇパター
ンが１１のような形となる。
発明の効果
本発明は以上のような構成からなるものであり、埋め込
み型配線パターン形成法により第２層目配線のための下
地絶縁膜の平坦度をより良く且つ容易にすることができ
るものである。又、コンタクト孔形成用マスクと配線パ
ターン形成用マスクを同一マスクにすることにより、マ
スク数を削減し工程数の削減を行うことができるもので
ある。
み型配線パターン形成法により第２層目配線のための下
地絶縁膜の平坦度をより良く且つ容易にすることができ
るものである。又、コンタクト孔形成用マスクと配線パ
ターン形成用マスクを同一マスクにすることにより、マ
スク数を削減し工程数の削減を行うことができるもので
ある。
第１図から第４図は本発明の一実施例における埋め込み
型配線パターン形成方法を示す工程図である。 １・・・・・・ポリシリコン、２・・・・・・酸化膜、
３・・・・・・拡散層、４・・・・・・シリコン基板、
５・・・・・・層間絶縁膜較６・・・・・・コンタクト
孔ム、７・・・・・・ム４．８・・・・・・レジスト、
９・・・・・・第１層目ムｌ、１０・・・・−・フィー
ルド酸化膜、１１・・・・・・コンタクト孔十第１層目
ムｌ。 １２・・・・・・層間絶縁膜Ｂ１１３・・・・・・コン
タクト孔Ｂ１１４・・・・・・第２層目配線、１６・・
・・・・保護膜、１６・・・・・・パッド窓。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名／−
−一序；リンリクン 第１図 ２−酸イｂ東 ３−弓広−＊層 第２図 １θ−ｍ−フィール）醗化謄 ／Ｉ−−−コンフッ号しす勿β／ｌ＠ｌｌ−／Ｚ−−−
／１間花神哄Ｂ ／３−一−コンタクト孔δ ／４−一一竿？４目Ａ！ ／ｓ−ｍ−杉た言蒼形１ ／６−−− パン）に 第４図
型配線パターン形成方法を示す工程図である。 １・・・・・・ポリシリコン、２・・・・・・酸化膜、
３・・・・・・拡散層、４・・・・・・シリコン基板、
５・・・・・・層間絶縁膜較６・・・・・・コンタクト
孔ム、７・・・・・・ム４．８・・・・・・レジスト、
９・・・・・・第１層目ムｌ、１０・・・・−・フィー
ルド酸化膜、１１・・・・・・コンタクト孔十第１層目
ムｌ。 １２・・・・・・層間絶縁膜Ｂ１１３・・・・・・コン
タクト孔Ｂ１１４・・・・・・第２層目配線、１６・・
・・・・保護膜、１６・・・・・・パッド窓。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名／−
−一序；リンリクン 第１図 ２−酸イｂ東 ３−弓広−＊層 第２図 １θ−ｍ−フィール）醗化謄 ／Ｉ−−−コンフッ号しす勿β／ｌ＠ｌｌ−／Ｚ−−−
／１間花神哄Ｂ ／３−一−コンタクト孔δ ／４−一一竿？４目Ａ！ ／ｓ−ｍ−杉た言蒼形１ ／６−−− パン）に 第４図
Claims (3)
- （１）半導体基板上にゲート絶縁膜を介して設けられた
ゲート電極と配線との層間絶縁膜に、配線パターンの反
転マスクを用いてドライエッチングにより溝を堀りその
溝に配線材料を埋め込むことにより配線パターンを形成
するようにした半導体装置の製造方法。 - （２）溝に第１層目の配線材料を堆積した後、配線パタ
ーンの上面が現れるまで配線材料をドライエッチングし
、その上部に第１層目配線と第２層目配線の層間絶縁膜
を堆積することにより層間絶縁膜上部を平坦化するよう
にした特許請求の範囲第１項に記載の半導体装置の製造
方法。 - （３）コンタクト孔形成用マスクに配線パターン形成用
マスクの反転マスクを加えることにより、マスク１枚で
、コンタクト孔と配線パターンの両者を形成するための
溝を堀り、そこに配線材料を埋め込むようにした特許請
求の範囲第１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP287388A JPH01181442A (ja) | 1988-01-08 | 1988-01-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP287388A JPH01181442A (ja) | 1988-01-08 | 1988-01-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01181442A true JPH01181442A (ja) | 1989-07-19 |
Family
ID=11541472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP287388A Pending JPH01181442A (ja) | 1988-01-08 | 1988-01-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01181442A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037147A (ja) * | 1983-08-10 | 1985-02-26 | Hitachi Ltd | 電極配線 |
| JPS61152040A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
| JPS61295665A (ja) * | 1985-06-25 | 1986-12-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62219639A (ja) * | 1986-03-20 | 1987-09-26 | Sony Corp | 半導体装置の製造方法 |
-
1988
- 1988-01-08 JP JP287388A patent/JPH01181442A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037147A (ja) * | 1983-08-10 | 1985-02-26 | Hitachi Ltd | 電極配線 |
| JPS61152040A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
| JPS61295665A (ja) * | 1985-06-25 | 1986-12-26 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62219639A (ja) * | 1986-03-20 | 1987-09-26 | Sony Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5308786A (en) | Trench isolation for both large and small areas by means of silicon nodules after metal etching | |
| JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
| JP3201221B2 (ja) | 半導体装置の製造方法 | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JPH05849B2 (ja) | ||
| JPH01181442A (ja) | 半導体装置の製造方法 | |
| JP3143993B2 (ja) | 半導体装置の製造方法 | |
| JP2874173B2 (ja) | 半導体装置の製造方法 | |
| JP3227722B2 (ja) | 半導体装置の製造方法 | |
| JPS6230494B2 (ja) | ||
| JPH05109715A (ja) | 半導体装置の製造方法 | |
| JPH05152449A (ja) | 半導体装置の製造方法 | |
| JPS5910274A (ja) | Ｍｉｓ型半導体装置 | |
| JPH03105947A (ja) | 半導体装置の製造方法 | |
| JPH0254659B2 (ja) | ||
| JPS6249643A (ja) | 半導体装置およびその製造方法 | |
| JPH01278742A (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH04162452A (ja) | 半導体装置の製造方法 | |
| JPH027432A (ja) | 半導体装置の製造方法 | |
| JPS61260652A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02138734A (ja) | 半導体装置の製造方法 | |
| JPS63266878A (ja) | 半導体集積回路装置 | |
| JPH0420261B2 (ja) | ||
| JPH02292819A (ja) | 半導体装置の製造方法 |