JPS6148922A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6148922A JPS6148922A JP59170687A JP17068784A JPS6148922A JP S6148922 A JPS6148922 A JP S6148922A JP 59170687 A JP59170687 A JP 59170687A JP 17068784 A JP17068784 A JP 17068784A JP S6148922 A JPS6148922 A JP S6148922A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- ultraviolet light
- photo
- far ultraviolet
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置製造工程のレジストマスク形成工程
、特に電極配線用レジストマスク形成工程において、コ
ンタクト窓部分に対し重ね合せずれの許容度を大きくす
ることのできる半導体装置の製造方法に関するものであ
る。
、特に電極配線用レジストマスク形成工程において、コ
ンタクト窓部分に対し重ね合せずれの許容度を大きくす
ることのできる半導体装置の製造方法に関するものであ
る。
従来例の構成とその問題点
従来、半導体装置製造のＡ７電極配線工程においては、
電極部や活性領域とをつなぐべきコンタクト窓を、絶縁
膜の所定の位置に開け、人ｌ膜を被着形成した後、ホト
レジストで、所定の人ｌ配線パターン部全マスクし、そ
の後、レジストパターンをマスクに人１’ｆｒ−エツチ
ング処理することで所定の人ｌ配線を形成している。
電極部や活性領域とをつなぐべきコンタクト窓を、絶縁
膜の所定の位置に開け、人ｌ膜を被着形成した後、ホト
レジストで、所定の人ｌ配線パターン部全マスクし、そ
の後、レジストパターンをマスクに人１’ｆｒ−エツチ
ング処理することで所定の人ｌ配線を形成している。
半導体素子の微細化にともない、人ｌ配線幅も細くなシ
、エツチング方法として、塩素系ガスプラズマを用いた
反応性イオンエツチングに代表されるドライエツチング
法が採用されてきた０又、コンタクト窓部分とムｌ配線
部分の重ね合せ許容度は、当然のことながらパターンサ
イズの微細化とともにますます小さくなってきている。
、エツチング方法として、塩素系ガスプラズマを用いた
反応性イオンエツチングに代表されるドライエツチング
法が採用されてきた０又、コンタクト窓部分とムｌ配線
部分の重ね合せ許容度は、当然のことながらパターンサ
イズの微細化とともにますます小さくなってきている。
塩素系ガスプラズマを用いたドライエッチンク法におい
ては、酸化シリコン膜のエツチング速度は小さいが、シ
リコン膜のエツチング速度は非常に大きく、コンタクト
窓部分が、人ｌのエツチング時に、マスク合せずれが原
因で露出した場合、電極に用いる多結晶シリコンまでエ
ツチングしてしまうという問題が生じてきた。
ては、酸化シリコン膜のエツチング速度は小さいが、シ
リコン膜のエツチング速度は非常に大きく、コンタクト
窓部分が、人ｌのエツチング時に、マスク合せずれが原
因で露出した場合、電極に用いる多結晶シリコンまでエ
ツチングしてしまうという問題が生じてきた。
第１図ａ、ｂは、従来法による事例を示す工程順断面図
であり、１はシリコン基板、２は素子分離用５ｉ０２膜
、３は多結晶シリコン電極層、４は層間絶縁膜、５は配
線用人１層、６はレジスト膜である。図の例は１人ｌ配
線用のレジストパターン形成工程で１マスクの重ね今灯
九が生じた場合であ）、この状態でｋｌのドライエツチ
ングを行うと、第１図すに示すように、電極配線用多結
晶シリコン３が露光した部分色がエツチング除去されて
しまう問題があった。
であり、１はシリコン基板、２は素子分離用５ｉ０２膜
、３は多結晶シリコン電極層、４は層間絶縁膜、５は配
線用人１層、６はレジスト膜である。図の例は１人ｌ配
線用のレジストパターン形成工程で１マスクの重ね今灯
九が生じた場合であ）、この状態でｋｌのドライエツチ
ングを行うと、第１図すに示すように、電極配線用多結
晶シリコン３が露光した部分色がエツチング除去されて
しまう問題があった。
発明の目的
本発明は、上記の問題点の解決を図ったものであシ、ホ
トレジストに所定の回路パターンを形成した後、遠紫外
光を主表面全領域に照射し、しかる後、同様に紫外光を
全領域に照射し、その後熱処理を加えることで、半導体
基板に近いレジストパターン下部をリフローさせ、コン
タクト部分を十分レジストで覆った後１人ｌのドライエ
ツチングを行い、電極配線用多結晶シリコン部や拡散領
域のシリコン部の露出を防止する半導体装置の製造方法
の提供を目的とするものである。
トレジストに所定の回路パターンを形成した後、遠紫外
光を主表面全領域に照射し、しかる後、同様に紫外光を
全領域に照射し、その後熱処理を加えることで、半導体
基板に近いレジストパターン下部をリフローさせ、コン
タクト部分を十分レジストで覆った後１人ｌのドライエ
ツチングを行い、電極配線用多結晶シリコン部や拡散領
域のシリコン部の露出を防止する半導体装置の製造方法
の提供を目的とするものである。
窓を開け、人ｌ膜を被着形成した後ホトレジストで所定
の人ｌ配線パターン部をマスクし、遠紫外光を全領域に
照射し、しかる後、同様に紫外光を全領域に照射した後
熱処理を施こし、遠紫外光を吸収し架橋反応によシ耐熱
性が向上した部分と、紫外光を吸収し光分解で耐熱性が
低下した部分の耐熱性の差を利用し、マスク合せずれに
より生じたコンタクト窓部分を完全にレジストで覆った
後、塩素系ガスによるプラズマエツチングを行う半導体
装置の製造方法である。
の人ｌ配線パターン部をマスクし、遠紫外光を全領域に
照射し、しかる後、同様に紫外光を全領域に照射した後
熱処理を施こし、遠紫外光を吸収し架橋反応によシ耐熱
性が向上した部分と、紫外光を吸収し光分解で耐熱性が
低下した部分の耐熱性の差を利用し、マスク合せずれに
より生じたコンタクト窓部分を完全にレジストで覆った
後、塩素系ガスによるプラズマエツチングを行う半導体
装置の製造方法である。
実施例の説明
本発明によシ人ｌ配線を形成する方法を実施例全もって
以下に説明する。
以下に説明する。
まず、第２図ａに示すように従来例と同様にＡｌ配線形
成用レジストパターン６を形成する。
成用レジストパターン６を形成する。
この後、３’ＯＯｎｍ以下の遠紫外光”ｔ２Ｊ／ｉ照射
する。この時、本実施例で示すフェノールノボラック樹
脂系のホトレジストの遠紫外光の透過率は非常に小さく
、レジスト表面層７のみが、架橋反応により耐熱性が向
上する。表面層７の厚みは露光エネルギーにより異なる
が、０．１〜０．３μｍが適当である。
する。この時、本実施例で示すフェノールノボラック樹
脂系のホトレジストの遠紫外光の透過率は非常に小さく
、レジスト表面層７のみが、架橋反応により耐熱性が向
上する。表面層７の厚みは露光エネルギーにより異なる
が、０．１〜０．３μｍが適当である。
この後、３５０ｎｍ以上の紫外線ｆ ３００ ｍ Ｊ
／、−、ｉ照射する。ｓｓｏｎｍ以上の光に対してはレ
ジストの透過率は大きく、表面層７全通してレジスト６
は十分感光され、光分解し耐熱性の低いレジスト層８が
形成される。（第２図Ｃ） 第２図ｄは１８０℃の熱処理を加えた後のレジスト″タ
ーンの断面形状全示す。本実施例においては、レジスト
パターン底部において片側。、３μｍ程度のレジストパ
ターン幅の増加が見られた。この後、人ｌ膜にドライエ
ツチング処理を施こし人ｌ配線を形成した後の断面形状
を第２図ｅに示す。
／、−、ｉ照射する。ｓｓｏｎｍ以上の光に対してはレ
ジストの透過率は大きく、表面層７全通してレジスト６
は十分感光され、光分解し耐熱性の低いレジスト層８が
形成される。（第２図Ｃ） 第２図ｄは１８０℃の熱処理を加えた後のレジスト″タ
ーンの断面形状全示す。本実施例においては、レジスト
パターン底部において片側。、３μｍ程度のレジストパ
ターン幅の増加が見られた。この後、人ｌ膜にドライエ
ツチング処理を施こし人ｌ配線を形成した後の断面形状
を第２図ｅに示す。
この図かられかるように、第１図すに示すような多結晶
シリコン部の露出がなく、信頼性の高いＡｌ配線が形成
されるところとなる。
シリコン部の露出がなく、信頼性の高いＡｌ配線が形成
されるところとなる。
以上、本発明の方法を一例を示し説明したのであるが、
本発明の重要なことは、波長の異なる光を２回にわけて
照射する。ここで生じた耐熱性の異なるホトレジスト層
の、熱処理によるリフローを利用し、マスク工程の重ね
合せ許容度を太きくしようとするものである。
本発明の重要なことは、波長の異なる光を２回にわけて
照射する。ここで生じた耐熱性の異なるホトレジスト層
の、熱処理によるリフローを利用し、マスク工程の重ね
合せ許容度を太きくしようとするものである。
発明の効果
本発明の方法によれば、マスク工程の重ね合せの許容度
全土０．２μｍ以上大きくすることができ半導体装置の
信頼性を著るしく高める効果がある。
全土０．２μｍ以上大きくすることができ半導体装置の
信頼性を著るしく高める効果がある。
第１図ａ、ｂは、従来法により形成されたＡｌ配線の様
子を示すための要部拡大断面図、第２図＆−％−６は本
発明のＡｌ配線形成方法を示す工程順要部拡大断面図で
ある。 １・・・・・・シリコン基板、２・・印・酸シリコン膜
、３・・・・・・ゲート電極、４・・・・・・層間絶縁
膜、６・山・・Ａ７膜、６・・・・・・ホトレジスト、
了・・・・・・遠紫外光により光架橋したレジスト、８
・・・・・・紫外光によシ光分解したレジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
子を示すための要部拡大断面図、第２図＆−％−６は本
発明のＡｌ配線形成方法を示す工程順要部拡大断面図で
ある。 １・・・・・・シリコン基板、２・・印・酸シリコン膜
、３・・・・・・ゲート電極、４・・・・・・層間絶縁
膜、６・山・・Ａ７膜、６・・・・・・ホトレジスト、
了・・・・・・遠紫外光により光架橋したレジスト、８
・・・・・・紫外光によシ光分解したレジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (3)
- （１）半導体基板上に形成されたホトレジストに所定の
回路パターンを形成した後、遠紫外光および紫外光を、
順次表面全領域に照射した後、熱処理を加える工程をそ
なえた半導体装置の製造方法。 - （２）ホトレジストが、フエノールノボラック樹脂系の
ポジ型ホトレジストであることを特徴とする特許請求の
範囲第１項に記載の半導体装置の製造方法。 - （３）照射する遠紫外光が２００〜３００ｎｍの範囲で
あり、紫外光が３５０〜４５０ｎｍの範囲であることを
特徴とする特許請求の範囲第１項に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170687A JPS6148922A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170687A JPS6148922A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148922A true JPS6148922A (ja) | 1986-03-10 |
Family
ID=15909528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170687A Pending JPS6148922A (ja) | 1984-08-16 | 1984-08-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148922A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009218340A (ja) * | 2008-03-10 | 2009-09-24 | Tokyo Electron Ltd | 基板処理方法 |
-
1984
- 1984-08-16 JP JP59170687A patent/JPS6148922A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009218340A (ja) * | 2008-03-10 | 2009-09-24 | Tokyo Electron Ltd | 基板処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61152040A (ja) | 半導体装置の製造方法 | |
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| JPS6148922A (ja) | 半導体装置の製造方法 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JPS63299253A (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH02105554A (ja) | 半導体装置の製造方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| JPH02244617A (ja) | 半導体装置の製造方法 | |
| JPS605526A (ja) | 半導体装置の製造方法 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JP2000269326A (ja) | 半導体装置の製造方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH03280541A (ja) | 半導体装置の製造方法 | |
| JPS6076144A (ja) | 半導体装置の製造方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH02152258A (ja) | Ｌｓｉ用中間酸化膜の製造方法 | |
| JPS6355784B2 (ja) | ||
| JPH0997770A (ja) | 半導体装置及びコンタクトホールの形成方法 | |
| JPS6236828A (ja) | 選択エツチング方法 |