JPH0729846A - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JPH0729846A JPH0729846A JP5197764A JP19776493A JPH0729846A JP H0729846 A JPH0729846 A JP H0729846A JP 5197764 A JP5197764 A JP 5197764A JP 19776493 A JP19776493 A JP 19776493A JP H0729846 A JPH0729846 A JP H0729846A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- layer
- electrode
- semiconductor device
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
〔目的〕 半導体装置の表面に電極を形成するための簡
易な方法を提供する。 〔構成〕 半導体装置(11)の表面に所望の膜厚を有する
ポジ型の下層レジスト層(12)を形成したのち全面露光を
行い（Ａ）、この全面露光後の下層レジスト層(11)上に
ポジ型又はネガ型の上層レジスト層(13)を形成したのち
（Ｂ）、選択的露光（Ｃ）と現像とを行うことにより、
下層側が上層側よりも大きな開口を有する積層構造のレ
ジスト層を形成し（Ｄ）、この積層構造のレジスト層を
マスクとしてリフトオフ法により電極（配線も含む）(1
5(a)) を形成する（Ｅ，Ｆ）。
易な方法を提供する。 〔構成〕 半導体装置(11)の表面に所望の膜厚を有する
ポジ型の下層レジスト層(12)を形成したのち全面露光を
行い（Ａ）、この全面露光後の下層レジスト層(11)上に
ポジ型又はネガ型の上層レジスト層(13)を形成したのち
（Ｂ）、選択的露光（Ｃ）と現像とを行うことにより、
下層側が上層側よりも大きな開口を有する積層構造のレ
ジスト層を形成し（Ｄ）、この積層構造のレジスト層を
マスクとしてリフトオフ法により電極（配線も含む）(1
5(a)) を形成する（Ｅ，Ｆ）。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の製造
工程の一つとして利用される電極形成方法に関するもの
であり、特にレジスト層をマスクとするリフトオフ法に
よる電極形成方法に関するものである。
工程の一つとして利用される電極形成方法に関するもの
であり、特にレジスト層をマスクとするリフトオフ法に
よる電極形成方法に関するものである。
【０００２】
【従来の技術】半導体集積回路の電極（配線も含む）の
形成工程として、リフトオフ法が汎用されている。リフ
トオフ法により電極形成を行うためには、底部ほど寸法
が増加するいわゆる逆テーパ状の開口群をレジスト層中
に形成することが望ましい。この逆テーパ形状の開口群
をレジスト層中に形成する手法として画像反転手法が知
られている。この画像反転手法を図３を参照しながら説
明する。まず、図３（Ａ）に示すように、半導体装置３
１の表面に画像反転型のレジスト層３２を形成し所望の
形状の開口を有するマスク３３を通して光線を照射し、
レジスト層中に初期露光領域３２（ａ）を選択的に形成
する。この初期露光領域３２（ａ）は、寸法が底部ほど
狭まるテーパ形状を呈する。次に、適宜な温度で加熱
（ベーキング）することにより、初期露光領域３２
（ａ）を現像液に対して不溶性の領域に変化させる。
形成工程として、リフトオフ法が汎用されている。リフ
トオフ法により電極形成を行うためには、底部ほど寸法
が増加するいわゆる逆テーパ状の開口群をレジスト層中
に形成することが望ましい。この逆テーパ形状の開口群
をレジスト層中に形成する手法として画像反転手法が知
られている。この画像反転手法を図３を参照しながら説
明する。まず、図３（Ａ）に示すように、半導体装置３
１の表面に画像反転型のレジスト層３２を形成し所望の
形状の開口を有するマスク３３を通して光線を照射し、
レジスト層中に初期露光領域３２（ａ）を選択的に形成
する。この初期露光領域３２（ａ）は、寸法が底部ほど
狭まるテーパ形状を呈する。次に、適宜な温度で加熱
（ベーキング）することにより、初期露光領域３２
（ａ）を現像液に対して不溶性の領域に変化させる。
【０００３】さらに、図３（Ｂ）に示すように、レジス
ト層３２の全面に光を照射（全面露光）することによ
り、現像液に対して可溶性の領域３２（ｂ）を形成す
る。このとき、初期露光領域は不溶性の状態を保つ。次
に、可溶性の露光領域３２（ｂ）を現像液で溶解除去す
ることにより、図３（Ｃ）に示すように、レジスト層３
２中に逆テーパ形状を有する開口を形成する。続いて、
図３（Ｄ）に示すように、逆テーパ形状の開口が形成さ
れたレジスト層３２をマスクとして、真空蒸着などの成
膜手法により開口内に電極層３４（ａ）を堆積させる。
この時、レジスト層３２上にも不要な金属層３４（ｂ）
が堆積される。最後に、レジスト層３２を剥離剤によっ
て溶解し、その表面に形成された金属層３４（ｂ）と共
に除去すれば、半導体装置３１の表面に所望の電極層３
４（ａ）を形成することができる。
ト層３２の全面に光を照射（全面露光）することによ
り、現像液に対して可溶性の領域３２（ｂ）を形成す
る。このとき、初期露光領域は不溶性の状態を保つ。次
に、可溶性の露光領域３２（ｂ）を現像液で溶解除去す
ることにより、図３（Ｃ）に示すように、レジスト層３
２中に逆テーパ形状を有する開口を形成する。続いて、
図３（Ｄ）に示すように、逆テーパ形状の開口が形成さ
れたレジスト層３２をマスクとして、真空蒸着などの成
膜手法により開口内に電極層３４（ａ）を堆積させる。
この時、レジスト層３２上にも不要な金属層３４（ｂ）
が堆積される。最後に、レジスト層３２を剥離剤によっ
て溶解し、その表面に形成された金属層３４（ｂ）と共
に除去すれば、半導体装置３１の表面に所望の電極層３
４（ａ）を形成することができる。
【０００４】
【発明が解決しようとする課題】上記リフトオフ法によ
る電極形成工程においては、露光量や、半導体表面の光
学的性質に依存する光線の反射や散乱の発生状況が異な
るため、所望の逆テーパ形状が形成されない場合があ
る。特に、半導体基板上にＳｉＯ2 膜やＳｉＮ膜が形成
されている場合には、逆テーパ形状の開口を有するレジ
スト層の形成が困難になる。このような逆テーパ形状を
呈しない開口が形成されたレジスト層を使用して電極層
を堆積させた場合、図３（Ｅ）に示すように、レジスト
層３２の開口内に堆積される電極層３４（ａ）とレジス
ト層３２上に堆積される不要な金属層３４（ｂ）とがそ
れぞれの端部において連結してしまう。この場合、後続
のレジスト剥離材を用いたリフトオフ工程において、金
属層３４（ｂ）がうまく除去されなかったり、電極層３
４（ａ）の一部が剥離してしまうなどの問題が生じる。
特に、厚い電極層を堆積させる場合このような問題が生
じやすくなる。
る電極形成工程においては、露光量や、半導体表面の光
学的性質に依存する光線の反射や散乱の発生状況が異な
るため、所望の逆テーパ形状が形成されない場合があ
る。特に、半導体基板上にＳｉＯ2 膜やＳｉＮ膜が形成
されている場合には、逆テーパ形状の開口を有するレジ
スト層の形成が困難になる。このような逆テーパ形状を
呈しない開口が形成されたレジスト層を使用して電極層
を堆積させた場合、図３（Ｅ）に示すように、レジスト
層３２の開口内に堆積される電極層３４（ａ）とレジス
ト層３２上に堆積される不要な金属層３４（ｂ）とがそ
れぞれの端部において連結してしまう。この場合、後続
のレジスト剥離材を用いたリフトオフ工程において、金
属層３４（ｂ）がうまく除去されなかったり、電極層３
４（ａ）の一部が剥離してしまうなどの問題が生じる。
特に、厚い電極層を堆積させる場合このような問題が生
じやすくなる。
【０００５】上記の問題を解決する方法として、スペー
サー・リフトオフと称される方法が特公昭５１─４６９
０６号公報に開示されている。しかしながら、この方法
ではリフトオフのマスクが３層構造であるために、工程
が複雑になるという問題がある。工程を簡易化するため
に、スピンコーティング法によりＳｉＯ2 膜のスペーサ
ーを形成する方法も提案されている。しかしながら、電
極を形成する半導体基板上にＳｉＯ2 膜やＳｉＮ膜など
の無機絶縁膜が形成されている場合には、開口部内のＳ
ｉＯ2 膜のスペーサーとするをサイドエッチングする際
に基板上のＳｉＯ2 膜やＳｉＮ膜も同時にエッチングさ
れてしまうという問題がある。従って、本発明の目的
は、簡易な工程の電極形成方法、特に、ＳｉＯ2 やＳｉ
Ｎなどの絶縁膜が形成されている半導体装置上にも簡略
化された工程で、厚い電極層を形成できる電極形成方法
を提供することにある。
サー・リフトオフと称される方法が特公昭５１─４６９
０６号公報に開示されている。しかしながら、この方法
ではリフトオフのマスクが３層構造であるために、工程
が複雑になるという問題がある。工程を簡易化するため
に、スピンコーティング法によりＳｉＯ2 膜のスペーサ
ーを形成する方法も提案されている。しかしながら、電
極を形成する半導体基板上にＳｉＯ2 膜やＳｉＮ膜など
の無機絶縁膜が形成されている場合には、開口部内のＳ
ｉＯ2 膜のスペーサーとするをサイドエッチングする際
に基板上のＳｉＯ2 膜やＳｉＮ膜も同時にエッチングさ
れてしまうという問題がある。従って、本発明の目的
は、簡易な工程の電極形成方法、特に、ＳｉＯ2 やＳｉ
Ｎなどの絶縁膜が形成されている半導体装置上にも簡略
化された工程で、厚い電極層を形成できる電極形成方法
を提供することにある。
【０００６】
【課題を解決するための手段】本第１の発明の電極形成
方法は、半導体装置の表面に所望の膜厚を有するポジ型
の下層レジスト層を形成したのち全面露光を行い、この
全面露光後の下層レジスト層上にポジ型又はネガ型の上
層レジスト層を形成したのち選択的露光と現像とを行う
ことによって下層側が上層側よりも大きな開口を有する
積層構造のレジスト層を形成し、この積層構造のレジス
ト層をマスクとしてリフトオフ法により電極を形成する
ように構成されている。
方法は、半導体装置の表面に所望の膜厚を有するポジ型
の下層レジスト層を形成したのち全面露光を行い、この
全面露光後の下層レジスト層上にポジ型又はネガ型の上
層レジスト層を形成したのち選択的露光と現像とを行う
ことによって下層側が上層側よりも大きな開口を有する
積層構造のレジスト層を形成し、この積層構造のレジス
ト層をマスクとしてリフトオフ法により電極を形成する
ように構成されている。
【０００７】本第２の発明の電極形成方法は、半導体装
置の表面に所望の膜厚を有するポジ型の下層レジスト層
を形成したのちこの下層レジスト層上に画像反転型の上
層レジスト層を形成し、選択的露光と加熱とを行ったの
ち全面露光と現像とを行うことにより、下層側が上層側
より大きな開口を有する積層構造のレジスト層を形成
し、この積層構造のレジスト層をマスクとしてリフトオ
フ法により電極を形成するように構成されている。
置の表面に所望の膜厚を有するポジ型の下層レジスト層
を形成したのちこの下層レジスト層上に画像反転型の上
層レジスト層を形成し、選択的露光と加熱とを行ったの
ち全面露光と現像とを行うことにより、下層側が上層側
より大きな開口を有する積層構造のレジスト層を形成
し、この積層構造のレジスト層をマスクとしてリフトオ
フ法により電極を形成するように構成されている。
【０００８】
【作用】本第１の発明の電極形成方法によれば、選択露
光が行われた上層のポジ型又はネガ形のレジスト層につ
いては、可溶性と不溶性の領域が混在する所定のパター
ンが形成される。また、下層のポジ型レジスト層は全面
露光により全域にわたって可溶性の領域が形成される。
従って、上層のレジスト層については可溶性の領域の溶
解が下方のみに進行するが、下層レジスト層については
その溶解が下方と横方向に同時に進行してゆく。このよ
うに、下層レジスト層については、いわゆるサイドエッ
チングが行われるため、積層レジスト層には下層側が上
層側よりも大きな、いわゆる逆テーパー形状の開口が形
成される。
光が行われた上層のポジ型又はネガ形のレジスト層につ
いては、可溶性と不溶性の領域が混在する所定のパター
ンが形成される。また、下層のポジ型レジスト層は全面
露光により全域にわたって可溶性の領域が形成される。
従って、上層のレジスト層については可溶性の領域の溶
解が下方のみに進行するが、下層レジスト層については
その溶解が下方と横方向に同時に進行してゆく。このよ
うに、下層レジスト層については、いわゆるサイドエッ
チングが行われるため、積層レジスト層には下層側が上
層側よりも大きな、いわゆる逆テーパー形状の開口が形
成される。
【０００９】本第２の発明の電極形成方法によれば、選
択的露光と加熱処理とを受けることにより以後の全面露
光によっても不溶性を保つ領域と、選択的露光を受けな
かったため以後の全面露光によって可溶性となる領域と
が混在する所定のパターンが形成される。こののち行わ
れる全面露光により、上層レジスト層については上記所
定のパターンの可溶性の領域が形成され、下層のレジス
ト層については全域にわたって可溶性の領域が形成され
る。従って、上層のレジスト層については可溶性の領域
の溶解が下方のみに進行するが、下層レジスト層につい
てはその溶解が下方と横方向に同時に進行してゆく。こ
のように、下層レジスト層については、いわゆるサイド
エッチングが行われるため、積層レジスト層には下層側
が上層側よりも大きな、いわゆる逆テーパー形状の開口
が形成される。
択的露光と加熱処理とを受けることにより以後の全面露
光によっても不溶性を保つ領域と、選択的露光を受けな
かったため以後の全面露光によって可溶性となる領域と
が混在する所定のパターンが形成される。こののち行わ
れる全面露光により、上層レジスト層については上記所
定のパターンの可溶性の領域が形成され、下層のレジス
ト層については全域にわたって可溶性の領域が形成され
る。従って、上層のレジスト層については可溶性の領域
の溶解が下方のみに進行するが、下層レジスト層につい
てはその溶解が下方と横方向に同時に進行してゆく。こ
のように、下層レジスト層については、いわゆるサイド
エッチングが行われるため、積層レジスト層には下層側
が上層側よりも大きな、いわゆる逆テーパー形状の開口
が形成される。
【００１０】
【実施例】図１は、本第１の発明の一実施例の電極形成
方法の各工程を説明するための断面図である。電極層を
形成しようとする半導体装置１１は、半導体ウエハの表
面に素子間分離層や各種の活性層や酸化物の保護被覆層
などが形成された構造を呈している。まず、図１（Ａ）
に示すように、半導体装置１１上に１μｍ程度の厚みを
有するポジ型の下層レジスト層１２を形成し、全面にわ
たり紫外線を照射する全面露光を行う。これにより、下
層レジスト層１２は現像液に対し全面にわたって可溶性
となる。次に、図１（Ｂ）に示すように、下層レジスト
層１２上に１μｍ程度の厚みのポジ型の上層レジスト層
１３を積層する。なお、上記レジスト層の厚みは、レジ
スト材料の粘度とスピンナーの回転速度との組み合わせ
により設定する。各レジスト層１２と１３については、
それぞれの形成後、適宜な条件で加熱処理を行う。
方法の各工程を説明するための断面図である。電極層を
形成しようとする半導体装置１１は、半導体ウエハの表
面に素子間分離層や各種の活性層や酸化物の保護被覆層
などが形成された構造を呈している。まず、図１（Ａ）
に示すように、半導体装置１１上に１μｍ程度の厚みを
有するポジ型の下層レジスト層１２を形成し、全面にわ
たり紫外線を照射する全面露光を行う。これにより、下
層レジスト層１２は現像液に対し全面にわたって可溶性
となる。次に、図１（Ｂ）に示すように、下層レジスト
層１２上に１μｍ程度の厚みのポジ型の上層レジスト層
１３を積層する。なお、上記レジスト層の厚みは、レジ
スト材料の粘度とスピンナーの回転速度との組み合わせ
により設定する。各レジスト層１２と１３については、
それぞれの形成後、適宜な条件で加熱処理を行う。
【００１１】次に、図１（Ｃ）に示すように、マスク１
４とステッパとを使用し、２層レジスト上に紫外線を選
択的に照射する。これにより、上層レジスト層中の露光
領域１３（ａ）は現像液に対して可溶性となる。なお、
下層レジスト層は上述した全面露光により、既に全領域
が可溶性となっている。次に、全体を現像液中に浸すこ
とにより現像を行う。現像液により、まず上層レジスト
の可溶性領域１３（ａ）がその上部から下方に溶解し始
める。この溶解が上層レジスト層１３の底部まで進行す
ると、続いて下層レジスト層１２の溶解が開始される。
この下層レジスト層１２は全域が可溶性となっているた
め、下方への溶解と並行して側方への溶解（サイドエッ
チング）も進行する。このサイドエッチング量は、エッ
チング時間によって広範囲にわたって制御できる。
４とステッパとを使用し、２層レジスト上に紫外線を選
択的に照射する。これにより、上層レジスト層中の露光
領域１３（ａ）は現像液に対して可溶性となる。なお、
下層レジスト層は上述した全面露光により、既に全領域
が可溶性となっている。次に、全体を現像液中に浸すこ
とにより現像を行う。現像液により、まず上層レジスト
の可溶性領域１３（ａ）がその上部から下方に溶解し始
める。この溶解が上層レジスト層１３の底部まで進行す
ると、続いて下層レジスト層１２の溶解が開始される。
この下層レジスト層１２は全域が可溶性となっているた
め、下方への溶解と並行して側方への溶解（サイドエッ
チング）も進行する。このサイドエッチング量は、エッ
チング時間によって広範囲にわたって制御できる。
【００１２】この結果、図１（Ｄ）に示すように、下層
側が上層側よりも大きな、いわゆる逆テーパー形状の開
口が、下層レジスト層１２と上層レジスト層１３による
積層レジスト層中に形成される。続いて、図１（Ｅ）に
示すように、下層レジスト層１２と上層レジスト層１３
とから成る積層レジスト層をマスクとして、所望の金
属、例えば Ti／Auを適宜な成膜方法、例えば真空蒸着
法によって開口内に電極層１５（ａ）として堆積させ
る。この時、上層レジスト層１３上には不要な電極層１
５（ｂ）が堆積されるが、開口が逆テーパー形状である
ため、電極層１５（ａ）と１５（ｂ）の端部の連結が有
効に回避される。
側が上層側よりも大きな、いわゆる逆テーパー形状の開
口が、下層レジスト層１２と上層レジスト層１３による
積層レジスト層中に形成される。続いて、図１（Ｅ）に
示すように、下層レジスト層１２と上層レジスト層１３
とから成る積層レジスト層をマスクとして、所望の金
属、例えば Ti／Auを適宜な成膜方法、例えば真空蒸着
法によって開口内に電極層１５（ａ）として堆積させ
る。この時、上層レジスト層１３上には不要な電極層１
５（ｂ）が堆積されるが、開口が逆テーパー形状である
ため、電極層１５（ａ）と１５（ｂ）の端部の連結が有
効に回避される。
【００１３】最後に、レジスト剥離剤により、下層レジ
スト１２と１３を溶解除去する。この時、上層レジスト
層１３上に堆積されている電極層１５（ｂ）も、上層レ
ジスト層１３と共に除去される。この結果、図１（Ｆ）
に示すような電極層１５（ａ）が半導体装置１１の表面
に形成される。
スト１２と１３を溶解除去する。この時、上層レジスト
層１３上に堆積されている電極層１５（ｂ）も、上層レ
ジスト層１３と共に除去される。この結果、図１（Ｆ）
に示すような電極層１５（ａ）が半導体装置１１の表面
に形成される。
【００１４】以上、上層レジスト層１３としてポジ型の
レジスト層を使用する場合を例示したが、ネガ形のレジ
スト層を使用して可溶性の領域と不溶性の領域が混在す
るパターンを形成することもできる。
レジスト層を使用する場合を例示したが、ネガ形のレジ
スト層を使用して可溶性の領域と不溶性の領域が混在す
るパターンを形成することもできる。
【００１５】次に、本第２の発明の一実施例の各工程を
図２の断面図を参照しながら説明する。まず、図２
（Ａ）に示すように、半導体装置２１上に１μｍ程度の
厚みのポジ型の下層レジスト層２２を形成し、さらにそ
の上に１μｍ程度の厚みの画像反転型の上層レジスト層
２３を積層する。なお、上記レジスト層の厚みは、レジ
スト材料の粘度とスピンナーの回転速度との組み合わせ
により設定する。また、各レジスト層２２と２３につい
ては、それぞれの形成後、適宜な条件で加熱処理を行
う。
図２の断面図を参照しながら説明する。まず、図２
（Ａ）に示すように、半導体装置２１上に１μｍ程度の
厚みのポジ型の下層レジスト層２２を形成し、さらにそ
の上に１μｍ程度の厚みの画像反転型の上層レジスト層
２３を積層する。なお、上記レジスト層の厚みは、レジ
スト材料の粘度とスピンナーの回転速度との組み合わせ
により設定する。また、各レジスト層２２と２３につい
ては、それぞれの形成後、適宜な条件で加熱処理を行
う。
【００１６】次に、図２（Ｂ）に示すように、マスク２
４とステッパとを使用し、積層レジスト層上に低レベル
の紫外線を選択的に照射することにより、上層レジスト
層２３中の選択的露光領域２３（ａ）を形成する。この
選択的露光領域２３（ａ）の直下のポジ型レジスト層２
２は可溶性となる。続いて、加熱処理を行うことによ
り、選択的露光領域２３（ａ）を不溶性の領域に変化さ
せる。
４とステッパとを使用し、積層レジスト層上に低レベル
の紫外線を選択的に照射することにより、上層レジスト
層２３中の選択的露光領域２３（ａ）を形成する。この
選択的露光領域２３（ａ）の直下のポジ型レジスト層２
２は可溶性となる。続いて、加熱処理を行うことによ
り、選択的露光領域２３（ａ）を不溶性の領域に変化さ
せる。
【００１７】この後、図２（Ｃ）に示すように、積層構
造のレジスト層の全面に紫外線を照射する全面露光を行
う。上層レジスト層２２の選択的露光領域２３（ａ）に
ついては、選択的露光と加熱処理とによって不溶性の領
域に変化してしまっているため、全面露光後も不溶性を
保つ。これに対して、上層レジスト層２３中の選択的露
光領域以外の領域では、全面露光によって新たに可溶性
となる。また、下層レジスト層２２については、上記選
択露光によって既に可溶性となっている部分も含めて全
面が可溶性となる。
造のレジスト層の全面に紫外線を照射する全面露光を行
う。上層レジスト層２２の選択的露光領域２３（ａ）に
ついては、選択的露光と加熱処理とによって不溶性の領
域に変化してしまっているため、全面露光後も不溶性を
保つ。これに対して、上層レジスト層２３中の選択的露
光領域以外の領域では、全面露光によって新たに可溶性
となる。また、下層レジスト層２２については、上記選
択露光によって既に可溶性となっている部分も含めて全
面が可溶性となる。
【００１８】次に、全体を現像液中に浸すことにより現
像を行う。現像液により、まず上層レジストの可溶性領
域の上部から溶解し始め、その底部まで溶解する。次に
下層レジスト層が溶解し始める。この時、上方から下方
への溶解と並行して側方への溶解（サイドエッチング）
も進行する。このサイドエッチング量は、エッチング時
間によって広範囲にわたって制御できる。この結果、図
２（Ｄ）に示すように、下層側が上層側よりも大きな逆
テーパー形状の開口が、上下各層のレジスト層２２，２
３による積層構造のレジスト層中に形成される。この積
層構造のレジスト層をマスクとして、リフトオフ法を用
いて電極を形成する。この実施例では、上層レジスト層
単独でも逆テーパー形状が形成されるので、下層レジス
ト層を含めてより完全な逆テーパー形状が形成できる。
この結果、電極端部間の連結をより有効に回避できるの
で、より厚い電極層が形成可能となる。
像を行う。現像液により、まず上層レジストの可溶性領
域の上部から溶解し始め、その底部まで溶解する。次に
下層レジスト層が溶解し始める。この時、上方から下方
への溶解と並行して側方への溶解（サイドエッチング）
も進行する。このサイドエッチング量は、エッチング時
間によって広範囲にわたって制御できる。この結果、図
２（Ｄ）に示すように、下層側が上層側よりも大きな逆
テーパー形状の開口が、上下各層のレジスト層２２，２
３による積層構造のレジスト層中に形成される。この積
層構造のレジスト層をマスクとして、リフトオフ法を用
いて電極を形成する。この実施例では、上層レジスト層
単独でも逆テーパー形状が形成されるので、下層レジス
ト層を含めてより完全な逆テーパー形状が形成できる。
この結果、電極端部間の連結をより有効に回避できるの
で、より厚い電極層が形成可能となる。
【００１９】
【発明の効果】以上詳細に説明したように、本発明の電
極形成方法は、サイドエッチングを利用して逆テーパー
形状の開口を有する積層構造のレジスト層を形成し、こ
れをマスクとしてリフトオフ法により電極を形成する構
成であるから、半導体装置の表面の化学的あるいは光学
的性質に左右されずに逆テーパー形状の開口を容易・確
実に形成できるという効果が奏される。特に、サイドエ
ッチングの量はエッチング時間の制御によって広範囲に
渡って制御できるので、好適な逆テーパー状の開口を容
易に形成できるという利点がある。
極形成方法は、サイドエッチングを利用して逆テーパー
形状の開口を有する積層構造のレジスト層を形成し、こ
れをマスクとしてリフトオフ法により電極を形成する構
成であるから、半導体装置の表面の化学的あるいは光学
的性質に左右されずに逆テーパー形状の開口を容易・確
実に形成できるという効果が奏される。特に、サイドエ
ッチングの量はエッチング時間の制御によって広範囲に
渡って制御できるので、好適な逆テーパー状の開口を容
易に形成できるという利点がある。
【００２０】また、本発明の電極形成方法によれば、上
下各層のレジスト層を同一の現像液を用いて同一の工程
でパターニングできるので、工程数が一層低減されると
いう利点もある。
下各層のレジスト層を同一の現像液を用いて同一の工程
でパターニングできるので、工程数が一層低減されると
いう利点もある。
【図１】本第１の発明の一実施例の電極形成方法の各工
程を説明するための断面図である。
程を説明するための断面図である。
【図２】本第２の発明の一実施例の電極形成方法の各工
程を説明するための断面図である。
程を説明するための断面図である。
【図３】従来の電極形成方法の各工程とその問題点を説
明するための断面図である。
明するための断面図である。
11,21,31 半導体装置 12,22,32 下層レジスト層 13,23,33 上層レジスト層 13(a),23(a) 選択的露光領域 13(b) 非露光領域 14,24,33 マスク 15(a),34(a) 開口内部に堆積された電極層 15(b) 上層レジスト層上に堆積された不要電極
層
層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 8826−4Ｍ Ｈ０１Ｌ 21/88 Ｇ
Claims (3)
- 【請求項１】半導体装置の表面に所望の膜厚を有するポ
ジ型の下層レジスト層を形成したのち全面露光を行い、 この全面露光後の下層レジスト層上にポジ型又はネガ型
の上層レジスト層を形成したのち選択的露光と現像とを
行うことにより、下層側が上層側よりも大きな開口を有
する積層構造のレジスト層に形成し、 この積層構造のレジスト層をマスクとしてリフトオフ法
により電極（配線も含む）を形成することを特徴とする
半導体装置の電極形成方法。 - 【請求項２】半導体装置の表面に所望の膜厚を有するポ
ジ型の下層レジスト層を形成したのちこの下層レジスト
層上に画像反転型の上層レジスト層を形成し、 選択的露光と加熱とを行ったのち全面露光と現像とを行
うことにより、下層側が上層側より大きな開口を有する
積層構造のレジスト層を形成し、 この積層構造のレジスト層をマスクとしてリフトオフ法
により電極（配線も含む）を形成することを特徴とする
半導体装置の電極形成方法。 - 【請求項３】前記半導体表面には無機絶縁膜が形成され
ていることを特徴とする請求項１又は２記載の半導体装
置の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5197764A JPH0729846A (ja) | 1993-07-15 | 1993-07-15 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5197764A JPH0729846A (ja) | 1993-07-15 | 1993-07-15 | 半導体装置の電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0729846A true JPH0729846A (ja) | 1995-01-31 |
Family
ID=16379967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5197764A Pending JPH0729846A (ja) | 1993-07-15 | 1993-07-15 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0729846A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004104134A (ja) * | 2003-09-12 | 2004-04-02 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| JP2004335698A (ja) * | 2003-05-07 | 2004-11-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006041477A (ja) * | 2004-06-23 | 2006-02-09 | Hitachi Cable Ltd | 半導体装置の製造方法 |
| JP2007194641A (ja) * | 2006-01-20 | 2007-08-02 | Palo Alto Research Center Inc | 電子デバイス製造プロセス |
| WO2008016061A1 (fr) | 2006-08-02 | 2008-02-07 | Asahi Glass Co., Ltd. | Dispositif de circuit électronique et son procédé de fabrication |
| US7617600B2 (en) | 2003-06-20 | 2009-11-17 | Toyota Jidosha Kabushiki Kaisha | Process of making an electronic circuit device having flexibility and a reduced footprint |
| US7790358B2 (en) | 2003-11-11 | 2010-09-07 | Asahi Glass Company, Limited | Pattern formation method, electronic circuit manufactured by the same, and electronic device using the same |
| JP2012191111A (ja) * | 2011-03-14 | 2012-10-04 | Showa Denko Kk | 厚膜金属電極の形成方法、及び厚膜レジストの形成方法 |
| JP2013055192A (ja) * | 2011-09-02 | 2013-03-21 | Showa Denko Kk | 厚膜レジストの現像方法、及び半導体デバイスの製造方法 |
| JP2021043429A (ja) * | 2019-09-10 | 2021-03-18 | 國立交通大學 | Ｉｉｉ−ｖ族半導体デバイスの相互接続を作成する方法、及びそれによって作成された相互接続を含むｉｉｉ−ｖ族半導体デバイス |
| CN112994648A (zh) * | 2019-12-13 | 2021-06-18 | 三安日本科技株式会社 | 弹性表面波器件及其制造方法 |
-
1993
- 1993-07-15 JP JP5197764A patent/JPH0729846A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335698A (ja) * | 2003-05-07 | 2004-11-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7617600B2 (en) | 2003-06-20 | 2009-11-17 | Toyota Jidosha Kabushiki Kaisha | Process of making an electronic circuit device having flexibility and a reduced footprint |
| JP2004104134A (ja) * | 2003-09-12 | 2004-04-02 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| US7790358B2 (en) | 2003-11-11 | 2010-09-07 | Asahi Glass Company, Limited | Pattern formation method, electronic circuit manufactured by the same, and electronic device using the same |
| JP2006041477A (ja) * | 2004-06-23 | 2006-02-09 | Hitachi Cable Ltd | 半導体装置の製造方法 |
| JP4556757B2 (ja) * | 2004-06-23 | 2010-10-06 | 日立電線株式会社 | 半導体装置の製造方法 |
| JP2007194641A (ja) * | 2006-01-20 | 2007-08-02 | Palo Alto Research Center Inc | 電子デバイス製造プロセス |
| WO2008016061A1 (fr) | 2006-08-02 | 2008-02-07 | Asahi Glass Co., Ltd. | Dispositif de circuit électronique et son procédé de fabrication |
| US8418359B2 (en) | 2006-08-02 | 2013-04-16 | Asahi Glass Company, Limited | Method for manufacturing circuit pattern-provided substrate |
| JP2012191111A (ja) * | 2011-03-14 | 2012-10-04 | Showa Denko Kk | 厚膜金属電極の形成方法、及び厚膜レジストの形成方法 |
| JP2013055192A (ja) * | 2011-09-02 | 2013-03-21 | Showa Denko Kk | 厚膜レジストの現像方法、及び半導体デバイスの製造方法 |
| JP2021043429A (ja) * | 2019-09-10 | 2021-03-18 | 國立交通大學 | Ｉｉｉ−ｖ族半導体デバイスの相互接続を作成する方法、及びそれによって作成された相互接続を含むｉｉｉ−ｖ族半導体デバイス |
| CN112994648A (zh) * | 2019-12-13 | 2021-06-18 | 三安日本科技株式会社 | 弹性表面波器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0786230A (ja) | テーパエッチング方法 | |
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| JPH06204347A (ja) | コンタクトホールを形成する方法 | |
| JP2002151381A (ja) | パターン形成方法 | |
| US4827610A (en) | Method of creating solder or brazing barriers | |
| JP2723260B2 (ja) | 微細パターン形成方法 | |
| JPS616830A (ja) | パタ−ン形成方法 | |
| JPH0661139A (ja) | レジストパターンの形成方法 | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| JPH07130751A (ja) | アルミ系金属膜のパターニング方法 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP2001092152A (ja) | 半導体装置の製造方法 | |
| JPS58216443A (ja) | 半導体装置の製造方法 | |
| JPH05283358A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPH01239938A (ja) | パターン形成方法 | |
| JP2589471B2 (ja) | 半導体装置の製造方法 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| US3477123A (en) | Masking technique for area reduction of planar transistors | |
| JP2000260765A (ja) | 有機絶縁膜のパターン形成方法 | |
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| KR100235936B1 (ko) | 레지스트 패턴형성방법 | |
| JPH02199835A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6019661B2 (ja) | 電極形成法 |