JP4556757B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4556757B2
JP4556757B2 JP2005131009A JP2005131009A JP4556757B2 JP 4556757 B2 JP4556757 B2 JP 4556757B2 JP 2005131009 A JP2005131009 A JP 2005131009A JP 2005131009 A JP2005131009 A JP 2005131009A JP 4556757 B2 JP4556757 B2 JP 4556757B2
Authority
JP
Japan
Prior art keywords
resist layer
pattern
resist
shape
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005131009A
Other languages
English (en)
Other versions
JP2006041477A (ja
Inventor
玄太 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005131009A priority Critical patent/JP4556757B2/ja
Priority to US11/153,898 priority patent/US7314834B2/en
Publication of JP2006041477A publication Critical patent/JP2006041477A/ja
Application granted granted Critical
Publication of JP4556757B2 publication Critical patent/JP4556757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、リフトオフ法により電極・配線となる金属膜のパターニングを行う工程を含む半導体装置の製造方法に関する。
半導体素子の電極・配線の加工方法として、例えば、図５（ａ）に示すように、半導体ウエハ４１上に形成されたレジスト層４３上に、このレジスト層４３をマスクにして真空蒸着処理により金属膜４５を形成し、これをアセトン等の有機溶剤中に浸漬してレジスト層４３、及びレジスト層４３上に形成された金属膜４５を除去するリフトオフ法によるパターン形成が多く用いられている。
このリフトオフ法によるパターン形成にあっては、金属膜４５の真空蒸着処理の際に蒸着金属粒子の散乱に起因して、レジスト層４３の側壁部に薄い金属の側壁付着層４５ｓが形成される。この側壁付着層４５ｓは有機溶剤のレジスト層４３への浸透を妨げる。このため、通常、半導体ウエハ４１を有機溶剤中に浸漬しながら超音波振動等の物理的力を加えて側壁付着層４５ｓを破る方法が採られている。
しかしながら通常用いられるポジ型のレジスト層４３の断面形状は垂直形状ではなく、やや順テーパ形状となるため、金属膜４５を厚くする場合は側壁付着層４５ｓも厚くなりリフトオフが困難となり、処理時間が長くなる。
更に、リフトオフ処理後に形成された所定のパターンの金属膜４５には、図５（ｂ）に示すように、リフトオフで完全に除去されなかった側壁付着層４５ｓの一部分がバリとして付着したり（バリ４５ｂ）、金属膜４５の近傍のウエハ表面に付着したり（バリ４５ａ）或いは金属膜４５から突出した状態で残存したりする（バリ４５ｃ）。その結果、配線間の短絡又は多層配線時の配線の断線又は短絡を生じるという問題があった。そのため、従来、レジスト層４３の側壁付着層４５ｓを薄くするためにレジスト層４３の断面形状に対し、色々工夫がされてきた。
例えば、図６（ａ）に示すように、ポジ型のレジスト層５１の露光後にクロロベンゼン処理又はＤｅｅｐ ＵＶ光を照射し、レジスト層５１の表面層を現像液に対して難溶化処理を行った後、現像を行いレジスト層５１の断面形状をＴ字に近い形状にする（表面層をひさし形状にする）手段や、図６（ｂ）に示すように、レジスト層６１を一層形成した後、全面露光し、更にその上にレジスト層６１を形成しパターン露光、現像を行い、レジスト層６１の断面形状を逆テーパ形状にするといった手段が挙げられる。
しかしながら、これらの方法ではレジストパターンの精度が低下するという問題がある。一方、ポジ型のレジスト層を画像反転処理によりネガ型にして現像を行い、図６（ｃ）に示すように、レジスト層７１の断面形状を垂直或いは逆テーパ形状にする手法もあるが、垂直パターンでは側壁付着層４５ｓを薄くする効果は少なく、又逆テーパ形状にする場合は意図的にレジストパターン解像度を低下させなくてはならず、かつ形状制御もできないという問題もある。
かかる問題を解決するものとして、露光後熱処理のみにより反転する表面レジスト層と、ジアゾ・ノボラック型のフォトレジストにより形成された下層のレジスト層からなるフォトレジスト膜を基板上或いはその上に形成された被膜上に形成する半導体装置の製造方法がある（例えば、特許文献１参照。）。
特許文献１に記載された半導体装置の製造方法によると、導電性膜の真空蒸着時に、レジストパターンの斜めから入射される金属粒子が順テーパ状に形成された表面レジスト層にブロックされるので、アンダーカットされた形状に加工された下層のレジスト層に蒸着金属粒子が付着しない。その結果、電極・配線となる金属パターン部分と繋がった側壁付着層が形成せず、リフトオフ処理時間を大巾に短縮できると共に、リフトオフ処理により形成した金属パターンの外周部にバリが発生することを防げる。
特許３３３９３３１号公報（[００１１]）
しかし、特許文献１に記載された半導体装置の製造方法によると、表層レジスト層が順テーパ形状に形成されるため、半導体素子の電極・配線となる金属パターンの微細化に対応させるのに限界があるとともに、微細な金属パターンの形状精度を確保することが難しい。なぜならば、一般的に順テーパ形状は逆テーパ形状よりも、テーパ形状の精度が、その後に形成される金属パターンの形状精度に大きな影響を及ぼすからである。つまり、逆テーパ形状においては、最も外に突き出た部分が最も上に存在するので、テーパ角に多少の誤差が生じても、その後に形成される金属パターンの形状精度に及ぼす影響は小さいが、順テーパ形状においては、最も外に突き出た部分が最も下に存在するので、テーパ角に生じた誤差が小さくても、その後に形成される金属パターンの形状精度に大きな影響を及ぼすのである。
従って、本発明の目的は、リフトオフ処理時間を大にすることなく、寸法精度に優れた微細パターンを容易に形成することのできる半導体装置の製造方法を提供することにある。
本発明は、上記の目的を達成するため、基板上或いはその上に形成された被膜上に、ジアゾ・ノボラック型のポジ型フォトレジストにより１．５〜２．５μｍの膜厚の下層のレジスト層を形成し、全面露光量９０ｍｊ／ｃｍ 2 ・ｓｅｃから３００ｍｊ／ｃｍ 2 ・ｓｅｃの範囲で全面露光する工程と、前記全面露光された前記下層のレジスト層上に、露光後熱処理のみによりネガ型に反転するポジ型フォトレジストにより２．５〜３．５μｍの膜厚の表面レジスト層を形成する工程と、前記下層のレジスト層と前記表面レジスト層からなるフォトレジスト膜にパターン露光及び熱処理を行って前記表面レジスト層のパターン露光部をネガ型に反転させる工程と、前記フォトレジスト膜に全面露光を行う工程と、
前記フォトレジスト膜を現像することにより、前記表面レジスト層が逆テーパ形状であり、前記下層レジスト層が前記表面レジスト層に対してアンダーカット形状であるレジストパターンに加工する工程と、
前記レジストパターン上に電極、配線材料となる金属膜を形成する工程と、
前記レジストパターンを溶剤で溶解させるとともに前記レジストパターン上の前記金属膜を除去する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
これら本発明は、従来技術（特に、特許文献１）と比較して、表面レジスト層やレジストパターンが、テーパ形状の精度がその後に形成される金属パターンの形状精度に大きな影響を及ぼす順テーパ形状ではなく、下層のレジスト層が、逆テーパ形状である表面レジスト層に対してアンダーカット形状であるか、又はレジストパターン全体が逆テーパ形状であるという点において優れている。つまり、従来技術においては、レジストパターンを形成する前に反転させていないので（レジストパターンを形成した後に反転させているので）、形成されたレジストパターンは順テーパ形状となるのに対し、本発明においては、レジストパターンを形成する前に反転させているので、形成されたレジストパターンは、下層のレジスト層が、逆テーパ形状である表面レジスト層に対してアンダーカット形状であるか、又はレジストパターン全体が逆テーパ形状となるのである。
また、これら本発明は、従来技術と比較して、レジストパターンの形状を容易に変更することができるという点において優れている。つまり、従来技術においてレジストパターンの形状を変更するためには、レジスト材料自体をその形状にあったものに変更ない限り不可能であった。しかし、本発明においては、レジストパターンの形状を変更するためには、形状の変更が小さい場合には、全面露光における下層のレジスト層の露光量を変化させれば良く、それで対処できない程度に形状の変更が大きい場合には、レジスト膜を構成する複数のレジスト層の膜厚の比率を変化させれば良いという点で、特に、従来技術よりも優れている。
本発明における前記反転工程は、前記熱処理を１００〜１１０℃で行うのが好ましい。
本発明によれば、金属パターンと側壁付着層とが繋がることがないため容易にリフトオフが可能となりリフトオフ処理時間を大幅に短縮することができる。又仕上がった金属パターンには全くバリの生じることなくかつパターン精度においても蒸着膜の回り込み易さに合せ、微細な金属パターンであってもレジスト断面形状を容易に制御することにより精度の高いパターンを形成することができる。
（レジストパターンの製造方法）
以下に、本実施の形態におけるレジストパターンの製造方法を図２（ａ）から（ｅ）を参照しながら説明する。
まず、図２（ａ）に示すように、半導体ウエハ１１上にジアゾ・ノボラック型のポジ型フォトレジストを１．５〜２．５μｍの膜厚で形成しその後必要に応じ、全面露光を加え下層のレジスト層１３を形成する。この全面露光条件は後述で説明するが、次に形成する画像反転技術等でよく用いられる表面レジスト層１５との相互拡散量を制御する重要条件となる。
次に、図２（ｂ）に示すように、前述した画像反転技術等でよく用いられる表面レジスト層１５を２．５〜３．５μｍの膜厚で形成する。この表面レジスト層１５のポジ型のフォトレジストは通常のジアゾ・ノボラック型のポジ型のフォトレジストと比較して露光後アミン系触媒の拡散処理を行わずとも露光，熱処理のみでネガ型に反転し、露光された領域がアルカリ現像液に対し、不溶となる特徴をもつ。
次に、図２（ｃ）に示すように、形成した二層のレジスト層からなるフォトレジスト膜に対し、パターン露光及び熱処理（１００〜１１０℃）を行う。これにより表面レジスト層１５の露光部はポジ型レジストからネガ型レジストに変化する。（画像反転）
次に、図２（ｄ）に示すように、全面露光を加えた後、現像を行う。
図２（ｅ）は、現像後のレジスト層１３、１５を示す図である。表面レジスト層１５は、前述のパターン露光領域外のみ通常のポジ型のフォトレジストとして現像される。そして、下層のレジスト層１３はネガ型に反転した表面レジスト層１５のパターン露光領域下部も現像されるため、下層のレジスト層１３は表面レジスト層１５に対し、アンダーカットされた断面形状となる。なお、表面レジスト層１５は、下層のレジスト層１３との相互拡散の影響により逆テーパ形状を有する。
図４は、全面露光条件の設定に基づく断面形状の変化を示す図である。前述した下層のレジスト層１３の全面露光は、アンダーカットされた断面形状を制御する重要パラメータとなり、全面露光条件を設定することによって断面形状を制御することができる。
図４（ａ）は、全面露光量小の場合における断面形状を示す図である。この条件においては、下層のレジスト層１３と表面レジスト層１５との相互拡散が小となり、下層のレジスト層１３は表面レジスト層１５に対し、アンダーカット量が約５μｍと大きい断面形状を有することとなる。
図４（ｂ）は、アンダーカット量を約１μｍになるよう全面露光量を調整した場合における断面形状を示す図である。
図４（ｃ）は全面露光量大の場合における断面形状を示す図である。この条件においては、下層のレジスト層１３と表面レジスト層１５の相互拡散が大となりアンダーカット量が０．０〜０．５μｍに抑えたほぼ逆テーパ形状を有する。
図４（ａ）（ｂ）（ｃ）のどの断面形状にするかは次工程である金属膜の蒸着工程で決定される。一般的にレジスト側壁部への金属粒子の回り込み量は蒸着装置により異なる（金属粒子の入射角）。そのため、例えば、金属粒子がレジスト側壁部に回り込み易い蒸着装置の場合は、アンダーカット部への金属膜が付き易くなるため、パターン精度を考慮した場合は、図４（ａ）条件は使用せず（ｂ）又は（ｃ）条件とする。
本実施の形態における全面露光量は、（ａ）条件で９０ｍｊ／ｃｍ２・ｓｅｃ，（ｂ）条件で２００ｍｊ／ｃｍ２・ｓｅｃ、そして（ｃ）条件で３００ｍｊ／ｃｍ２・ｓｅｃである。
図１は、電極・配線となる金属材料をレジストパターン１０上に真空蒸着をさせた状態を示す半導体ウエハの断面図である。本実施の形態で形成したレジストパターン１０とそのレジストパターン１０をマスクにして形成した金属膜を蒸着したリフトオフ処理前の状態である。
図１に示すように、本発明の金属パターンは、レジストパターン１０で囲まれ半導体ウエハ１１上に側壁付着層２０ｓが分離される構造となる。
そしてこの金属膜２０ｏが形成された半導体ウエハをアセトン等の有機溶剤に浸漬して下層のレジスト層１３，表面レジスト層１５及びその表面に形成された金属膜２０ｏをリフトオフ処理することにより半導体素子の電極・配線となる金属パターン２０ｐのみ形成される。このように形成された金属パターン２０ｐを図３に示す。
（本実施の形態の効果）
（１）図１に示したように、確実にレジスト側壁部で金属膜の段切れを生じさせることにより、リフトオフ処理時間は大幅に短縮され、かつ金属パターン２０ｐの外周部にはバリは全く発生しない。
（２）金属パターンの寸法精度については半導体素子を製造する上で求められる精度に合せ、レジスト断面形状を制御することにより必要な寸法精度が得られる。
電極・配線となる金属材料をレジストパターン上に真空蒸着させた状態を示す半導体ウエハの断面図である。 本実施の形態におけるレジストパターンの製造方法を示す断面図である。 半導体ウエハ上に形成された金属パターンを示す断面図である。 全面露光条件の設定に基づく断面形状の変化を示す図である。 従来方法により形成した金属パターンであり（ａ）はポジ型のレジスト膜をマスクにして金属膜を形成した状態を示す断面図であり、（ｂ）は（ａ）の半導体ウエハにリフトオフ処理を施した状態を示す断面図である。 従来方法により半導体ウエハ上にレジストパターンを形成した状態を示す断面図である。
符号の説明
１０ レジストパターン
１１ 半導体ウエハ
１３ 下層のレジスト層
１５ 表面レジスト層
２０ 金属膜
２０ｐ 金属パターン
２０ｏ 金属膜
２０ｓ 側壁付着層
４１ 半導体ウエハ
４３ レジスト層
４５ 金属膜
４５ａ，４５ｂ，４５ｃ バリ
４５ｓ 側壁付着層
５１ レジスト層

Claims (2)

  1. 基板上或いはその上に形成された被膜上に、ジアゾ・ノボラック型のポジ型フォトレジストにより１．５〜２．５μｍの膜厚の下層のレジスト層を形成し、全面露光量９０ｍｊ／ｃｍ 2 ・ｓｅｃから３００ｍｊ／ｃｍ 2 ・ｓｅｃの範囲で全面露光する工程と、
    前記全面露光された前記下層のレジスト層上に、露光後熱処理のみによりネガ型に反転するポジ型フォトレジストにより２．５〜３．５μｍの膜厚の表面レジスト層を形成する工程と、
    前記下層のレジスト層と前記表面レジスト層からなるフォトレジスト膜にパターン露光及び熱処理を行って前記表面レジスト層のパターン露光部をネガ型に反転させる工程と、
    前記フォトレジスト膜に全面露光を行う工程と、
    前記フォトレジスト膜を現像することにより、前記表面レジスト層が逆テーパ形状であり、前記下層レジスト層が前記表面レジスト層に対してアンダーカット形状であるレジストパターンに加工する工程と、
    前記レジストパターン上に電極、配線材料となる金属膜を形成する工程と、
    前記レジストパターンを溶剤で溶解させるとともに前記レジストパターン上の前記金属膜を除去する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記熱処理を１００〜１１０℃で行う請求項１に記載の半導体装置の製造方法。
JP2005131009A 2004-06-23 2005-04-28 半導体装置の製造方法 Expired - Fee Related JP4556757B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005131009A JP4556757B2 (ja) 2004-06-23 2005-04-28 半導体装置の製造方法
US11/153,898 US7314834B2 (en) 2004-06-23 2005-06-16 Semiconductor device fabrication method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004185544 2004-06-23
JP2005131009A JP4556757B2 (ja) 2004-06-23 2005-04-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006041477A JP2006041477A (ja) 2006-02-09
JP4556757B2 true JP4556757B2 (ja) 2010-10-06

Family

ID=35906090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005131009A Expired - Fee Related JP4556757B2 (ja) 2004-06-23 2005-04-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7314834B2 (ja)
JP (1) JP4556757B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9544997B2 (en) 2013-03-01 2017-01-10 Panasonic Corporation Multi-layered film, electronic device, and manufacturing methods thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663624B1 (ko) * 2004-04-29 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
US20070134943A2 (en) * 2006-04-02 2007-06-14 Dunnrowicz Clarence J Subtractive - Additive Edge Defined Lithography
JP5407316B2 (ja) * 2008-12-12 2014-02-05 パナソニック株式会社 半導体装置の製造方法
KR101056900B1 (ko) 2010-07-09 2011-08-12 주식회사 하이닉스반도체 미세 패턴 형성 방법
CN104377117A (zh) * 2014-09-26 2015-02-25 中国科学院半导体研究所 利用相对易腐蚀的金属制备另一种金属图形的剥离方法
US20190035906A1 (en) * 2016-01-27 2019-01-31 National Institute Of Advanced Industrial Science And Technology Field Effect Transistor and Method for Manufacturing Same
TWI717829B (zh) * 2019-09-10 2021-02-01 國立交通大學 製造iii-v族半導體裝置的互連件之方法，及iii-v族半導體裝置
CN113764261B (zh) * 2020-10-15 2023-08-22 腾讯科技（深圳）有限公司 空桥结构及其制作方法、超导量子芯片及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245531A (ja) * 1985-04-23 1986-10-31 Seiko Epson Corp 薄膜のパタ−ニング方法
JPH0446346A (ja) * 1990-06-14 1992-02-17 Toshiba Corp 半導体装置の製造方法
JPH05206025A (ja) * 1992-01-27 1993-08-13 Rohm Co Ltd 微細加工方法
JPH0729846A (ja) * 1993-07-15 1995-01-31 Honda Motor Co Ltd 半導体装置の電極形成方法
JPH0950133A (ja) * 1995-08-09 1997-02-18 Fuji Elelctrochem Co Ltd レジスト形成方法
JPH10154707A (ja) * 1996-09-27 1998-06-09 Hitachi Cable Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224361A (en) * 1978-09-05 1980-09-23 International Business Machines Corporation High temperature lift-off technique
US5120622A (en) * 1990-02-05 1992-06-09 Eastman Kodak Company Lift-off process for patterning dichroic filters
JP3119957B2 (ja) * 1992-11-30 2000-12-25 株式会社東芝 半導体装置の製造方法
TW594395B (en) * 2000-09-29 2004-06-21 Nippon Zeon Co Photoresist composition for insulating film, insulating film for organic electroluminescent element, and process for producing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245531A (ja) * 1985-04-23 1986-10-31 Seiko Epson Corp 薄膜のパタ−ニング方法
JPH0446346A (ja) * 1990-06-14 1992-02-17 Toshiba Corp 半導体装置の製造方法
JPH05206025A (ja) * 1992-01-27 1993-08-13 Rohm Co Ltd 微細加工方法
JPH0729846A (ja) * 1993-07-15 1995-01-31 Honda Motor Co Ltd 半導体装置の電極形成方法
JPH0950133A (ja) * 1995-08-09 1997-02-18 Fuji Elelctrochem Co Ltd レジスト形成方法
JPH10154707A (ja) * 1996-09-27 1998-06-09 Hitachi Cable Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9544997B2 (en) 2013-03-01 2017-01-10 Panasonic Corporation Multi-layered film, electronic device, and manufacturing methods thereof

Also Published As

Publication number Publication date
JP2006041477A (ja) 2006-02-09
US7314834B2 (en) 2008-01-01
US20060138078A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
JP4556757B2 (ja) 半導体装置の製造方法
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
JPH03177021A (ja) 半導体装置の製造方法
JP3339331B2 (ja) 半導体装置の製造方法
JPS616830A (ja) パタ−ン形成方法
JP2007311507A (ja) 半導体装置の製造方法
JPH08272107A (ja) レジストパターンの形成方法
KR100505414B1 (ko) 정렬 키 형성 방법
CN110379707B (zh) 一种金属图形化的剥离结构及其制作方法
JP3421268B2 (ja) パターン形成法
JP4267298B2 (ja) 半導体素子の製造方法
JP2000181077A (ja) リフトオフ法による配線パターン形成方法
JPH06349728A (ja) レジストパターンの形成方法
JP2000260765A (ja) 有機絶縁膜のパターン形成方法
JPH10221851A (ja) パターン形成方法
JP2005353856A (ja) 半導体装置の製造方法
JPH0661360A (ja) 半導体装置の製造方法
JPH05166805A (ja) パターン形成方法
JPS62243341A (ja) 半導体装置の製造方法
JP2005084312A (ja) レジストパターニング方法及び半導体装置の製造方法
JPH05211115A (ja) パターン形成方法
JPH01149435A (ja) 半導体装置の製造方法
JPH07183376A (ja) 半導体装置の製造方法
JPH04333224A (ja) 半導体装置の製造方法
JPS59152628A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees