CN113764261B - 空桥结构及其制作方法、超导量子芯片及其制作方法 - Google Patents

空桥结构及其制作方法、超导量子芯片及其制作方法 Download PDF

Info

Publication number
CN113764261B
CN113764261B CN202011105613.3A CN202011105613A CN113764261B CN 113764261 B CN113764261 B CN 113764261B CN 202011105613 A CN202011105613 A CN 202011105613A CN 113764261 B CN113764261 B CN 113764261B
Authority
CN
China
Prior art keywords
photoresist
photoresist layer
bridge
substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011105613.3A
Other languages
English (en)
Other versions
CN113764261A (zh
Inventor
张文龙
杨楚宏
淮赛男
郑亚锐
张胜誉
冯加贵
熊康林
武彪
黄永丹
陈肖
丁孙安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tencent Technology Shenzhen Co Ltd
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Tencent Technology Shenzhen Co Ltd
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tencent Technology Shenzhen Co Ltd, Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Tencent Technology Shenzhen Co Ltd
Priority to CN202011105613.3A priority Critical patent/CN113764261B/zh
Priority to EP21838964.1A priority patent/EP4012757B1/en
Priority to PCT/CN2021/123923 priority patent/WO2022078469A1/zh
Priority to JP2022530953A priority patent/JP7377358B2/ja
Priority to KR1020227017846A priority patent/KR102600525B1/ko
Publication of CN113764261A publication Critical patent/CN113764261A/zh
Priority to US17/703,683 priority patent/US20220216134A1/en
Application granted granted Critical
Publication of CN113764261B publication Critical patent/CN113764261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/82—Current path
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Micromachines (AREA)

Abstract

本实施例提供了一种空桥结构及其制作方法、超导量子芯片及其制作方法。该空桥结构及其制作方法利用无机材料来形成桥撑结构，能够通过调整第一光刻胶结构来调整桥撑结构的形状，从而获得形状符合预期的空桥结构；而且形成桥撑结构的过程的温度不会过高，能够避免高温引起的光刻胶性质改变而难以去除的问题，也能够避免高温对温度敏感器件的性质产生影响，同时，采用剥离第二光刻胶结构的方式来获得空桥结构，不必对空桥材料层进行刻蚀，防止底部的空桥结构的情况发生，能够有效改善含有空桥结构的产品的性能。

Description

空桥结构及其制作方法、超导量子芯片及其制作方法
技术领域
本发明涉及超导量子芯片技术领域，具体涉及一种空桥结构及其制作方法、超导量子芯片及其制作方法。
背景技术
为了降低电路中的非期望电容，如寄生电容，以提高器件的性能，电子器件产品中往往会引入空桥结构。现有技术中的空桥，尤其是超导空桥的制备主要是利用光刻胶的回流性质，将光刻胶制备成拱形，然后在其上部沉积材料，再进行二次涂胶曝光显影，在空桥结构位置处覆盖上保护胶并将其余位置的材料刻蚀掉，最后使用去胶液去除所有光刻胶，得到空桥。
但由于光刻胶的回流形状受到光刻胶性质的限制，使得制备出的空桥结构的形貌难以做出调整；并且光刻胶回流过程的烘烤温度(80℃-300℃)通常较高，对于一些温度敏感的器件的影响非常大，例如超导量子芯片中作为比特的超导隧道结在超过150℃时会导致性质巨变；高温回流后的光刻胶容易产生碳化等性质变化，生成的成分在后续的释放过程中很难完全去除；此外，需要对空桥材料层进行刻蚀，刻蚀过程容易直接刻穿底部的空桥结构，使得空桥桥墩处与电路之间断开。这些问题都会使得获得的空桥结构往往不能满足预期要求，导致电子器件产品的良品率降低。
发明内容
本发明申请针对现有方式的缺点，提供一种空桥结构及其制作方法、超导量子芯片及其制作方法，采用无机材料作为桥撑材料，能够通过调整第一光刻胶结构来调整桥撑结构的形状从而获得形状符合预期的空桥结构；而且形成桥撑结构的过程的温度不会过高，能够避免光刻胶回流温度高而引起的问题；同时采用剥离第二光刻胶结构的方式来获得空桥结构，能够避免对空桥材料层进行刻蚀带来的问题。
第一方面，本申请实施例提供了一种空桥结构的制作方法，包括：
提供一衬底，在所述衬底上形成第一光刻胶结构，所述第一光刻胶结构包括第一光刻胶层和第二光刻胶层，所述光刻胶结构设置有至少一个贯穿所述第一光刻胶层和所述第二光刻胶层的第一开口，所述第一开口包括贯穿所述第二光刻胶层且具有底切结构的第一子开口和贯穿所述第一光刻胶层的第二子开口；
在形成所述第一光刻胶结构的所述衬底上沉积无机桥撑材料层，并剥离所述第一光刻胶结构以形成位于所述第一开口处的桥撑结构；
在所述衬底形成所述桥撑结构的一面上形成第二光刻胶结构，所述第二光刻胶结构包括第三光刻胶层，所述第二光刻胶结构设置有至少一个贯穿所述第三光刻胶层的第二开口，所述桥撑结构位于所述第二开口内且所述第二开口用于形成所述空桥结构；
在形成所述第二光刻胶结构的所述衬底上沉积空桥材料层，剥离所述第二光刻胶结构并释放所述桥撑结构以获得所述空桥结构。
可选地，提供一衬底，在所述衬底上形成第一光刻胶结构，所述第一光刻胶结构包括第一光刻胶层和第二光刻胶层，所述光刻胶结构设置有至少一个贯穿所述第一光刻胶层和所述第二光刻胶层的第一开口，所述第一开口包括贯穿所述第二光刻胶层且具有底切结构的第一子开口和贯穿所述第一光刻胶层的第二子开口，包括：提供一衬底，并对所述衬底进行清洗和氧化处理，在进行清洗和氧化处理后的所述衬底上涂覆第一光刻胶层，并进行第一烘烤；在所述的第一光刻胶层远离所述衬底的一面上涂敷第二光刻胶层，并进行第二烘烤；对所述第二光刻胶层进行欠曝光处理并对所述第二光刻胶层进行前烘处理；对欠曝光处理及前烘处理后的所述第二光刻胶层进行显影和定影，以获得至少一个贯穿所述第二光刻胶层且具有底切结构的第一子开口，所述第一光刻胶层在所述第二光刻胶层进行显影和定影的过程不参与反应；以显影和定影后的所述第二光刻胶层作为掩膜对所述第一光刻胶层进行刻蚀，以形成至少一个贯穿所述第一光刻胶层的第二子开口，所述第二子开口在所述衬底上的正投影位于所述第一子开口在所述衬底上的正投影内，所述第一开口包括所述第一子开口和所述第二子开口。
可选地，在进行清洗和氧化处理后的所述衬底上涂覆第一光刻胶层，并进行第一烘烤，包括：在进行清洗和氧化处理后的所述衬底上涂覆厚度为h1的第一光刻胶层，并以所述第一光刻胶层的软烘温度进行所述第一烘烤，其中，5h1≤H1≤6h1，H1为所述桥撑结构的高度。
可选地，在所述的第一光刻胶层远离所述衬底的一面上涂敷第二光刻胶层，并进行第二烘烤，包括：在所述的第一光刻胶层远离所述衬底的一面上涂敷厚度为h2的第二光刻胶层，并以所述第二光刻胶层的软烘温度进行所述第二烘烤，其中，h1+h2>H1。
可选地，对所述第二光刻胶层进行欠曝光处理并对所述第二光刻胶层进行前烘处理，包括：采用紫外曝光或激光直写的工艺对所述第二光刻胶层进行欠曝光处理，并在所述第二光刻胶层的前烘烤温度下对所述第二光刻胶层进行前烘处理。
可选地，以显影和定影后的所述第二光刻胶层作为掩膜对所述第一光刻胶层进行刻蚀，以形成至少一个贯穿所述第一光刻胶层的第二子开口，包括：以显影和定影后的所述第二光刻胶层作为掩膜，采用物理刻蚀、化学刻蚀或物理刻蚀与化学刻蚀相结合的刻蚀方法对所述第一光刻胶层进行刻蚀，以形成至少一个贯穿所述第一光刻胶层的第二子开口。
可选地，在所述第一光刻胶结构和所述第一开口处的所述衬底上沉积无机桥撑材料层，并剥离所述第一光刻胶结构以及除覆盖在所述第一光刻胶结构上的所述无机桥撑材料层以获得位于所述第一开口处的桥撑结构，包括：以电子束蒸发方法或热蒸发方法，在形成所述第一光刻胶结构的所述衬底上沉积二氧化硅、镍金合金、氧化锌、氧化铝或氧化铜以形成所述桥撑材料层；将沉积所述桥撑材料层的所述衬底置于去胶剥离液中，在20℃-100℃的温度条件下对所述第一光刻胶结构进行剥离，以获得位于所述第一开口处的桥撑结构。
可选地，在所述衬底形成所述桥撑结构的一面上形成第二光刻胶结构，所述第二光刻胶结构包括第三光刻胶层，所述第二光刻胶结构设置有至少一个贯穿所述第三光刻胶层的第二开口，包括：在所述衬底形成所述桥撑结构的一面上涂覆第三光刻胶层，并进行第三烘烤；对所述第三光刻胶层进行欠曝光处理并对所述第三光刻胶层进行前烘处理；对欠曝光和前烘处理后的所述第三光刻胶层进行显影和定影以获得至少一个贯穿所述第三光刻胶层且具有底切结构的所述第二开口；以显影和定影后的所述第三光刻胶层作为掩膜进行刻蚀处理以去除所述第二开口处的所述衬底上的残胶和氧化层。
可选地，在所述衬底形成所述桥撑结构的一面上涂覆第三光刻胶层，并进行第三烘烤，包括：在所述衬底形成所述桥撑结构的一面上涂覆厚度为h3的第三光刻胶层，并以所述第三光刻胶层的软烘温度进行第三烘烤，H1+H2≤3h3，H1为所述桥撑结构的高度，H2为所述空桥结构的厚度。
可选地，以显影和定影后的所述第三光刻胶层作为掩膜进行刻蚀处理以去除所述第二开口处的所述衬底上的残胶和氧化层，包括：以显影和定影后的所述第三光刻胶层作为掩膜，采用物理刻蚀、化学刻蚀或物理刻蚀与化学刻蚀相结合的刻蚀方法进行刻蚀处理以去除所述第二开口处的所述衬底上的残胶和氧化层。
可选地，在形成所述第二光刻胶结构的所述衬底上沉积空桥材料层，剥离所述第二光刻胶结构并释放所述桥撑结构以获得所述空桥结构，包括：采用电子束沉积方法或分子束沉积方法在形成所述第二光刻胶结构的所述衬底上沉积空桥材料层；将沉积有所述空桥材料层的所述衬底在温度为20℃-100℃的条件下，采用浸泡法或超声法剥离所述第二光刻胶结构以获得带有所述桥撑结构的空桥结构；利用化学刻蚀法对所述桥撑结构进行释放以获得所述空桥结构，刻蚀气体能够与所述桥撑结构的材料反应且与所述空桥结构的材料不反应。
可选地，所述桥撑结构的材料为二氧化硅，所述空桥结构的材料为与氟化氢不反应的导电材料，利用化学刻蚀法对所述桥撑结构进行释放以获得所述空桥结构，包括：先向刻蚀机内通入催化气体，再通入氟化氢气体对所述桥撑结构进行刻蚀，然后再通入氮气以将被所述氟化氢气体与所述桥撑的材料反应生成的物质由所述空桥结构中带离以获得所述空桥结构，所述催化气体包括气态的水、乙醇、甲醇、异丙醇，所述氟化氢气体为无水氟化氢气体。
第二方面，本申请实施例提供了一种超导量子芯片的制作方法，包括上述的空桥结构的制作方法。
第三方面，本申请实施例提供了一种空桥结构，采用上述的空桥结构的制作方法制得。
可选地，所述空桥结构为真空桥结构。
可选地，所述空桥结构包括与所述衬底接触的桥墩部、与所述衬底平行的桥顶部以及连接在所述桥墩部和所述桥顶部之间的引桥部；所述空桥结构为分离式孔桥结构或全包式空桥结构，其中，所述全包式空桥结构的所述桥墩部和所述引桥部设置有多个开孔。
第四方面，本申请实施例提供了一种超导量子芯片，包括上述的空桥结构。
与现有技术相比，本发明具有以下优点和有益效果：
本实施例提供的空桥结构及其制作方法、超导量子芯片及其制作方法，利用无机材料来形成桥撑结构，能够通过调整第一光刻胶结构来调整桥撑结构的形状，从而获得形状符合预期的空桥结构；而且形成桥撑结构的过程的温度不会过高，能够避免高温引起的光刻胶性质改变而难以去除的问题，也能够避免高温对温度敏感器件的性质产生影响，同时，采用剥离第二光刻胶结构的方式来获得空桥结构，不必对空桥材料层进行刻蚀，防止空桥结构被刻蚀损坏以及影响空桥结构与衬底上的电路连接不良的情况发生，能够有效改善含有空桥结构的产品的性能。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种空桥结构的制作方法的流程示意图；
图2为图1所示的空桥结构的制作方法中步骤S1的流程示意图；
图3为图2所示的空桥结构的制作方法中步骤S1的流程所对应的工艺示意图；
图4为图1所示的空桥结构的制作方法中步骤S2的流程示意图；
图5为图4所示的空桥结构的制作方法中步骤S2的流程所对应的工艺示意图；
图6为图1所示的空桥结构的制作方法中步骤S3的流程示意图；
图7为图6所示的空桥结构的制作方法中步骤S3的流程所对应的工艺示意图；
图8为图1所示的空桥结构的制作方法中步骤S4的流程示意图；
图9为图8所示的空桥结构的制作方法中步骤S4的流程所对应的工艺示意图；
图10为本申请实施例提供的一种空桥结构的截面示意图；
图11为本申请实施例提供的一种分离式空桥结构释放桥撑结构前的扫描电镜图；
图12为本申请实施例提供的一种全包式空桥结构释放桥撑结构前的扫描电镜图；
图13为本申请实施例提供的一种分离式空桥结构释放桥撑结构后的扫描电镜图；
图14为本申请实施例提供的一种全包式空桥结构释放桥撑结构后的扫描电镜图。
附图标记：
1-衬底；
2-第一光刻胶结构；201-第一光刻胶层；202-第二光刻胶层；T1-第一开口；T11-第一子开口；T12-第二子开口；
3-桥撑材料层；301-桥撑结构；302-待剥离的桥撑材料部分；
4-第二光刻胶结构；401-第三光刻胶层；T2-第二开口；
5-空桥材料层；501-空桥结构；5011-桥顶部；5012-桥墩部；5013-引桥部；502-待剥离的空桥材料部分。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
首先对本申请涉及的几个名词进行介绍和解释：
分离式空桥结构：指相邻的空桥结构之间不相连，各自为独立的空桥。
全包式空桥结构：指至少两个空桥结构进行相连，形成一整个空桥。
底切结构：英文“undercut”的中文译名，是一种光刻胶的结构，指光刻胶的底部比顶部宽，侧壁由顶部至底部逐渐向外扩展，光刻胶剖面呈正梯形或“凸”形等。
底胶：因为衬底加热、显影过程中的化学反应、空气中氧化等多种因素导致在涂覆了光刻胶的衬底表面的界面处的光刻胶发生变性，不再溶解于常见的显影液，属于“残胶”的一种。在微纳加工领域，通常会使用去胶机等化学或物理刻蚀的方法来去除底胶。
现有技术中，通常利用光刻胶的回流性质来制备空桥结构，但获得的空桥结构的形貌难以做出调整，且光刻胶的回流温度较高容易引起光刻胶的性质改变而难以去除以及影响产品中的温度敏感器件的性质，此外，需要对空桥材料层进行刻蚀，刻蚀过程容易直接刻穿底部的电路结构，使得空桥桥墩处与电路之间断开。这些问题都会使得获得的空桥结构往往不能满足预期要求，导致电子器件产品的良品率降低。
本申请提供的空桥结构及其制作方法、超导量子芯片及其制作方法，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种空桥结构的制作方法，如图1所示，本实施例提供的空桥结构的制作方法包括：
S1：提供一衬底，在衬底上形成第一光刻胶结构，第一光刻胶结构包括第一光刻胶层和第二光刻胶层，光刻胶结构设置有至少一个贯穿第一光刻胶层和第二光刻胶层的第一开口，第一开口包括贯穿第二光刻胶层且具有底切结构的第一子开口和贯穿第一光刻胶层的第二子开口。
S2：在形成第一光刻胶结构的衬底上沉积无机桥撑材料层，并剥离第一光刻胶结构以形成位于第一开口处的桥撑结构。具体地，当第一光刻胶结构被剥离后，位于第一光刻胶结构上的桥撑材料也同时被剥离。
S3：在衬底形成桥撑结构的一面上形成第二光刻胶结构，第二光刻胶结构包括第三光刻胶层，第二光刻胶结构设置有至少一个贯穿第三光刻胶层的第二开口，桥撑结构位于第二开口内且第二开口用于形成空桥结构。
S4：在形成第二光刻胶结构的衬底上沉积空桥材料层，剥离第二光刻胶结构并释放桥撑结构以获得空桥结构。
具体地，释放桥撑结构是指将桥撑结构进行去除，例如，采用化学刻蚀的方法通入与桥撑结构的材料能够反应的气体以将桥撑结构的材料反应掉，从而实现释放桥撑结构的目的。
本实施例提供的空桥结构的制作方法，利用无机材料来形成桥撑结构，能够通过调整第一光刻胶结构来调整桥撑结构的形状，从而获得形状符合预期的空桥结构；而且形成桥撑结构的过程的温度不会过高，能够避免高温引起的光刻胶性质改变而难以去除的问题，也能够避免高温对温度敏感器件的性质产生影响，同时，采用剥离第二光刻胶结构的方式来获得空桥结构，不必对空桥材料层进行刻蚀，防止空桥结构被刻蚀损坏以及影响空桥结构与衬底上的电路连接不良的情况发生，能够有效改善含有空桥结构的产品的性能。
进一步地，如图2和图3所示，本实施例提供的空桥结构的制作方法中，步骤S1包括：
S101：提供一衬底1，并对衬底1进行清洗和氧化处理，在进行清洗和氧化处理后的衬底1上涂覆第一光刻胶层201，并进行第一烘烤。
具体地，在纯氧的环境下或氧气和氩气的环境下对衬底1的表面进行氧化，以在衬底1的表面形成特定厚度氧化层；第一光刻胶层201作为底胶，步骤S101具体包括：在进行清洗和氧化处理后的衬底1上涂覆厚度为h1的第一光刻胶层201，并以第一光刻胶层201的软烘温度进行第一烘烤，其中，5h1≤H1≤6h1，H1为桥撑结构301的高度。
S102：在的第一光刻胶层201远离衬底1的一面上涂敷第二光刻胶层202，并进行第二烘烤。
具体地，第二光刻胶层202作为图形化结构层，步骤S102具体包括：在第一光刻胶层201远离衬底1的一面上涂敷厚度为h2的第二光刻胶层202，并以第二光刻胶层202的软烘温度进行第二烘烤，其中，h1+h2>H1。
S103：对第二光刻胶层202进行欠曝光处理并对第二光刻胶层202进行前烘处理。
具体地，步骤S103具体包括：采用紫外曝光或激光直写的工艺对第二光刻胶层202进行欠曝光处理，并在第二光刻胶层202的前烘烤温度下对第二光刻胶层202进行前烘处理。具体地，采用第一掩膜板M1对第二光刻胶层202进行欠曝光处理。
S104：对欠曝光处理及前烘处理后的第二光刻胶层202进行显影和定影，以获得至少一个贯穿第二光刻胶层202且具有底切结构的第一子开口T11，第一光刻胶层201在第二光刻胶层202进行显影和定影的过程不参与反应。
具体地，步骤S104具体包括：在20℃～25℃温度下，浓度低于1.5％的TMAH显影液中进行显影90s～150s，在去离子水定影液中进行定影40s以上。
S105：以显影和定影后的第二光刻胶层202作为掩膜对第一光刻胶层201进行刻蚀，以形成至少一个贯穿第一光刻胶层201的第二子开口T12，第二子开口T12在衬底1上的正投影位于第一子开口T11在衬底1上的正投影内，第一开口T1包括第一子开口T11和第二子开口T12。
具体地，步骤S105具体包括：以显影和定影后的第二光刻胶层202作为掩膜，采用物理刻蚀、化学刻蚀或物理刻蚀与化学刻蚀相结合的刻蚀方法对第一光刻胶层201进行刻蚀，以形成至少一个贯穿第一光刻胶层201的第二子开口T12。
本实施例提供的空桥结构501的制作方法中，采用第一光刻胶层201作为底胶，第二光刻胶层202作为图形化结构层，更利于调整第一开口T1的形状，从而实现对空桥结构501的形状的调整。
进一步地，如图4和图5所示，本实施例提供的空桥结构的制作方法中，步骤S2包括：
S201：以电子束蒸发方法或热蒸发方法，在形成第一光刻胶结构2和的衬底1上沉积二氧化硅、镍金合金、氧化锌、氧化铝或氧化铜以形成无机桥撑材料层3。桥撑材料层3包括桥撑结构301和覆盖在第一光刻胶结构2上的待剥离桥撑材料部分302。具体地，上述桥撑材料可以在室温的初始条件下进行生长，能够在生长温度不超过80℃的条件下即可获得符合条件的桥撑材料层3。
S202：将沉积桥撑材料层3的衬底1置于去胶剥离液中，在20℃-100℃的温度条件下对第一光刻胶结构2进行剥离，以获得位于第一开口T1处的桥撑结构301。在第一光刻胶结构2被剥离后，位于第一光刻胶结构2上的待剥离桥撑材料部分302也同时被剥离。
本实施例提供的空桥结构的制作方法中，采用二氧化硅等无机材料作为桥撑结构301的材料，不仅能够通过对第一光刻胶结构2的调整而较为容易地实现对桥撑结构301形状的调整，从而获得形状符合预期的空桥结构，而且形成二氧化硅等无机材料的桥撑结构301的温度较低，不会引起光刻胶受到高温影响而产生的去除困难问题，也不会对产品中的温度敏感器件产生影响。
进一步地，如图6和图7所示，本实施例提供的空桥结构的制作方法中，步骤S3包括：
S301：在衬底1形成桥撑结构301的一面上涂覆第三光刻胶层401，并进行第三烘烤。
具体地，步骤S301具体包括：在衬底1形成桥撑结构301的一面上涂覆厚度为h3的第三光刻胶层401，并以第三光刻胶层401的软烘温度进行第三烘烤，H1+H2≤3h3，H1为桥撑结构301的高度，H2为空桥结构的厚度。
S302：对第三光刻胶层401进行欠曝光处理并对第三光刻胶层401进行前烘处理。
具体地，步骤S302具体包括：采用紫外曝光或激光直写的工艺对第三光刻胶层401进行欠曝光处理，并在第三光刻胶层401的前烘烤温度下对第三光刻胶层401进行前烘处理。
S303：对欠曝光和前烘处理后的第三光刻胶层401进行显影和定影以获得至少一个贯穿第三光刻胶层401且具有底切结构的第二开口T2。
具体地，步骤S303具体包括：在20℃～25℃温度下，2.38％的TMAH显影液中进行显影30s～45s，并在室温下，去离子水定影40s以上。
S304：以显影和定影后的第三光刻胶层401作为掩膜进行刻蚀处理以去除第二开口T2处的衬底1上的残胶和氧化层。
具体地，步骤S304具体包括：以显影和定影后的第三光刻胶层401作为掩膜，采用物理刻蚀、化学刻蚀或物理刻蚀与化学刻蚀相结合的刻蚀方法进行刻蚀处理以去除第二开口T2处的衬底1上的残胶和氧化层。由于在之前步骤中对衬底1进行过氧化处理，在衬底1表面形成了特定厚度氧化层，有利于在本步骤中控制刻蚀去除氧化层工艺的刻蚀时间，以防止对衬底1上已有的电路结构造成损伤。
本实施例提供的空桥结构501的制作方法中，利用显影和定影后的第三光刻胶层401作为掩膜对第二开口T2处的衬底1上的残胶和氧化层进行刻蚀处理，能够使得第二开口T2处暴露的衬底1处于清洁且无氧化的状态，有利于提升后续沉积的空桥材料与衬底1上电路的联通性。
进一步地，如图8和图9所示，本实施例提供的空桥结构的制作方法中，步骤S4包括：
S401：采用电子束沉积方法或分子束沉积方法在形成第二光刻胶结构4的衬底1上沉积空桥材料层5。具体地，空桥材料层5可以为铜、铝、银等金属及其合金。具体地，空桥材料层5包括空桥结构501和待剥离的空桥材料部分502。
S402：将沉积有空桥材料层5的衬底1在温度为20℃-100℃的条件下，采用浸泡法或超声法剥离第二光刻胶结构4以获得带有桥撑结构301的空桥结构501。具体地，采用浸泡法来剥离第二光刻胶结构4时，所使用的浸泡溶液与空桥结构501的材料不反应。
S403：利用化学刻蚀法对桥撑结构301进行释放以获得空桥结构501，刻蚀气体能够与桥撑结构301的材料反应且与空桥结构501的材料不反应。
具体地，以桥撑结构301的材料为二氧化硅，空桥结构501的材料为与氟化氢不反应的导电材料，例如铝为例进行说明利，S403包括：先向刻蚀机内通入催化气体，再通入氟化氢气体对桥撑结构301进行刻蚀，然后再通入氮气以将被氟化氢气体与桥撑结构301的材料反应生成的物质由空桥结构501中带离，催化气体包括气态的水、乙醇、甲醇、异丙醇，氟化氢气体为无水氟化氢气体。
具体地，二氧化硅和氟化氢气体的反应式如下：
SiO2(s)+4HF(g)＝2H2O(g)+SiF4(g)
其中，反应式中的(s)是指物质的状态为固态，(g)是指物质的状态为气态。由于生成的为气态H2O和气态的SiF4，再通入氮气能够将气态H2O和气态的SiF4由空桥结构501中带离，而用于形成空桥结构501的铝不反应，从而在将桥撑结构301释放后获得结构完整的空桥结构501。可替代地，与氟化氢不反应的导电材料也可以为铜、银等金属材料以及铜合金、铝合金和银合金等合金材料。
为了便于理解，本实施例提供了一种空桥结构501制作方法的具体地实施方式，该具体实施方式包括如下步骤：
步骤1：在衬底1上形成第一光刻胶结构2的过程。
在经过清洗和氧化处理后的衬底1上旋涂PMMA(聚甲基丙烯酸甲酯，亚克力)胶作为第一光刻胶层201，并以180℃烘烤100s～150s；
在第一光刻胶层201上旋涂AZ系列反转胶作为第二光刻胶层202，并以95℃烘烤60s～120s；
采用紫外曝光法，以95℃进行前烘处理，再利用掩膜版曝光45s～90s，该曝光时间小于该厚度下的第二光刻胶层202充分曝光的时间，即进行欠曝光处理；
将欠曝光处理后的衬底1放入到2.38％的TMAH显影液中，在20℃～25℃温度下进行显影30s～45s时间，在将显影后的衬底1放入去离子水定影液中，在室温下定影40s以上，以使第二光刻胶层202上形成第一子开口T11；
以显影和定影后的第二光刻胶层202作为掩膜，采用氧等离子体对第一子开口T11处的第一光刻胶层201刻蚀5min～10min(和第一光刻胶层201的厚度有关)，以形成贯穿第一光刻胶层201的第二子开口T12，第一开口T1包括第一子开口T11和第二子开口T12，即获得了设置有第一开口T1的第一光刻胶结构2。
步骤2：获得桥撑结构301。
在室温下用电子束蒸发的方法蒸镀二氧化硅膜，二氧化硅薄膜覆盖第一光刻胶结构2和第一开口T1处的衬底1；
将蒸镀二氧化硅膜的衬底1置于丙酮中以剥离第二光刻胶结构4和覆盖在第二光刻胶结构4上的二氧化硅膜，从而得到位于衬底1上的桥撑结构301。
步骤3：获得第二光刻胶结构4。
在形成桥撑结构301的衬底1上旋涂AZ系列反转胶，并以95℃烘烤60s～120s。
采用紫外曝光法，以95℃进行前烘处理，再利用掩膜版曝光45s～90s，该曝光时间小于该厚度下的第二光刻胶层202充分曝光的时间，即进行欠曝光处理。具体地，对于全包式空桥，图形化的第二光刻胶结构4在桥墩和引桥部分有开孔图案。
以第二光刻胶结构4作为掩膜，采用离子束刻蚀去除衬底1上的残胶和氧化层，如此能够增加空桥结构501与衬底1上电路的联通性。
步骤4：获得空桥结构501。
采用电子束蒸法沉积一定厚度的铝膜作为空桥材料层5，铝膜覆盖第二光刻胶结构4、桥撑结构301和第二开口T2内除桥撑结构301处的衬底1。
将沉积铝膜后的衬底1置于丙酮中剥离第二光刻胶结构4和覆盖在第二光刻胶结构4上的铝膜，得到带有桥撑结构301的空桥结构501。
将包括带有桥撑结构301的空桥结构501的衬底1置于HF刻蚀机中，先通气态乙醇，然后通一段时间的无水HF气体，最后通氮气，将二氧化硅桥撑结构301的材料完全释放以获得空桥结构501。
基于同一发明构思，本申请实施例提供了一种超导量子芯片的制作方法，该方法包括上述实施例中的空桥结构的制作方法，具有上述实施例中的空桥结构的制作方法的有益效果，在此不再赘述。
具体地，本实施例提供的超导量子芯片的制作方法还包括形成电容、形成连接线、形成焊盘等步骤以及封装等步骤，本实施例不对此进行展开说明。
基于同一发明构思，本申请实施例提供了一种空桥结构501，如图10所示，该空桥结构501采用上述实施例中的空桥结构的制作方法制得。获得的空桥结构501的形状更为符合预期要求。
进一步地，如图10所示，本实施例中的空桥结构501为真空桥结构。
进一步地，如图10至图14所示，本实施例提供的空桥结构501包括与衬底1接触的桥墩部5012、与衬底1平行的桥顶部5011以及连接在桥墩部5012和桥顶部5011之间的引桥部5013；空桥结构501为分离式空桥结构或全包式空桥结构，其中，全包式空桥结构的桥墩部5012和引桥部5013设置有多个开孔5014。
对上述空桥结构501制作方法的具体地实施方式形成的空桥结构501以及带有桥撑结构301的空桥结构501，利用电镜进行观测，观测到的带有桥撑结构301的分离式空桥结构501如图11所示，带有桥撑结构301的全包式空桥结构501如图12所示。释放桥撑结构301后，分离式空桥结构501如图13所示，全包式空桥结构501如图14所示。由于全包式的空桥结构501在桥墩部和引桥部设置有开孔5014，有利于将全包式的空桥结构501内的桥撑结构301释放干净。
基于同一发明构思，本申请实施例提供了一种超导量子芯片，该超导量子芯片包括上述实施例中的空桥结构。基于上述实施例中的空桥结构的有益效果，在此不再赘述。
具体地，本实施例提供的超导量子芯片还包括电容、连接线、焊盘以及封装结构等，本实施例不对此进行展开说明。
具体地，本实施例提供的超导量子芯片为倒装焊芯片，有利于增加比特控制之间的隔离性。
应用本申请实施例，至少能够实现如下有益效果：
本实施例提供的空桥结构及其制作方法、超导量子芯片及其制作方法，利用无机材料来形成桥撑结构，能够通过调整第一光刻胶结构来调整桥撑结构的形状，从而获得形状符合预期的空桥结构；而且形成桥撑结构的过程的温度不会过高，能够避免高温引起的光刻胶性质改变而难以去除的问题，也能够避免高温对温度敏感器件的性质产生影响，同时，采用剥离第二光刻胶结构的方式来获得空桥结构，不必对空桥材料层进行刻蚀，防止空桥结构被刻蚀损坏以及影响空桥结构与衬底上的电路连接不良的情况发生，能够有效改善含有空桥结构的产品的性能。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (15)

1.一种空桥结构的制作方法，其特征在于，包括：
提供一衬底，在所述衬底上形成第一光刻胶结构，所述第一光刻胶结构包括第一光刻胶层和第二光刻胶层，所述第一光刻胶结构设置有至少一个贯穿所述第一光刻胶层和所述第二光刻胶层的第一开口，所述第一开口包括贯穿所述第二光刻胶层且具有底切结构的第一子开口和贯穿所述第一光刻胶层的第二子开口；所述底切结构指底部比顶部宽的结构，所述底部靠近所述衬底，所述顶部远离所述衬底；
在形成所述第一光刻胶结构的所述衬底上沉积无机桥撑材料层，并剥离所述第一光刻胶结构以形成位于所述第一开口处的桥撑结构；
在所述衬底形成所述桥撑结构的一面上形成第二光刻胶结构，所述第二光刻胶结构包括第三光刻胶层，所述第二光刻胶结构设置有至少一个贯穿所述第三光刻胶层的第二开口，所述桥撑结构位于所述第二开口内且所述第二开口用于形成所述空桥结构；
在形成所述第二光刻胶结构的所述衬底上沉积空桥材料层，剥离所述第二光刻胶结构并释放所述桥撑结构以获得所述空桥结构。
2.根据权利要求1所述的空桥结构的制作方法，其特征在于，提供一衬底，在所述衬底上形成第一光刻胶结构，所述第一光刻胶结构包括第一光刻胶层和第二光刻胶层，所述光刻胶结构设置有至少一个贯穿所述第一光刻胶层和所述第二光刻胶层的第一开口，所述第一开口包括贯穿所述第二光刻胶层且具有底切结构的第一子开口和贯穿所述第一光刻胶层的第二子开口，包括：
提供一衬底，并对所述衬底进行清洗和氧化处理，在进行清洗和氧化处理后的所述衬底上涂覆第一光刻胶层，并进行第一烘烤；
在所述的第一光刻胶层远离所述衬底的一面上涂敷第二光刻胶层，并进行第二烘烤；
对所述第二光刻胶层进行欠曝光处理并对所述第二光刻胶层进行前烘处理；
对欠曝光处理及前烘处理后的所述第二光刻胶层进行显影和定影，以获得至少一个贯穿所述第二光刻胶层且具有底切结构的第一子开口，所述第一光刻胶层在所述第二光刻胶层进行显影和定影的过程不参与反应；
以显影和定影后的所述第二光刻胶层作为掩膜对所述第一光刻胶层进行刻蚀，以形成至少一个贯穿所述第一光刻胶层的第二子开口，所述第二子开口在所述衬底上的正投影位于所述第一子开口在所述衬底上的正投影内，所述第一开口包括所述第一子开口和所述第二子开口。
3.根据权利要求2所述的空桥结构的制作方法，其特征在于，在进行清洗和氧化处理后的所述衬底上涂覆第一光刻胶层，并进行第一烘烤，包括：
在进行清洗和氧化处理后的所述衬底上涂覆厚度为h1的第一光刻胶层，并以所述第一光刻胶层的软烘温度进行所述第一烘烤，其中，5h1≤H1≤6h1，H1为所述桥撑结构的高度。
4.根据权利要求3所述的空桥结构的制作方法，其特征在于，在所述的第一光刻胶层远离所述衬底的一面上涂敷第二光刻胶层，并进行第二烘烤，包括：
在所述的第一光刻胶层远离所述衬底的一面上涂敷厚度为h2的第二光刻胶层，并以所述第二光刻胶层的软烘温度进行所述第二烘烤，其中，h1+h2>H1。
5.根据权利要求2所述的空桥结构的制作方法，其特征在于，对所述第二光刻胶层进行欠曝光处理并对所述第二光刻胶层进行前烘处理，包括：
采用紫外曝光或激光直写的工艺对所述第二光刻胶层进行欠曝光处理，并在所述第二光刻胶层的前烘烤温度下对所述第二光刻胶层进行前烘处理。
6.根据权利要求2所述的空桥结构的制作方法，其特征在于，以显影和定影后的所述第二光刻胶层作为掩膜对所述第一光刻胶层进行刻蚀，以形成至少一个贯穿所述第一光刻胶层的第二子开口，包括：
以显影和定影后的所述第二光刻胶层作为掩膜，采用物理刻蚀、化学刻蚀或物理刻蚀与化学刻蚀相结合的刻蚀方法对所述第一光刻胶层进行刻蚀，以形成至少一个贯穿所述第一光刻胶层的第二子开口。
7.根据权利要求1所述的空桥结构的制作方法，其特征在于，在形成所述第一光刻胶结构的所述衬底上沉积无机桥撑材料层，并剥离所述第一光刻胶结构以获得位于所述第一开口处的桥撑结构，包括：
以电子束蒸发方法或热蒸发方法，在形成所述第一光刻胶结构的所述衬底上沉积二氧化硅、镍金合金、氧化锌、氧化铝或氧化铜以形成所述桥撑材料层；
将沉积所述桥撑材料层的所述衬底置于去胶剥离液中，在20℃-100℃的温度条件下对所述第一光刻胶结构进行剥离，以获得位于所述第一开口处的桥撑结构。
8.根据权利要求1所述的空桥结构的制作方法，其特征在于，在所述衬底形成所述桥撑结构的一面上形成第二光刻胶结构，所述第二光刻胶结构包括第三光刻胶层，所述第二光刻胶结构设置有至少一个贯穿所述第三光刻胶层的第二开口，包括：
在所述衬底形成所述桥撑结构的一面上涂覆第三光刻胶层，并进行第三烘烤；
对所述第三光刻胶层进行欠曝光处理并对所述第三光刻胶层进行前烘处理；
对欠曝光和前烘处理后的所述第三光刻胶层进行显影和定影以获得至少一个贯穿所述第三光刻胶层且具有底切结构的所述第二开口；
以显影和定影后的所述第三光刻胶层作为掩膜进行刻蚀处理以去除所述第二开口处的所述衬底上的残胶和氧化层。
9.根据权利要求8所述的空桥结构的制作方法，其特征在于，在所述衬底形成所述桥撑结构的一面上涂覆第三光刻胶层，并进行第三烘烤，包括：
在所述衬底形成所述桥撑结构的一面上涂覆厚度为h3的第三光刻胶层，并以所述第三光刻胶层的软烘温度进行第三烘烤，H1+H2≤3h3，H1为所述桥撑结构的高度，H2为所述空桥结构的厚度。
10.根据权利要求8所述的空桥结构的制作方法，其特征在于，以显影和定影后的所述第三光刻胶层作为掩膜进行刻蚀处理以去除所述第二开口处的所述衬底上的残胶和氧化层，包括：
以显影和定影后的所述第三光刻胶层作为掩膜，采用物理刻蚀、化学刻蚀或物理刻蚀与化学刻蚀相结合的刻蚀方法进行刻蚀处理以去除所述第二开口处的所述衬底上的残胶和氧化层。
11.根据权利要求1所述的空桥结构的制作方法，其特征在于，在形成所述第二光刻胶结构的所述衬底上沉积空桥材料层，剥离所述第二光刻胶结构并释放所述桥撑结构以获得所述空桥结构，包括：
采用电子束沉积方法或分子束沉积方法在形成所述第二光刻胶结构的所述衬底上沉积空桥材料层；
将沉积有所述空桥材料层的所述衬底在温度为20℃-100℃的条件下，采用浸泡法或超声法剥离所述第二光刻胶结构以获得带有所述桥撑结构的空桥结构；
利用化学刻蚀法对所述桥撑结构进行释放以获得所述空桥结构，刻蚀气体能够与所述桥撑结构的材料反应且与所述空桥结构的材料不反应。
12.根据权利要求11所述的空桥结构的制作方法，其特征在于，所述桥撑结构的材料为二氧化硅，所述空桥结构的材料为与氟化氢不反应的导电材料，利用化学刻蚀法对所述桥撑结构进行释放以获得所述空桥结构，包括：
先向刻蚀机内通入催化气体，再通入氟化氢气体对所述桥撑结构进行刻蚀，然后再通入氮气以将被所述氟化氢气体与所述桥撑结构的材料反应生成的物质由所述空桥结构中带离以获得所述空桥结构，所述催化气体包括气态的水、乙醇、甲醇、异丙醇，所述氟化氢气体为无水氟化氢气体。
13.一种空桥结构，其特征在于，采用权利要求1-12中任一项所述的空桥结构的制作方法制得。
14.根据权利要求13所述的空桥结构，其特征在于，所述空桥结构为真空桥结构。
15.根据权利要求13或14所述的空桥结构，其特征在于，所述空桥结构包括与所述衬底接触的桥墩部、与所述衬底平行的桥顶部以及连接在所述桥墩部和所述桥顶部之间的引桥部；
所述空桥结构为分离式空桥结构或全包式空桥结构，其中，所述全包式空桥结构的所述桥墩部和所述引桥部设置有多个开孔；所述分离式空桥结构指相邻的空桥结构之间不相连，各自为独立的空桥；所述全包式空桥结构指至少两个空桥结构进行相连，形成一整个空桥。
CN202011105613.3A 2020-10-15 2020-10-15 空桥结构及其制作方法、超导量子芯片及其制作方法 Active CN113764261B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202011105613.3A CN113764261B (zh) 2020-10-15 2020-10-15 空桥结构及其制作方法、超导量子芯片及其制作方法
EP21838964.1A EP4012757B1 (en) 2020-10-15 2021-10-14 Manufacturing method for an air bridge structure
PCT/CN2021/123923 WO2022078469A1 (zh) 2020-10-15 2021-10-14 空桥结构及其制作方法、超导量子芯片及其制作方法
JP2022530953A JP7377358B2 (ja) 2020-10-15 2021-10-14 エアブリッジ構造及びその製造方法、並びに超伝導量子チップ及びその製造方法
KR1020227017846A KR102600525B1 (ko) 2020-10-15 2021-10-14 에어 브릿지 구조체 및 그 제조 방법, 그리고 초전도 양자 칩 및 그 제조 방법
US17/703,683 US20220216134A1 (en) 2020-10-15 2022-03-24 Air bridge structure and manufacturing method thereof, and superconducting quantum chip and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011105613.3A CN113764261B (zh) 2020-10-15 2020-10-15 空桥结构及其制作方法、超导量子芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN113764261A CN113764261A (zh) 2021-12-07
CN113764261B true CN113764261B (zh) 2023-08-22

Family

ID=78785972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011105613.3A Active CN113764261B (zh) 2020-10-15 2020-10-15 空桥结构及其制作方法、超导量子芯片及其制作方法

Country Status (6)

Country Link
US (1) US20220216134A1 (zh)
EP (1) EP4012757B1 (zh)
JP (1) JP7377358B2 (zh)
KR (1) KR102600525B1 (zh)
CN (1) CN113764261B (zh)
WO (1) WO2022078469A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707601A (zh) * 2020-11-20 2021-11-26 腾讯科技（深圳）有限公司 空气桥的制备方法、空气桥结构及超导量子芯片
CN115697029B (zh) * 2022-12-30 2023-06-20 量子科技长三角产业创新中心 一种超导量子芯片及其制备方法
CN117377375B (zh) * 2023-12-07 2024-03-22 致真存储(北京)科技有限公司 磁存储单元的制作方法及存储器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670297A (en) * 1985-06-21 1987-06-02 Raytheon Company Evaporated thick metal and airbridge interconnects and method of manufacture
US5219713A (en) * 1990-12-17 1993-06-15 Rockwell International Corporation Multi-layer photoresist air bridge fabrication method
EP0812016A1 (en) * 1996-06-04 1997-12-10 Harris Corporation Integrated circuit air bridge structures and methods of fabricating same
CN1466189A (zh) * 2002-07-05 2004-01-07 中国科学院微电子中心 在衬底上制备空气桥的方法
CN1514478A (zh) * 2002-12-27 2004-07-21 �Ҵ���˾ 利用先桥后金属喷镀制造顺序的坚固超低k互连结构
CN101330009A (zh) * 2007-06-20 2008-12-24 中国科学院微电子研究所 亚微米hbt发射极/hemt栅空气桥引出的方法
CN102915957A (zh) * 2012-09-17 2013-02-06 北京大学 一种制作空气桥及电感的方法
CN106024702A (zh) * 2016-06-21 2016-10-12 中山德华芯片技术有限公司 一种具有倒梯形桥墩的空气桥制作方法
CN109279572A (zh) * 2018-11-19 2019-01-29 中国科学技术大学 超导真空桥及其制备方法
CN110277376A (zh) * 2019-05-07 2019-09-24 福建省福联集成电路有限公司 一种空气桥集成电感及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156044A (ja) * 1984-12-27 1986-07-15 Nec Corp レジストステンシルマスクの製造方法
JPS6233444A (ja) * 1985-08-07 1987-02-13 Nec Corp 多層配線の形成方法
JPS6337639A (ja) * 1986-08-01 1988-02-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH04111422A (ja) * 1990-08-31 1992-04-13 Fujitsu Ltd 半導体装置の製造方法
KR0147211B1 (ko) * 1994-08-30 1998-11-02 이헌조 도전성 마이크로 브릿지의 제조방법
JP2765561B2 (ja) * 1996-03-29 1998-06-18 日本電気株式会社 微細空中配線の作製方法
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers
JPH11204414A (ja) * 1998-01-19 1999-07-30 Nippon Telegr & Teleph Corp <Ntt> パターン形成法
US6798064B1 (en) * 2000-07-12 2004-09-28 Motorola, Inc. Electronic component and method of manufacture
JP2002076116A (ja) 2000-09-01 2002-03-15 Kobe Steel Ltd 半導体装置及びその製造方法
US20080261155A1 (en) * 2004-05-06 2008-10-23 Etach Ag Metallic Air-Bridges
US7229745B2 (en) * 2004-06-14 2007-06-12 Bae Systems Information And Electronic Systems Integration Inc. Lithographic semiconductor manufacturing using a multi-layered process
JP4556757B2 (ja) 2004-06-23 2010-10-06 日立電線株式会社 半導体装置の製造方法
JP5178026B2 (ja) * 2006-03-10 2013-04-10 株式会社半導体エネルギー研究所 微小構造体、半導体装置、及び微小構造体の作製方法
JP5578012B2 (ja) * 2010-10-15 2014-08-27 三菱電機株式会社 エアブリッジの製造方法
CN117377378A (zh) 2017-08-31 2024-01-09 谷歌有限责任公司 量子信息处理器件的形成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670297A (en) * 1985-06-21 1987-06-02 Raytheon Company Evaporated thick metal and airbridge interconnects and method of manufacture
US5219713A (en) * 1990-12-17 1993-06-15 Rockwell International Corporation Multi-layer photoresist air bridge fabrication method
EP0812016A1 (en) * 1996-06-04 1997-12-10 Harris Corporation Integrated circuit air bridge structures and methods of fabricating same
CN1466189A (zh) * 2002-07-05 2004-01-07 中国科学院微电子中心 在衬底上制备空气桥的方法
CN1514478A (zh) * 2002-12-27 2004-07-21 �Ҵ���˾ 利用先桥后金属喷镀制造顺序的坚固超低k互连结构
CN101330009A (zh) * 2007-06-20 2008-12-24 中国科学院微电子研究所 亚微米hbt发射极/hemt栅空气桥引出的方法
CN102915957A (zh) * 2012-09-17 2013-02-06 北京大学 一种制作空气桥及电感的方法
CN106024702A (zh) * 2016-06-21 2016-10-12 中山德华芯片技术有限公司 一种具有倒梯形桥墩的空气桥制作方法
CN109279572A (zh) * 2018-11-19 2019-01-29 中国科学技术大学 超导真空桥及其制备方法
CN110277376A (zh) * 2019-05-07 2019-09-24 福建省福联集成电路有限公司 一种空气桥集成电感及其制作方法

Also Published As

Publication number Publication date
CN113764261A (zh) 2021-12-07
KR20220091532A (ko) 2022-06-30
WO2022078469A1 (zh) 2022-04-21
EP4012757B1 (en) 2023-11-29
JP2023504051A (ja) 2023-02-01
US20220216134A1 (en) 2022-07-07
JP7377358B2 (ja) 2023-11-09
KR102600525B1 (ko) 2023-11-08
EP4012757A1 (en) 2022-06-15
EP4012757A4 (en) 2023-01-11

Similar Documents

Publication Publication Date Title
CN113764261B (zh) 空桥结构及其制作方法、超导量子芯片及其制作方法
CN1131557C (zh) 硅基单面加工悬浮结构微机械电感的制作方法
CN112652522B (zh) 光刻胶结构、图形化沉积层和半导体芯片及其制作方法
CN112408314A (zh) 一种多层掩膜分步刻蚀方法
KR100415088B1 (ko) 반도체장치의 제조방법
US20030064585A1 (en) Manufacture of semiconductor device with spacing narrower than lithography limit
KR100332109B1 (ko) 반도체 소자의 비아홀 형성 방법
WO2021253513A1 (zh) 一种用于三维集成电路封装的硅通孔结构及其制造方法
CN101794729B (zh) 一种通过蚀刻形成半导体结构中的通孔的方法
KR20070070874A (ko) 미세 알루미늄패턴의 형성 방법
JP2008124399A (ja) 半導体装置の製造方法
JP2002009061A (ja) ウェットエッチング方法
US7842451B2 (en) Method of forming pattern
TWI244139B (en) Method of fabricating borderless metal line
CN117542732A (zh) 一种改善蚀刻工序中底部图案损伤的方法
JP2002026020A (ja) 半導体装置の製造方法
TW388068B (en) A new process for preventing the spacer of polysilicon gate and the surface of active area from etching damage
CN112382611A (zh) 双大马士革工艺方法
US20020197858A1 (en) Method for fabricating semiconductor devices
KR20060009166A (ko) 하드마스크 패턴의 제조 방법
JPH11176807A (ja) 半導体装置の製造方法
JPH039520A (ja) 半導体装置の製造方法
JPH01111336A (ja) 半導体装置の製造方法
JPH03208367A (ja) 半導体装置の製造方法
JPS5863149A (ja) 光導体装置の電極製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant