CN112408314A - 一种多层掩膜分步刻蚀方法 - Google Patents
一种多层掩膜分步刻蚀方法 Download PDFInfo
- Publication number
- CN112408314A CN112408314A CN202011222644.7A CN202011222644A CN112408314A CN 112408314 A CN112408314 A CN 112408314A CN 202011222644 A CN202011222644 A CN 202011222644A CN 112408314 A CN112408314 A CN 112408314A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- etching
- manufacturing
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00388—Etch mask forming
- B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
- B81C1/00531—Dry etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
Abstract
本发明公开一种多层掩膜分步刻蚀方法,包含:将硅片(1)表面制作第一层掩模层(2),光刻工艺实现第一层图形化(3),再将其制作第二层掩模层(4),光刻工艺实现第二层图形化(5),依此继续制作掩膜层并图形化,多层掩膜制作完成后,进行一次刻蚀,刻蚀至设计深度时,形成刻蚀结构(6),去除顶层掩模层后进行二次刻蚀,形成第二个刻蚀结构(7),依此继续去除掩膜并刻蚀,直至形成所有设计结构(8)。本发明采用多层图形掩模,分步刻蚀,在掩模图形化阶段均在平整硅片表面进行工艺操作,有利于涂胶保护,光刻对准,后续分步刻蚀过程中逐层去除掩膜,可控制刻蚀深度,该方法工艺简单,成品率高,可批量生产制作,工艺一致性较强。
Description
技术领域
本发明属于微机械工艺技术领域,方法涉及一种多层掩膜分步刻蚀方法。
背景技术
硅是半导体产业中使用最广泛的材料之一,因此硅微机械加工工艺成为了IC(integarted circuit)和MEMS(microelectro mechanical system)器件制造的技术基础。而在硅基工艺中,刻蚀技术是一项重要工艺,可以加工出台阶、薄膜、腔体、悬臂梁和微桥等各种硅微纳结构,无论是表面工艺还是体工艺,几乎都离不开刻蚀工艺。不论湿法刻蚀还是干法刻蚀均是利用反应物有选择地从硅基去除不需要部分的过程,为了实现刻蚀的选择性,必须在硅基上合理地制备刻蚀掩模。掩模需要在刻蚀剂中保证自身不被刻蚀(或刻蚀速率远小于刻蚀硅的速率),并且易于进行图形化。
在MEMS器件制作的过程中,有些多台阶或悬臂微结构的制作需要进行多次刻蚀,一般的工艺方法为根据结构一步一步顺序刻蚀即制作掩膜并图形化后进行刻蚀,再进行制作掩膜并图形化后进行刻蚀,因此这种方式在制作过程中会遇到深坑光刻问题,即在带有较大的台阶结构(台阶高度差几十至几百微米)或者大深宽比凹槽结构的材料衬底上的涂胶、曝光、显影。硅片表面有台阶,对于台阶边缘保护极易出现膜层缺陷及光刻胶无覆盖等现象,同时,带有台阶结构的光刻对准偏差直接影响结构成型,这对工艺要求较高,并且成品率较低。深坑涂胶和光刻会带来一系列问题,很难实现多台阶或悬臂等需要多次刻蚀的结构制作。
发明内容
鉴于现有技术的上述情况,本发明的目的是提供一种多层掩膜分步刻蚀方法,本方法先在硅片平整表面上进行多层掩膜的图形化,之后进行分步刻蚀工艺制作多台阶结构及悬臂梁结构,该方法工艺简单、加工精度高,适宜复杂硅微结构加工制作。
本发明的技术方案是:在硅片表面制作第一层掩模层,光刻工艺实现第一层图形化,再将其制作第二层掩模层,光刻工艺实现第二层图形化,依此继续制作掩膜层并图形化,多层掩膜制作完成后,进行一次刻蚀,刻蚀至设计深度时,去除顶层掩模层后进行二次刻蚀,依此继续去除掩膜并刻蚀,直至形成设计结构。
具体地,按照本发明的一种多层掩膜分步刻蚀方法,其特征在于包含以下步骤:
在硅片表面制作掩模层,并对掩模层进行光刻,实现第一层掩膜图形的制作;
依次继续制作掩膜层,并对掩模层进行光刻,直到实现预定层数的多层掩膜图形的制作为止;
多层掩膜图形制作完成后,依次进行结构刻蚀,完成结构刻蚀后去除该层掩膜层,直至形成设计结构。
其中第一层掩模层由通过氧化硅片表面形成的氧化层,或者在硅片表面沉积的氮化硅或二氧化硅构成,其他各层掩模层由沉积的氮化硅或二氧化硅构成。
其中硅片单面或双面刻蚀。
其中所述氧化采用干湿氧工艺,氧化层厚度0.5~2μm,从而可以满足阻蚀需求。
其中所述沉积采用低压化学气相沉积或等离子增强化学气相沉积,其中沉积氮化硅厚度50~200nm,二氧化硅厚度0.5~1.5μm,满足阻蚀需求。
所述光刻工艺可以采用正性光刻胶和负性光刻胶,满足湿法或干法刻蚀掩模层掩蔽并实现图形转置。当刻蚀工艺为干法刻蚀时,掩膜层为二氧化硅、金属或者光刻胶,二氧化硅厚度0.5~1.5μm,金属层厚度50~300nm,光刻胶厚度2~15μm。
其中多层掩膜图形的层数为2~4层,超过4层掩膜工艺实施难度较大。
其中第一次结构刻蚀的深度大于20μm,后续结构刻蚀深度大于1μm,通常,所述第一次结构刻蚀深度为20~500μm,后续结构刻蚀深度1~500μm。
进一步的,所述硅片为P型或N型硅片,厚度100~1000μm,电阻率为0.01~10Ω·cm,用以保证满足MEMS器件的机械特性设计需求。
本发明的方法采用多层图形掩模,分步刻蚀,在掩模图形化阶段均在平整硅片表面进行工艺操作,有利于涂胶保护,光刻对准,后续分步刻蚀过程中逐层去除掩膜,可控制刻蚀深度,该方法工艺简单,成品率高,可批量生产制作,具有较强的工艺一致性
附图说明
图1是本发明的多层掩模分步刻蚀方法的工序示意图。
具体实施方式
为了更清楚地理解本发明的目的、技术方案及优点,以下结合附图及实施例,对本发明进行进一步详细说明。
下面以2层掩膜分步刻蚀为例说明本发明的方法。本发明的多层掩模分步刻蚀方法包括:
第一步:制作第一层掩膜图形3
参见图1(a)和1(b),选用4寸P型双抛硅片1,厚度300~500μm,电阻率为0.01~0.5Ω·cm,采用干湿氧工艺氧化0.5~2μm二氧化硅膜层2,以满足阻蚀需求。
选用AZ6130光刻胶,双面2000转/分钟进行涂胶,前烘80℃,时间5分钟,单面曝光:光强7~12mW/cm2,曝光时间16sec,使用AZ300MIF显影剂显影60秒,120℃后烘。
采用40%(质量)氢氟酸、40%(质量)氟化铵、水体积比为1:3:15的混合溶液(BOE溶液),室温条件下刻蚀氧化层,刻蚀时间3~12分钟,形成第一层掩膜图形3。
第二步:制作第二层掩膜图形5
参见图1(c),在上述完成硅片采用低压化学气相沉积法沉积50~200nm氮化硅4。
选用AZ6130光刻胶,单面2000转/分钟进行涂胶,前烘80℃,时间5分钟,单面曝光:光强7~12mW/cm2,曝光时间16sec,使用AZ300MIF显影剂显影60秒,120℃后烘。
采用反应离子刻蚀机刻蚀,刻蚀工艺采用流量为50sccm的CHF3,工艺压力50mtorr,射频功率200W,刻蚀至露出二氧化硅层。
采用40%(质量)氢氟酸、40%(质量)氟化铵、水体积比为1:3:15的混合溶液(BOE溶液),室温条件下刻蚀氧化层,刻蚀时间3~12分钟,形成第二层掩膜图形5。
第三步:刻蚀结构6
参见图1(d),将上述硅片应用40%(质量)氢氧化钾溶液在80℃温度下刻蚀,刻蚀深度至h1,单位μm,满足设计要求。
参见图1(e),应用1:5(体积比)的氢氟酸溶液在45℃温度下去除氮化硅层4。
第四步:刻蚀结构7
参见图1(f),将上述硅片应用40%(质量)氢氧化钾溶液在80℃温度下刻蚀,刻蚀深度至h2,单位μm,满足设计要求。
然后将硅片采用40%(质量)氢氟酸、40%(质量)氟化铵、水体积比为1:3:15的混合溶液(BOE溶液),室温条件下刻蚀二氧化硅层,刻蚀时间3~12分钟,得到带有设计结构的硅片8,参见图1(g),图中深度h=h1+h2。
Claims (10)
1.一种多层掩膜分步刻蚀方法,其特征在于包含以下步骤:
a)在硅片表面制作掩模层,并对掩模层进行光刻,实现第一层掩膜图形的制作;
b)依次继续制作掩膜层,并对掩模层进行光刻,直到实现预定层数的多层掩膜图形的制作为止;
c)多层掩膜图形制作完成后,依次进行结构刻蚀,完成结构刻蚀后去除该层掩膜层,直至形成设计结构。
2.按照权利要求1所述的方法,其中第一层掩模层由通过氧化硅片表面形成的氧化层,或者在硅片表面沉积的氮化硅或二氧化硅构成,其他各层掩模层由沉积的氮化硅或二氧化硅构成。
3.根据权利要求2所述的方法,其中所述氧化采用干湿氧工艺,氧化层厚度0.5~2μm。
4.根据权利要求2所述的方法,其中所述沉积采用低压化学气相沉积或等离子增强化学气相沉积。
5.根据权利要求2所述的方法,其中沉积氮化硅厚度50~200nm,二氧化硅厚度0.5~1.5μm。
6.根据权利要求1所述的方法,其中硅片单面或双面刻蚀。
7.根据权利要求1所述的方法,其中刻蚀工艺为干法刻蚀。
8.根据权利要求7所述的方法,其中掩膜层为二氧化硅、金属或者光刻胶,二氧化硅厚度0.5~1.5μm,金属层厚度50~300nm,光刻胶厚度2~15μm。
9.根据权利要求1所述的方法,其中多层掩膜图形的层数为2~4层。
10.根据权利要求1所述的方法,其中第一次结构刻蚀的深度大于20μm,后续结构刻蚀深度大于1μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011222644.7A CN112408314A (zh) | 2020-11-05 | 2020-11-05 | 一种多层掩膜分步刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011222644.7A CN112408314A (zh) | 2020-11-05 | 2020-11-05 | 一种多层掩膜分步刻蚀方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112408314A true CN112408314A (zh) | 2021-02-26 |
Family
ID=74828551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011222644.7A Pending CN112408314A (zh) | 2020-11-05 | 2020-11-05 | 一种多层掩膜分步刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112408314A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113421825A (zh) * | 2021-06-17 | 2021-09-21 | 北京航空航天大学杭州创新研究院 | 一种基于Cr/Cu双层金属掩膜的硅湿法刻蚀方法 |
CN113517188A (zh) * | 2021-06-29 | 2021-10-19 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
CN114664649A (zh) * | 2022-05-19 | 2022-06-24 | 浙江大学杭州国际科创中心 | 碳化硅高深宽比槽刻蚀工艺优化方法 |
WO2022193602A1 (zh) * | 2021-03-18 | 2022-09-22 | 长鑫存储技术有限公司 | 一种半导体器件的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1438544A (zh) * | 2003-02-28 | 2003-08-27 | 北京大学 | 多层高深宽比硅台阶深刻蚀方法 |
KR20090048186A (ko) * | 2007-11-09 | 2009-05-13 | 삼성전자주식회사 | 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기 |
CN104445051A (zh) * | 2014-12-02 | 2015-03-25 | 中国科学院半导体研究所 | 在衬底上制备多级台阶的方法 |
CN106128942A (zh) * | 2016-08-26 | 2016-11-16 | 株洲中车时代电气股份有限公司 | 一种消除碳化硅器件终端刻蚀中微掩膜的方法 |
CN109580986A (zh) * | 2018-11-23 | 2019-04-05 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种单晶硅摆片的制作方法 |
-
2020
- 2020-11-05 CN CN202011222644.7A patent/CN112408314A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1438544A (zh) * | 2003-02-28 | 2003-08-27 | 北京大学 | 多层高深宽比硅台阶深刻蚀方法 |
KR20090048186A (ko) * | 2007-11-09 | 2009-05-13 | 삼성전자주식회사 | 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기 |
CN104445051A (zh) * | 2014-12-02 | 2015-03-25 | 中国科学院半导体研究所 | 在衬底上制备多级台阶的方法 |
CN106128942A (zh) * | 2016-08-26 | 2016-11-16 | 株洲中车时代电气股份有限公司 | 一种消除碳化硅器件终端刻蚀中微掩膜的方法 |
CN109580986A (zh) * | 2018-11-23 | 2019-04-05 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种单晶硅摆片的制作方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022193602A1 (zh) * | 2021-03-18 | 2022-09-22 | 长鑫存储技术有限公司 | 一种半导体器件的制作方法 |
CN113421825A (zh) * | 2021-06-17 | 2021-09-21 | 北京航空航天大学杭州创新研究院 | 一种基于Cr/Cu双层金属掩膜的硅湿法刻蚀方法 |
CN113421825B (zh) * | 2021-06-17 | 2023-12-22 | 北京航空航天大学杭州创新研究院 | 一种基于Cr/Cu双层金属掩膜的硅湿法刻蚀方法 |
CN113517188A (zh) * | 2021-06-29 | 2021-10-19 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
CN113517188B (zh) * | 2021-06-29 | 2024-04-26 | 上海华力集成电路制造有限公司 | 采用多层掩模板的图形化工艺方法 |
CN114664649A (zh) * | 2022-05-19 | 2022-06-24 | 浙江大学杭州国际科创中心 | 碳化硅高深宽比槽刻蚀工艺优化方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112408314A (zh) | 一种多层掩膜分步刻蚀方法 | |
WO2009154173A1 (ja) | 多段型基板の製造方法 | |
KR100290852B1 (ko) | 에칭 방법 | |
JP2009540539A (ja) | Siに直角切断を作り出すために適したウェットエッチング、およびその結果得られる構造 | |
US20180362339A1 (en) | Multiple silicon trenches forming method for mems sealing cap wafer and etching mask structure thereof | |
JP5449300B2 (ja) | 微小機械デバイス及びその製造方法 | |
JP2012178378A (ja) | 半導体装置の製造方法 | |
US20220216134A1 (en) | Air bridge structure and manufacturing method thereof, and superconducting quantum chip and manufacturing method thereof | |
CN113495430B (zh) | 一种光刻胶图案化方法及光刻胶剥离方法 | |
KR100374955B1 (ko) | 반도체 장치의 제조 방법 | |
WO2024000358A1 (zh) | 金属微结构及半导体器件的制备方法 | |
KR20090063131A (ko) | 반도체 장치의 제조 방법 | |
KR100243012B1 (ko) | 반도체 소자의 트랜치구조 형성방법 | |
KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
CN110520392B (zh) | 制造由玻璃支承件支承的金属薄膜的方法 | |
JPH0537007A (ja) | 光半導体装置の製造方法 | |
CN108751123B (zh) | 一种接触窗的形成方法 | |
KR101386004B1 (ko) | 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 | |
US6890860B1 (en) | Method for etching and/or patterning a silicon-containing layer | |
CN115321473A (zh) | 微纳结构的制备方法、微纳结构、电子元器件 | |
KR101384725B1 (ko) | Soi 구조 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 | |
JPH07135198A (ja) | エッチング方法 | |
KR101147353B1 (ko) | 반도체 소자의 rf 인덕터 제조 방법 | |
KR960005555B1 (ko) | 반도체 소자 격리막 제조방법 | |
KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |