KR101386004B1 - 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 - Google Patents
웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 Download PDFInfo
- Publication number
- KR101386004B1 KR101386004B1 KR1020120092785A KR20120092785A KR101386004B1 KR 101386004 B1 KR101386004 B1 KR 101386004B1 KR 1020120092785 A KR1020120092785 A KR 1020120092785A KR 20120092785 A KR20120092785 A KR 20120092785A KR 101386004 B1 KR101386004 B1 KR 101386004B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- grid structure
- micro grid
- forming
- micro
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 abstract description 10
- 238000002834 transmittance Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Cold Cathode And The Manufacture (AREA)
- Micromachines (AREA)
Abstract
본 발명은 그리드의 구조적인 변형을 억제하고 전자빔의 투과율을 높일 수 있도록 트라이오드 구조의 전자빔 방출 소자 등의 마이크로 그리드 게이트 등에 적용될 수 있는 마이크로 그리드 구조물 제조 방법에 관한 것이다.
Description
본 발명은 마이크로 그리드 구조물 제조 방법에 관한 것으로서, 그리드의 구조적인 변형을 억제하고 전자빔의 투과율을 높일 수 있도록 트라이오드 구조의 전자빔 방출 소자 등의 마이크로 그리드 게이트 등에 적용될 수 있는 마이크로 그리드 구조물 제조 방법에 관한 것이다.
트라이오드 구조의 전자빔 방출 소자 등에 적용되는 마이크로 그리드 게이트 등을 제조하기 위하여, 기존에는 정밀 금속 가공 기술이 주로 활용되어 왔다. 그러나, 정밀하고 안정된 마이크로 그리드 구조물을 제조하기 위하여 고가의 정밀 금형이나 기계적인 정밀 가공을 이용하여야 하며 이러한 종래의 금속 가공 방식으로는 다양한 패턴을 가공하기는 데 한계가 있으므로, 높은 제작 정밀도와 제품 생산성 및 저렴한 가공 비용을 충족시키기 어려운 실정이다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 나노 혹은 마이크로 크기의 그리드 구조를 형성하기 위하여 주로 사용되어 왔던 금속 가공을 통한 그리드 제작 기술과 비교하여 보다 제작이 용이하고 안정된 마이크로 그리드 구조물을 제조하기 위하여, 웨이퍼 접합 기술을 이용하여 마이크로 크기의 격자 배열을 갖는 고정밀 마이크로 그리드 구조물을 시간과 비용, 정밀성과 안전성 측면에서 용이하게 제조할 수 있는 마이크로 그리드 구조물 제조 방법을 제공하는 데 있다.
또한, 트라이오드 구조의 전자빔 방출 소자 등의 마이크로 그리드 게이트 등의 제조에 이용되어 그리드의 구조적인 변형을 억제하고 전자빔의 투과율을 높일 수 있는 마이크로 그리드 구조물 제조 방법을 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 본 발명의 일면에 따른 마이크로 그리드 구조물 제조 방법은, (가) 각각의 실리콘 웨이퍼 상에 절연막을 형성한 제1기판과 제2기판을 상기 절연막이 서로 접촉되도록 접합하고, 상기 제1기판 쪽을 일정 두께까지 연마하는 단계; (나) 상기 제1기판 쪽에 포토마스크(Photomask)를 이용한 Photo-lithography 공정과 건식 식각 공정을 이용하여 상기 절연막이 드러날 때까지 식각된 실리콘 그리드 패턴을 형성하는 단계; (다) 상기 제1기판과 상기 제2기판의 전면에 절연막을 형성하는 단계; (라) 상기 제2기판 쪽에 포토마스크(Photomask)를 이용한 Photo-lithography 공정과 식각 공정을 이용하여 상기 그리드 패턴에 대응되는 위치의 상기 (다) 단계의 절연막을 제거하고, 습식 식각 공정을 더 진행하여 상기 그리드 패턴에 대응되는 위치에 실리콘 개구부를 형성하는 단계; (마) 상기 제1기판과 상기 제2기판에 남아있는 절연막들을 전체적으로 제거하고, 상기 제1기판 쪽과 상기 2기판쪽에 다시 절연막을 형성하는 단계; 및 (바) 상기 제1기판 쪽에 금속층을 형성하는 단계를 포함한다.
상기 절연막은 실리콘 산화막 또는 질화막일 수 있다. (나) 단계에서 상기 건식 식각 공정은 SF6 와 C4F8 반응가스를 이용한 DRIE(Deep Reactive Ion etching) 공정으로 진행될 수 있다. (라) 단계에서 상기 습식 식각 공정은 TMAH 25%와 80°C에서 진행될 수 있다.
상기 마이크로 그리드 구조물 제조 방법은, (바) 단계 후에, 상기 제2기판 쪽에 금속층을 형성하는 단계를 더 포함한다.
상기 마이크로 그리드 구조물 제조 방법은, 상기 (가) 내지 (바) 단계를 통하여 제조된 제1마이크로 그리드 구조물과 제2마이크로 그리드 구조물을 상기 금속층이 접촉되도록 접합하는 단계를 더 포함한다.
상기 마이크로 그리드 구조물 제조 방법은, 상기 제1마이크로 그리드 구조물 쪽이나 상기 제2마이크로 그리드 구조물 중 어느 한쪽이나 양쪽에 금속층을 더 형성하는 단계를 더 포함한다.
본 발명에 따른 마이크로 그리드 구조물 제조 방법에 따르면, 정밀하고 안정된 마이크로 그리드 구조물을 고가의 정밀 금형이나 기계적인 정밀 가공을 이용할 필요 없이 정밀한 그리드 패턴의 형상을 다양하고 용이하게 구현할 수 있으며, 트라이오드 구조의 전자빔 방출 소자 등의 마이크로 그리드 게이트 등의 제조에 이용되어 그리드의 구조적인 변형을 억제하고 전자빔의 투과율을 높일 수 있다.
도 1은 본 발명의 일실시예에 따른 비등방적 습식공정과 건식식각 공정을 적용한 마이크로 그리드 구조물의 제조 방법에 대한 순서도이다.
도 2는 도 1의 순서도를 설명하기 위해 참조되는 도면이다.
도 3은 본 발명의 일실시예에 따라 제조된 마이크로 그리드 구조물의 다양한 구조를 설명하기 도면이다.
도 2는 도 1의 순서도를 설명하기 위해 참조되는 도면이다.
도 3은 본 발명의 일실시예에 따라 제조된 마이크로 그리드 구조물의 다양한 구조를 설명하기 도면이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 비등방적 습식공정과 건식식각 공정을 적용한 마이크로 그리드 구조물의 제조 방법에 대한 순서도이다. 도 2는 도 1의 순서도를 설명하기 위해 참조되는 도면이다.
먼저, DSP (Double Side Polishing)되어진 실리콘 웨이퍼 상에 각각 절연막, 즉, 실리콘 산화막(예, SiO2)(또는 질화막 SiNx)을 형성한 두 장의 실리콘 웨이퍼를 준비하고, 도 2의 (A)와 같이, 웨이퍼 접합 기술을 이용하여 준비된 SOI(Silicon On Insulator) 구조의 실리콘 웨이퍼 기판 2장을 절연막(SiO2,SiNx 등)이 서로 접촉되도록 접합한다(S11). 다음에, 도 2의 (B)와 같이, 그리드 격자의 두께를 정의하기 위하여 그리드 격자가 형성되어질 하부의 실리콘 웨이퍼 기판은 CMP(Chemical Mechanical Polishing) 공정으로 연마되어 해당 기판의 실리콘 두께가 일정 두께(H)가 되도록 준비될 수 있다.
이 후, 도 2의 (C)와 같이, 하부의 실리콘 웨이퍼 기판 상에 포토레지시트(Photoresist), 포토마스크(Photomask)를 이용한 Photo-lithography 공정과 SF6 와 C4F8 반응가스를 이용한 건식 식각 공정을 이용하여, 단면이 직사각형이고 높이가 H 인 실리콘 그리드 패턴을 형성한다(S12). 이때, 실리콘 식각을 위하여 건식 식각 방식인 SF6 와 C4F8 반응가스를 이용한 DRIE(Deep Reactive Ion etching) 공정을 이용함으로써 종횡비가 높은 일정 간격의 실리콘 그리드 패턴을 두 기판 접합부의 절연막(SiO2,SiNx)이 드러날 때까지 진행할 수 있다.
다음에, 도 2의 (D)와 같이, 그리드 구조의 개구부 형성 및 건식 식각 되어진 면의 보호를 위하여, 포토레지시트를 제거 후 상부 및 하부의 실리콘 기판 전체 면에 Thermal oxidation 공정을 이용하여 절연막, 즉, 실리콘 산화막(예, SiO2)(또는 질화막)을 형성한다. 이때 건식식각 방법을 이용하여 형성된 하부의 실리콘 웨이퍼 기판 상의 그리드면은 절연막(SiO2,SiNx)이 형성됨에 따라 표면이 개질되어 절연막이 제거 되었을 때, 건식 식각 면의 거칠기가 줄어드는 효과를 얻을 수 있다.
이 후 도 2의 (E)와 같이, 그리드 구조의 개구부 형성을 위하여 상부의 실리콘 웨이퍼 기판 상에 포토레지시트, 포토마스크(Photomask)를 이용한 Photo-lithography 공정(양면 정렬 포토리소그라피 기술 이용)과 건식 또는 습식 식각 방법을 진행하여 절연막(예, SiO2, SiNx)을 제거함으로써, 하부 기판의 그리드 패턴에 대응되는 위치에 절연막 마이크로 홀(즉, 개구부)을 형성하며, 도 2의 (F)와 같이, 비등방적 습식 식각 공정(TMAH (Tetramethylammonium hydroxide) 25%, 80°C 이용)을 더 진행하여 이용하여 그리드 패턴에 대응되는 위치에 실리콘 개구부를 형성한다(S12).
이후 도 2의 (G)와 같이, 상부 및 하부의 실리콘 기판 전체적으로 남아있는 도 2의 (A), (D)에서 형성된 노출된 부분의 절연막을 습식 식각 방법으로 제거한 후, 도 2의 (H)와 같이, 하부의 실리콘 기판쪽에 전체적으로 절연막(SiO2,SiNx)을 형성함으로써, 후속 과정에서 증착 되어질 금속 전극이 실리콘 그리드 패턴으로의 열적 확산을 방지할 수 있도록 한다(S13). 다음에, 마찬가지로 도 2의 (I)와 같이, 상부의 실리콘 기판쪽에도 전체적으로 절연막(SiO2,SiNx)을 형성함으로써, 후속 과정에서 증착되어질 금속 전극이 실리콘 그리드 패턴으로의 열적 확산을 방지할 수 있도록 한다(S13).
이후 금속 전극을 상부 또는 하부의 실리콘 기판에 형성하고 추후 트라이오드 동작시 금속 전극(도 3 참조)을 통해 전원을 공급할 수 있도록 한다(S14). 이와 같은 공정으로 접합된 상부 및 하부의 실리콘 기판을 이용해 복수의 마이크로 그리드 구조물이 형성될 수 있으며, 트라이오드 구조의 전자빔 방출 소자 등의 마이크로 그리드 게이트 등에 적용될 수 있도록 적절히 해당 마이크로 그리드 구조물들을 잘라(dicing) 사용할 수 있다(S15).
도 3은 본 발명의 일실시예에 따라 제조된 마이크로 그리드 구조물의 다양한 구조를 설명하기 도면이다. 도 3의 (A) ~ (E) 구조와 같이, 본 발명의 일실시예에 따른 제조 방법으로 단일 구조물 또는 조합된 형태의 다양한 마이크로 그리드 구조물을 제조할 수 있다.
먼저, 도 3의 (A)와 같이, 도 2의 (I)와 같이, 절연막(산화막 또는 질화막)이 형성된 상부 및 하부 실리콘 기판 중 하부 실리콘 기판 상에 금속(예, Al, Cu, Mg, Ag, Au 등) 전극을 형성할 수 있다.
또한, 도 3의 (B)와 같이, 도 2의 (I)와 같이, 절연막(산화막 또는 질화막)이 형성된 상부 및 하부 실리콘 기판 모두의 기판 상에 금속 전극을 형성할 수 있다.
또한, 도 3의 (C)와 같이, 도 3의 (A)의 하부 실리콘 기판 상에 금속 전극이 형성된 마이크로 그리드 구조물 2개를 준비하여, 2개의 구조물의 각 그리드 패턴이 대향되며 금속 전극층이 서로 접촉되도록 접합한 구조물을 사용할 수 있다.
또한, 도 3의 (D)와 같이, 도 3의 (C)의 구조물의 상부 또는 하부 쪽에 금속 전극층을 형성할 수 있으며, 또는 도 3의 (E)와 같이 도 3의 (C)의 구조물의 상부와 하부 쪽에 모두 금속 전극층을 형성할 수도 있다.
도 3의 (A) ~ (E) 구조와 같이 제조된 마이크로 그리드 구조물은, 그 하부에 냉음극 또는 열음극 방식의 전자 방출 소자를 놓고, 전자 방출 소자에서 방출되는 전자가 그리드 패턴의 구멍을 통과하여 소정의 양극쪽으로 진행하도록 하는 트라이오드 등에 적용될 수 있다. 금속 전극에 가해지는 전원 전압의 크기에 따라 양극으로 향하는 전자의 흐름이 제어될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
DSP(Double Side Polishing)
CMP(Chemical Mechanical Polishing)
DRIE(Deep Reactive Ion etching)
CMP(Chemical Mechanical Polishing)
DRIE(Deep Reactive Ion etching)
Claims (7)
- (가) 각각의 실리콘 웨이퍼 상에 절연막을 형성한 제1기판과 제2기판을 절연막이 서로 접촉되도록 접합하고, 상기 제1기판을 일정 두께까지 연마하는 단계;
(나) 상기 제1기판에 포토마스크(Photomask)를 이용한 Photo-lithography 공정과 건식 식각 공정을 적용하여 상기 절연막이 드러날 때까지 식각된 실리콘 그리드 패턴을 형성하는 단계;
(다) 상기 제1기판과 상기 제2기판의 전면에 절연막을 형성하는 단계;
(라) 상기 제2기판에 포토마스크(Photomask)를 이용한 Photo-lithography 공정과 식각 공정을 적용하여 상기 그리드 패턴에 대응되는 위치의 상기 (다) 단계의 절연막을 제거하고, 상기 제2기판에 습식 식각 공정을 더 적용하여 상기 그리드 패턴에 대응되는 위치에 실리콘 개구부를 형성하는 단계;
(마) 상기 제1기판과 상기 제2기판에 남아있는 절연막들을 전체적으로 제거하고, 상기 제1기판과 상기 2기판에 다시 절연막을 형성하는 단계; 및
(바) 상기 제1기판에 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 마이크로 그리드 구조물 제조 방법. - 제1항에 있어서,
상기 절연막은,
실리콘 산화막 또는 질화막인 것을 특징으로 하는 마이크로 그리드 구조물 제조 방법. - 제1항에 있어서,
(나) 단계에서 상기 건식 식각 공정은, SF6 와 C4F8 반응가스를 이용한 DRIE(Deep Reactive Ion etching) 공정으로 진행되는 것을 특징으로 하는 마이크로 그리드 구조물 제조 방법. - 제1항에 있어서,
(라) 단계에서 상기 습식 식각 공정은, TMAH 25%와 80°C에서 진행되는 것을 특징으로 하는 마이크로 그리드 구조물 제조 방법. - 제1항에 있어서,
상기 마이크로 그리드 구조물 제조 방법은,
(바) 단계 후에, 상기 제2기판에 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 그리드 구조물 제조 방법. - 제1항에 있어서,
상기 마이크로 그리드 구조물 제조 방법은,
상기 (가) 내지 (바) 단계를 통하여 제조된 제1마이크로 그리드 구조물과 제2마이크로 그리드 구조물을 상기 금속층이 접촉되도록 접합하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 그리드 구조물 제조 방법. - 제6항에 있어서,
상기 마이크로 그리드 구조물 제조 방법은,
상기 제1마이크로 그리드 구조물 쪽이나 상기 제2마이크로 그리드 구조물 중 어느 한쪽이나 양쪽에 금속층을 더 형성하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 그리드 구조물 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120092785A KR101386004B1 (ko) | 2012-08-24 | 2012-08-24 | 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120092785A KR101386004B1 (ko) | 2012-08-24 | 2012-08-24 | 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140025977A KR20140025977A (ko) | 2014-03-05 |
| KR101386004B1 true KR101386004B1 (ko) | 2014-04-16 |
Family
ID=50640848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120092785A KR101386004B1 (ko) | 2012-08-24 | 2012-08-24 | 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101386004B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794386A (ja) * | 1993-09-20 | 1995-04-07 | Toppan Printing Co Ltd | 荷電ビーム露光用透過マスク及びその製造方法 |
| KR970030468A (ko) * | 1995-11-21 | 1997-06-26 | 이창세 | 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조방법 |
| JPH10302610A (ja) * | 1997-04-28 | 1998-11-13 | Lg Semicon Co Ltd | 電界放出デバイス及び製造方法 |
| JP2000173892A (ja) * | 1998-12-04 | 2000-06-23 | Toppan Printing Co Ltd | 転写マスクの製造方法 |
-
2012
- 2012-08-24 KR KR1020120092785A patent/KR101386004B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794386A (ja) * | 1993-09-20 | 1995-04-07 | Toppan Printing Co Ltd | 荷電ビーム露光用透過マスク及びその製造方法 |
| KR970030468A (ko) * | 1995-11-21 | 1997-06-26 | 이창세 | 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조방법 |
| JPH10302610A (ja) * | 1997-04-28 | 1998-11-13 | Lg Semicon Co Ltd | 電界放出デバイス及び製造方法 |
| JP2000173892A (ja) * | 1998-12-04 | 2000-06-23 | Toppan Printing Co Ltd | 転写マスクの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140025977A (ko) | 2014-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190297441A1 (en) | Semiconductor Devices Having a Membrane Layer with Smooth Stress-Relieving Corrugations and Methods of Fabrication Thereof | |
| US9458009B2 (en) | Semiconductor devices and methods of forming thereof | |
| US10513431B2 (en) | Multiple silicon trenches forming method for MEMS sealing cap wafer and etching mask structure thereof | |
| US20140087562A1 (en) | Method for processing silicon substrate and method for producing charged-particle beam lens | |
| JP5441371B2 (ja) | 微小電気機械システムに使用するためのウェーハを製造する方法 | |
| CN112408314A (zh) | 一种多层掩膜分步刻蚀方法 | |
| KR100924611B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| TWI452625B (zh) | Manufacturing method of semiconductor device | |
| KR101386004B1 (ko) | 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 | |
| KR100712336B1 (ko) | 프리즘의 제조방법 | |
| US9805934B2 (en) | Formation of contact/via hole with self-alignment | |
| TW201604993A (zh) | 高深寬比結構的蝕刻方法及mems裝置的製作方法 | |
| KR101384725B1 (ko) | Ｓｏｉ 구조 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 | |
| KR100917820B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR101355930B1 (ko) | 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조 | |
| US8926848B2 (en) | Through hole forming method | |
| JP2007135129A (ja) | 圧電振動片の製造方法およびその製造方法により製造した圧電振動片 | |
| KR100758641B1 (ko) | Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자 | |
| CN102120561A (zh) | 形成晶圆穿通孔的方法 | |
| CN111620297B (zh) | 一种深腔刻蚀方法 | |
| TWI681938B (zh) | 玻璃支架支撐之金屬薄膜的製造方法 | |
| US20230145732A1 (en) | Trench Fabrication Method | |
| JP2009289964A (ja) | 貫通配線基板、多層貫通配線基板、貫通配線基板の製造方法および多層貫通配線基板の製造方法 | |
| US20190214270A1 (en) | Method of etching a cavity in a stack of layers | |
| KR20230115937A (ko) | Soi 웨이퍼의 제조 방법 및 soi 접합 웨이퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |