TWI452625B - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TWI452625B
TWI452625B TW097147826A TW97147826A TWI452625B TW I452625 B TWI452625 B TW I452625B TW 097147826 A TW097147826 A TW 097147826A TW 97147826 A TW97147826 A TW 97147826A TW I452625 B TWI452625 B TW I452625B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor substrate
etching
trench
germanium
Prior art date
Application number
TW097147826A
Other languages
English (en)
Other versions
TW200941573A (en
Inventor
Tomomitsu Risaki
Jun Osanai
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW200941573A publication Critical patent/TW200941573A/zh
Application granted granted Critical
Publication of TWI452625B publication Critical patent/TWI452625B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

半導體裝置之製造方法
本發明係關於具有溝渠之半導體裝置之製造方法。
半導體裝置隨著時代變化持續進化縮小。其縮小之一般方法雖然為驅使微細化技術的平面上之圖案縮小化，但是近年來其方法開始產生限度，所以有如藉由有效活用半導體基板之深度方向的3次元構造，來縮小半導體裝置之新嘗試。此刻所需之技術為溝渠蝕刻。但是，現在之溝渠蝕刻技術中溝渠深度方向之偏差程度難稱得上小，由於深度方向之尺寸變動而使得特性極大變化的半導體裝置中，該偏差程度則成為大問題。為了改善該偏差程度而經常所使用之手法為使用阻擋膜之製造方法。將該發明之概念圖表示於第3圖。
在半導體基板1上依序疊層蝕刻阻擋膜4、溝渠被蝕刻膜5、光阻6，並將光阻6予以圖案製作(第3圖(a))。在此，蝕刻阻擋膜4使用相對於溝渠被蝕刻膜5蝕刻之選擇比大之物質。接著雖然將光阻6作為遮罩蝕刻溝渠被蝕刻膜5，但是因以阻擋膜4阻擋蝕刻，故形成在溝渠被蝕刻膜5之溝渠之深度成為一定。(例如參照日本特開2001-185532號公報)
但是，在上述以往技術之方法中，在溝渠被蝕刻膜5之正下方必須作成與溝渠被蝕刻膜不同物質之阻檔膜4，工程複雜且增加成本。再者，溝渠被蝕刻膜5因被堆疊於阻擋膜4上，故也產生如在物質上受到限制，或無法取得與半導體基板1電性導通的不自由。尤其，欲於矽基板1上直接作成溝渠之時，則無法使用該方法。
本發明之目的係提供深度之偏差程度少之溝渠之製造方法。因此，為了解決上述課題，使用以下之手段。
(1)為一種提供安定溝渠深度之半導體裝置之製造方法，具有：在半導體基板上作成蝕刻選擇比高於上述半導體基板之第一膜的工程；在上述第一膜上作成蝕刻選擇比高於上述第一膜之第二膜的工程；蝕刻一部分區域的上述第二膜及第一膜，並使上述區域之半導體基板表面露出的工程；和蝕刻上述露出之半導體基板表面，作成溝渠的的工程。
(2)為一種提供安定溝渠深度之半導體裝置之製造方法，具有：在半導體基板上作成蝕刻選擇比高於上述半導體基板之第一膜的工程；在上述第一膜上作成蝕刻選擇比高於上述第一膜之第二膜的工程；蝕刻上述第二膜之一部分區域的工程；蝕刻露出於上述被蝕刻之第二膜之一部分區域的上述第一膜之一部分的工程；和蝕刻半導體基板，作成溝渠的的工程。
(3)提供安定溝渠深度之半導體裝置之製造方法，其中將上述半導體基板設為矽基板、將上述第一膜設為矽氧化膜、將上述第二膜設為多晶矽膜或是矽氮化膜。
(4)提供安定溝渠深度之半導體裝置之製造方法，其中將上述半導體基板設為矽基板、將上述第一膜設為金屬膜、將上述第二膜設為矽氧化疊層膜。
藉由使用上述手段，於半導體基板作成溝渠之時，可以降低深度之偏差程度。
將本發明之代表性的實施例當作第一實施例表示於第1圖。首先，如第1圖(a)所示般，在半導體基板1上，疊層第一膜2作為於溝渠蝕刻時當作遮罩使用之膜。在此，第一膜2因於蝕刻半導體基板1之時當作遮罩活用，故選擇蝕刻選擇比較高者。例如將半導體基板1設為矽基板之時，第一膜2則利用矽氧化膜。
接著，如第1圖(b)所示般，在第一膜2上疊層第二膜3以當作溝渠深度控制用。在此，第二膜3係使用相對於溝渠蝕刻時容易被削除之半導體基板1選擇比低之物質。例如將半導體基板1設為矽基板之時，第二膜3則利用多晶矽。於溝渠蝕刻之時，半導體基板1被蝕刻，同時若第二膜3也被蝕刻即可，故不僅上述多晶矽，亦可以利用矽氮化膜。
接著，如第1圖(c)所示般，在第二膜3上塗佈光阻並予以圖案製作，將其光阻予以遮罩如第1圖(d)所示般蝕刻第二膜3以及第一膜2。此時，第一膜2因相對 於第二膜3蝕刻選擇比高，故第一膜2露出之處不被蝕刻。若藉由蝕刻裝置執行終點檢測時，之後，使用第一膜2被蝕刻之氣體而執行蝕刻，但是因半導體基板1相對於第一膜2蝕刻選擇比高，故半導體基板1露出之處不被蝕刻。
接著，於除去光阻6之後，蝕刻矽基板，作成溝渠構造。於執行該溝渠蝕刻之時，如第1圖(e)所示般，不僅半導體基板1，第二膜3同時被蝕刻，最終如第2圖(f)所示般，第二膜3全部被蝕刻，至此被第二膜3覆蓋之第一膜2露出於表面。監控蝕刻腔室內之特定波長，在檢測出第一膜2之元素之時點，若結束蝕刻時，則可在因應第二膜3之膜厚的溝渠蝕刻深度，結束蝕刻，例如即使溝渠蝕刻之蝕刻率成為不安定，若第二膜3之膜厚經常一定時，則可以均勻保持溝渠深度。再者，第二膜3之膜厚若因應溝渠蝕刻時之與半導體基板1之選擇比及所設定目標的溝渠蝕刻深度而任意決定即可。
如上述般，當將半導體基板1、第一膜2、第二膜3各設為矽基板、矽氧化膜、多晶矽之時，比起矽氧化膜，矽基板和多晶矽為大致相同之蝕刻選擇比，故與欲作成之溝渠深度相同左右之多晶矽為必要。因此，於製作高縱橫比之時，因越過多晶矽之溝渠蝕刻矽基板，故超越裝置之性能，產生難以作成之情形。此時，使用在接著的第二實施例中所示之製造方法，依此容易作成高縱橫比之溝渠。
第2圖表示第二實施例。第2圖(a)、(b)雖然與 第1圖(a)、(b)完全相同，但是在第2圖(c)中係藉由蝕刻部分性除去作成溝渠之區域之第二膜3。之後，如第2圖(d)所示般，藉由以溝渠蝕刻用遮罩蝕刻第一膜2而予以任意圖案製作。最後將圖案製作之第一膜2予以遮罩而執行溝渠蝕刻，此時比起第1圖所示之方法，第二膜之開口部大，容易在半導體基板作成高縱橫比之溝渠形狀。即使在該方法中，於執行溝渠蝕刻之時，如第2圖(e)所示般，不僅半導體基板1，第二膜3同時被蝕刻，最終如第2圖(f)所示般，第二膜3全部被蝕刻，至此被第二膜3覆蓋之第一膜2全部露出於表面。於溝渠蝕刻之時，若監控蝕刻腔室內之元素，則在第1圖(f)之時點，因第一膜之元素之檢測量增大，故此時若結束蝕刻，則可在因應第二膜3之膜厚的溝渠蝕刻深度結束蝕刻，例如即使溝渠蝕刻之蝕刻率成為不安定，若第二膜3之膜厚經常一定時，則可以均勻保持溝渠深度。
在上述實施例中，雖然以設為幾乎相同之膜構成，說明溝渠蝕刻時之半導體基板之蝕刻速度和第二膜之蝕刻速度，但是亦可藉由設定成滿足下式1所示之不等式，作成高縱橫比之溝渠構造。
(式1) 蝕刻速度(半導體基板1)<蝕刻速度(第二膜3)<蝕刻速度(第一膜2)
例如，將半導體基板1、第一膜2、第二膜3各設為矽基板、金屬膜、矽氧化堆疊膜之時等。如此一來，於第1圖(e)時，第二膜3之矽氧化疊層膜比半導體基板1 之矽基板難以蝕刻。故比起第二膜3利用多晶矽可以使膜厚變薄，並且容易在半導體基板1上作成高縱橫比之溝渠構造。
但是，於圖案製作第二膜3之矽氧化疊層膜之時，必須將屬於選擇比高之物質的金屬膜適用於第一膜2。因此，需擔心溝渠內之金屬污染，該污染係第1圖(f)後除去第一膜2之後，藉由以SC1(氨、過氧化氫水混合液)等洗淨矽表面全體，可以除去金屬污染部。
以上，雖然說明本發明之實施型態，但是本發明並不限定於上述實施型態，本發明可在不脫離其主旨之範圍下加以變形而實施。
1‧‧‧半導體基板
2‧‧‧第一膜
3‧‧‧第二膜
4‧‧‧蝕刻阻擋膜
5‧‧‧溝渠被蝕刻膜
6‧‧‧光阻
第1圖為表示本發明之第一實施例的圖式。
第2圖為表示本發明之第二實施例之圖式。
第3圖為表示以往技術之實施例的圖式。
1．．．半導體基板
2．．．第一膜
3．．．第二膜
6．．．光阻

Claims (6)

  1. 一種半導體裝置之製造方法，其特徵為：具有在半導體基板上作成第一膜的工程；在上述第一膜上作成第二膜的工程；將光阻作為遮罩順序蝕刻一部分區域的上述第二膜及第一膜，並使上述一部分區域之半導體基板表面露出的工程；和除去上述光阻之遮罩之後，在對上述第一膜具有小的蝕刻速度，對上述第二膜及上述半導體基板具有大的蝕刻速度之氛圍下，將上述第一膜作為遮罩同時蝕刻上述第二膜和露出之上述半導體基板表面，在上述半導體基板表面作成溝渠，直至被監控的構成上述第一膜的元素被檢測出的工程。
  2. 一種半導體裝置之製造方法，其特徵為：具有在半導體基板上作成第一膜的工程；在上述第一膜上作成第二膜的工程；蝕刻包含形成溝渠之區域的上述第二膜之一部分區域的第一蝕刻工程；配合溝渠形狀而予以蝕刻的與上述第一蝕刻工程不同的第二蝕刻工程，該溝渠之形狀欲形成露出於上述被蝕刻之第二膜之一部分區域的上述第一膜之一部分；和在對上述第一膜具有小的蝕刻速度，對上述第二膜及上述半導體基板具有大的蝕刻速度之氛圍下，同時蝕刻上述第二膜和露出於上述第一膜之一部分之上述半導體基板 表面，在上述半導體基板表面作成溝渠，直至上述第二膜幾乎全部被蝕刻，被監控的構成上述第一膜的元素值之檢測量增大的工程。
  3. 如申請專利範圍第1項所記載之半導體裝置之製造方法，其中，將上述半導體基板設為矽基板、將上述第一膜設為矽氧化膜、將上述第二膜設為多晶矽膜或是矽氮化膜。
  4. 如申請專利範圍第2項所記載之半導體裝置之製造方法，其中，將上述半導體基板設為矽基板、將上述第一膜設為矽氧化膜、將上述第二膜設為多晶矽膜或是矽氮化膜。
  5. 如申請專利範圍第1項所記載之半導體裝置之製造方法，其中，將上述半導體基板設為矽基板、將上述第一膜設為金屬膜、將上述第二膜設為矽氧化疊層膜。
  6. 如申請專利範圍第2項所記載之半導體裝置之製造方法，其中，將上述半導體基板設為矽基板、將上述第一膜設為金屬膜、將上述第二膜設為矽氧化疊層膜。
TW097147826A 2007-12-12 2008-12-09 Manufacturing method of semiconductor device TWI452625B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007320972A JP2009147000A (ja) 2007-12-12 2007-12-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200941573A TW200941573A (en) 2009-10-01
TWI452625B true TWI452625B (zh) 2014-09-11

Family

ID=40753836

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147826A TWI452625B (zh) 2007-12-12 2008-12-09 Manufacturing method of semiconductor device

Country Status (5)

Country Link
US (1) US8071460B2 (zh)
JP (1) JP2009147000A (zh)
KR (1) KR101503535B1 (zh)
CN (1) CN101459060B (zh)
TW (1) TWI452625B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367108B (zh) * 2012-03-31 2015-10-14 中芯国际集成电路制造(上海)有限公司 自对准双构图方法及其形成的图案
CN109755171A (zh) * 2017-11-06 2019-05-14 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法和浅沟槽隔离结构的形成方法
CN112740417B (zh) 2018-09-30 2023-10-10 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN110767629B (zh) * 2019-10-30 2021-07-06 中国科学院微电子研究所 用于测量不同材料的蚀刻选择比的结构及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US20040175950A1 (en) * 2003-03-03 2004-09-09 Lam Research Corporation Method to improve profile control and n/p loading in dual doped gate applications

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356211A (en) * 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
JPS61232619A (ja) * 1985-04-09 1986-10-16 Matsushita Electronics Corp 半導体基板エツチング方法
JPH01231324A (ja) * 1988-03-11 1989-09-14 Hitachi Ltd エッチング終点判定方法
JPH0864579A (ja) * 1994-08-23 1996-03-08 Toshiba Corp 半導体装置の製造方法
US6140206A (en) * 1999-06-14 2000-10-31 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolation structures
US6376286B1 (en) * 1999-10-20 2002-04-23 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
KR100479600B1 (ko) * 2001-06-28 2005-04-06 주식회사 하이닉스반도체 콘택 형성 방법
KR20030025315A (ko) 2001-09-20 2003-03-29 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그 제조방법
US20030146490A1 (en) * 2002-02-07 2003-08-07 Semiconductor Components Industries, Llc. Semiconductor device and method of providing regions of low substrate capacitance
US6919259B2 (en) * 2002-10-21 2005-07-19 Taiwan Semiconductor Manufacturing Co., Ltd Method for STI etching using endpoint detection
JP2004235361A (ja) * 2003-01-29 2004-08-19 Nec Electronics Corp 半導体装置の製造方法および半導体製造装置
KR20050019212A (ko) * 2003-08-18 2005-03-03 삼성전자주식회사 Ｓｔｉ 공정에서의 트렌치 깊이 제어 방법 및 소자 분리용트렌치 형성 방법
KR100549204B1 (ko) * 2003-10-14 2006-02-02 주식회사 리드시스템 실리콘 이방성 식각 방법
US20050101045A1 (en) * 2003-11-07 2005-05-12 Jennifer Shih Sealing openings in micro-electromechanical systems
KR100538810B1 (ko) 2003-12-29 2005-12-23 주식회사 하이닉스반도체 반도체소자의 소자분리 방법
KR100704470B1 (ko) * 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
US7514277B2 (en) * 2004-09-14 2009-04-07 Tokyo Electron Limited Etching method and apparatus
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
JP2007088168A (ja) * 2005-09-21 2007-04-05 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
US7759253B2 (en) * 2006-08-07 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and material for forming a double exposure lithography pattern

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US20040175950A1 (en) * 2003-03-03 2004-09-09 Lam Research Corporation Method to improve profile control and n/p loading in dual doped gate applications

Also Published As

Publication number Publication date
KR101503535B1 (ko) 2015-03-17
US8071460B2 (en) 2011-12-06
JP2009147000A (ja) 2009-07-02
TW200941573A (en) 2009-10-01
CN101459060A (zh) 2009-06-17
US20090156009A1 (en) 2009-06-18
CN101459060B (zh) 2012-08-15
KR20090063131A (ko) 2009-06-17

Similar Documents

Publication Publication Date Title
US20100075503A1 (en) Integral patterning of large features along with array using spacer mask patterning process flow
KR20020061480A (ko) 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치
US20120028471A1 (en) Method of manufacturing a semiconductor device
TW200818310A (en) Method for fabricating semiconductor device including recess gate
US20070190743A1 (en) Process for digging a deep trench in a semiconductor body and semiconductor body so obtained
JP2008547238A (ja) 半導体構造を形成する方法
TWI452625B (zh) Manufacturing method of semiconductor device
JP2008072032A (ja) 半導体装置の製造方法
US20130203247A1 (en) Method of fabricating a semiconductor structure
JP2010087300A (ja) 半導体装置の製造方法
JP2005244167A (ja) 半導体装置の製造方法
US7498226B2 (en) Method for fabricating semiconductor device with step gated asymmetric recess
JP5443627B2 (ja) 半導体装置の製造方法
JP2008053438A (ja) 半導体装置の製造方法
JP2007311495A (ja) 半導体装置の製造方法
US20050042837A1 (en) Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same
JPH07135247A (ja) 半導体装置の製造方法
CN109429157B (zh) 麦克风及其制造方法
KR100629603B1 (ko) 반도체 소자의 게이트 형성 방법
KR20080018422A (ko) 반도체 장치 형성 방법
JPS63258020A (ja) 素子分離パタ−ンの形成方法
KR100243012B1 (ko) 반도체 소자의 트랜치구조 형성방법
KR100672783B1 (ko) 반도체 소자의 제조 방법
KR100562317B1 (ko) 반도체 소자의 트렌치 프로파일 모니터링 방법
JPH07245402A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees