KR100672783B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100672783B1 KR100672783B1 KR1020040087692A KR20040087692A KR100672783B1 KR 100672783 B1 KR100672783 B1 KR 100672783B1 KR 1020040087692 A KR1020040087692 A KR 1020040087692A KR 20040087692 A KR20040087692 A KR 20040087692A KR 100672783 B1 KR100672783 B1 KR 100672783B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor
- forming
- etch stop
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000004549 pulsed laser deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 기판에 형성된 돌출부와 기판사이의 단차가 균일하게 유지될 수 있는 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판 상에 식각정지막을 형성하는 단계; 상기 식각정지막을 선택적으로 식각하여 상기 기판의 소정의 부분을 노출하는 단계; 노출된 상기 반도체 기판으로부터 반도체층을 성장시켜 균일한 두께의 돌출부를 형성하는 단계; 상기 식각정지막을 제거하는 단계; 및 적어도 상기 돌출부에 채널의 일부가 형성되도록 게이트전극을 형성하는 단계를 포함한다.
반도체층, 돌출부, 게이트전극 채널
Description
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 제조 방법을 도시한 공정단면도.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 반도체 소자의 제조 방법을 도시한 공정단면도.
도 3a 내지 도 3d는 본 발명의 제2실시예예 따른 반도체 소자의 제조 방법을 도시한 공정단면도.
*도면의 주요 부분에 대한 부호의 설명*
20 : 반도체 기판 21 : 식각정지막
22 : 반도체층 23 : 게이트 절연막
G2 : 게이트전극
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 기판에 형성된 돌출부와 기판사이의 단차가 균일하게 유지될 수 있는 반도체 소자의 제조 방법에 관한 것이다.
기술발전에 따른 반도체 소자의 직접도가 증가함에 따라 각 패턴들의 크기도 점점 작아지는 추세이다. 특히, DRAM과 같은 메모리소자는 고직접화로 인한 셀 트랜지스터의 비례축소에 의해 게이트 전극의 길이 축소가 급격하게 이루어 지고 있다. 이에 따라 종래 평판트랜지스터의 경우 리프레쉬특성이 저하되는 문제점이 발생하였다.
이러한 문제점을 해결하기 위해 기판에 돌출부를 형성하여 게이트전극의 채널길이를 증가시키는 방법이 제안되었다.
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 제조 방법을 도시한 공정단면도이다.
도 1a를 참조하면, 기판(10) 상에 돌출부 형성을 위한 포토레지스트 패턴(11)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 포토레지스트 패턴(11)을 식각마스크로 기판(10)을 식각하여 기판(10)에 돌출부(A)를 형성한다.
이어서, 도 1c에 도시된 바와 같이, 포토레지스트 패턴(11)을 제거한 후, 기판(10)의 전면에 게이트 절연막(12)을 형성한다. 이어서, 적어도 상기 돌출부(A)에 채널의 일부가 형성되도록 게이트전극(G1)을 형성한다.
상기와 같은 종래기술에 따른 반도체 소자는 기판 상에 돌출부를 형성하기 위한 식각공정에서 미세한 식각오차가 발생하며, 이러한 식각오차로 인하여 기판이 불균일하게 식각된다. 이는 결국 게이트전극의 채널에 영향을 주어 소자의 특성이 저하되는 문제점이 있다.
본 발명은 상기한 종래의 문제를 해결하기 위한 것으로, 기판에 형성된 돌출부와 기판사이의 단차가 균일하게 유지될 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명은 반도체 기판 상에 식각정지막을 형성하는 단계; 상기 식각정지막을 선택적으로 식각하여 상기 기판의 소정의 부분을 노출하는 단계; 노출된 상기 반도체 기판으로부터 반도체층을 성장시켜 균일한 두께의 돌출부를 형성하는 단계; 상기 식각정지막을 제거하는 단계; 및 적어도 상기 돌출부에 채널의 일부가 형성되도록 게이트전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
또한, 본 발명은 반도체 기판 상에 식각정지막을 형성하는 단계; 상기 식각정지막을 선택적으로 식각하여 상기 기판의 소정의 부분을 노출하는 단계; 상기 반도체 기판의 전면에 반도체층을 형성하는 단계; 상기 기판의 노출된 영역을 제외한 상기 기판 상에 형성된 상기 반도체층을 제거하여 균일한 두께를 갖는 돌출부를 단계; 상기 식각정지막을 제거하는 단계; 및 적어도 상기 돌출부에 채널의 일부가 형성되도록 게이트전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
본 발명은 기판에 돌출부 형성시 식각정지막을 도입함으로써, 기판이 불균일하게 식각되는 것을 방지할 수 있도록 한다.
또한, 반도체층을 균일한 두께를 갖도록 형성하여, 반도체층을 식각하여 형성된 돌출부와 기판사이의 단차가 균일하게 유지될수 있도록 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 반도체 소자의 제조 방법을 도시한 공정단면도이다.
도 2a를 참조하면, 반도체 기판(20) 상에 식각정지막(21)을 형성한다.
이어서, 도 2b에 도시된 바와 같이, 식각정지막(21)을 선택적으로 식각하여 반도체 기판(20)의 소정의 영역을 노출시킨다. 식각정지막(21)은 후속 공정에서 형성되는 반도체층에 대해 식각선택비가 높은 막으로 형성하며, 산화막 또는 질화막을 포함하는 막으로 형성하는 것이 바람직하다.
이어서, 도 2c에 도시된 바와 같이, 노출된 반도체 기판(20)으로부터 반도체 층(22)을 성장시켜 균일한 두께를 갖는 돌출부(22)를 형성한 후, 식각정지막(21)을 제거한다.
반도체층(22)은 실리콘(Si), 게르마늄(Ge) 및 갈륨비소(GaAs) 중 선택된 적어도 어느 하나의 물질을 포함하며, MBE(Molucular Beam Epitaxy)방식을 이용하여 성장시키는 것이 바람직하다.
이어서, 도 2d에 도시된 바와 같이, 돌출부(22)가 형성된 기판(20) 상에 게이트 절연막(23)을 형성한다. 이어서, 적어도 상기 돌출부(22)에 채널의 일부가 형성되도록 게이트전극(G2)을 형성한다.
도 3a 내지 도 3d는 본 발명의 제2실시예예 따른 반도체 소자의 제조 방법을 도시한 공정단면도이다.
도 3a를 참조하면, 기판(30) 상에 식각정지막(31)을 형성한 후, 식각정지막(31)을 선택적으로 식각하여 기판(30)의 소정의 영역을 노출시킨다. 식각정지막(31)은 산화막 또는 질화막을 포함하는 막으로 형성하는 것이 바람직하다.
이어서, 도 3b에 도시된 바와 같이, 기판(30)의 전면에 반도체층(32)을 형성한다. 반도체층(32)은 실리콘(Si), 게르마늄(Ge) 및 갈륨비소(GaAs) 중 선택된 적어도 어느 하나의 물질을 포함하며, PLD(Pulsed Laser Deposition) 또는 퍼니스를 이용하여 형성하는 것이 바람직하다.
이어서, 도 3c에 도시된 바와 같이, 기판(30)의 노출된 영역을 제외한 상기 기판(30) 상에 형성된 상기 반도체층(32)을 제거하여 균일한 두께를 갖는 돌출부(33)를 형성한다.
이어서, 도 3d에 도시된 바와 같이, 돌출부(33)가 형성된 기판(30) 상에 게이트 절연막(34)을 형성한다. 이어서, 적어도 상기 돌출부(33)에 채널의 일부가 형성되도록 게이트전극(G3)을 형성한다.
전술한 바와 같이 이루어지는 본 발명은, 기판 상에 식각정지막을 형성하여 이후 식각공정에서 기판이 불균일하게 식각되는 것을 방지할 수 있다.
또한, 기판 상에 동일한 두께를 갖는 반도체층을 형성하여, 이후 반도체층을 식각하여 형성된 돌출부와 기판 사이의 단차가 균일하게 유지됨을 실시예를 통해 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의해야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진자라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은, 기판에 돌출부를 형성시 식각정지막을 도입함으로써, 기판에 형성된 돌출부와 기판사이의 단차가 균일하게 유지되게 할 수 있으며, 이를 통한 게이트 전극의 채널길이를 균일하게 하여 반도체 소자의 특성저하를 방지할 수 있다.
Claims (8)
- 반도체 기판 상에 식각정지막을 형성하는 단계;상기 식각정지막을 선택적으로 식각하여 상기 기판의 소정의 부분을 노출하는 단계;노출된 상기 반도체 기판으로부터 반도체층을 성장시켜 균일한 두께의 돌출부를 형성하는 단계;상기 식각정지막을 제거하는 단계; 및적어도 상기 돌출부에 채널의 일부가 형성되도록 게이트전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제1항에 있어서,상기 식각정지막은 산화막 또는 질화막을 포함하는 반도체 소자의 제조 방법.
- 제1항 또는 제2항에 있어서,상기 반도체층은 실리콘, 게르마늄 및 갈륨비소 중 선택된 적어도 어느 하나 의 물질을 포함하는 반도체 소자의 제조 방법.
- 제3항에 있어서,상기 반도체층을 형성하는 단계에서, MBE(Molucular Beam Epitaxy)를 이용하는 반도체 소자의 제조 방법.
- 반도체 기판 상에 식각정지막을 형성하는 단계;상기 식각정지막을 선택적으로 식각하여 상기 기판의 소정의 부분을 노출하는 단계;상기 반도체 기판의 전면에 반도체층을 형성하는 단계;상기 기판의 노출된 영역을 제외한 상기 기판 상에 형성된 상기 반도체층을 제거하여 균일한 두께를 갖는 돌출부를 단계;상기 식각정지막을 제거하는 단계; 및적어도 상기 돌출부에 채널의 일부가 형성되도록 게이트전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제5항에 있어서,상기 식각정지막은 산화막 또는 질화막을 포함하는 반도체 소자의 제조 방법.
- 제5항 또는 제6항에 있어서,상기 반도체층은 실리콘, 게르마늄 및 갈륨비소 중 선택된 적어도 어느 하나의 물질을 포함하는 반도체 소자의 제조 방법.
- 제5항에 있어서,상기 반도체층을 형성하는 단계에서, PLD(Pulsed Laser Deposition) 및 퍼니스를 이용하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040087692A KR100672783B1 (ko) | 2004-10-30 | 2004-10-30 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040087692A KR100672783B1 (ko) | 2004-10-30 | 2004-10-30 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060038599A KR20060038599A (ko) | 2006-05-04 |
| KR100672783B1 true KR100672783B1 (ko) | 2007-01-22 |
Family
ID=37146078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040087692A KR100672783B1 (ko) | 2004-10-30 | 2004-10-30 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100672783B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100960925B1 (ko) * | 2007-02-15 | 2010-06-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2004
- 2004-10-30 KR KR1020040087692A patent/KR100672783B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100960925B1 (ko) * | 2007-02-15 | 2010-06-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060038599A (ko) | 2006-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3884047B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5963841A (en) | Gate pattern formation using a bottom anti-reflective coating | |
| US7566621B2 (en) | Method for forming semiconductor device having fin structure | |
| JP2002217170A (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| CN110517957B (zh) | 一种场氧化层及其形成方法 | |
| KR100451513B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100399352B1 (ko) | 선택적 결정 성장을 이용한 반도체 장치 제조 방법 | |
| KR0161430B1 (ko) | 스페이서를 이용한 트렌치 형성방법 | |
| KR100672783B1 (ko) | 반도체 소자의 제조 방법 | |
| US20130270680A1 (en) | Method for forming semiconductor devices with active silicon height variation | |
| US6255182B1 (en) | Method of forming a gate structure of a transistor by means of scalable spacer technology | |
| US7534706B2 (en) | Recessed poly extension T-gate | |
| US6670250B2 (en) | MOS transistor and method for forming the same | |
| KR20010107707A (ko) | Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법 | |
| KR0167252B1 (ko) | 반도체 집적회로의 소자격리방법 | |
| KR20010060552A (ko) | 플래쉬 메모리 소자 제조방법 | |
| KR100244413B1 (ko) | 반도체소자의소오스/드레인형성방법 | |
| US20080248640A1 (en) | Method for reducing polysilicon gate defects in semiconductor devices | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100239902B1 (ko) | 갈륨비소 메스펫의 평탄화방법 | |
| KR100481557B1 (ko) | 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법 | |
| KR100398574B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 | |
| KR100321760B1 (ko) | 게이트전극형성방법 | |
| KR0137553B1 (ko) | 게이트 형성방법 | |
| KR20000026363A (ko) | 트랜치형 소자분리막의 사이드 월 도핑 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |