JP3884047B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP3884047B2 JP3884047B2 JP2005210312A JP2005210312A JP3884047B2 JP 3884047 B2 JP3884047 B2 JP 3884047B2 JP 2005210312 A JP2005210312 A JP 2005210312A JP 2005210312 A JP2005210312 A JP 2005210312A JP 3884047 B2 JP3884047 B2 JP 3884047B2
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive film
- field effect
- gate
- effect transistor
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 238000000034 method Methods 0.000 title claims description 48
- 230000005669 field effect Effects 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 229920001577 copolymer Polymers 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 10
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 10
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 8
- 238000011161 development Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 28
- 150000001875 compounds Chemical class 0.000 description 7
- 238000001459 lithography Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000586 desensitisation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、電界効果トランジスタの製造方法に係り、より詳しくは、多層の感光膜を用いたリソグラフィ工程、感光膜及び絶縁膜のドライエッチング選択比を用いて、相異なるしきい値電圧を有するそれぞれ異なるトランジスタを一つの基板上に同時に製造することにより、相異なるしきい値電圧を有するトランジスタを別途のマスクパターンなしで製造することができて工程段階及び製造コストを減少させることが可能な電界効果トランジスタの製造方法に関するものである。
一般に、化合物半導体を用いた高電子移動度トランジスタ(High Electron Mobility Transistor、ＨＥＭＴ)や金属半導体電界効果トランジスタ(Metal Semi-conductor Field Effect Transistor、ＭＥＳＦＥＴ)などの半導体素子の製作では、オーミック金属として所定の厚さにＡｕＧｅ膜、Ｎｉ膜及びＡｕ膜などが順次蒸着された金属層が用いられている。
このような化合物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）や金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）などの素子において、ゲートリセス工程(Gate Recess Process)は、最も重要な工程段階であって、一般に電流を測定しながら行われるもので、湿式、乾式、及び乾式と湿式の組み合わせなどで単一または多段階で行われる。
このようなゲートリセス工程は、電子サイクロトロン共鳴(Electron cyclotron Resonance、ＥＣＲ)及び誘導結合プラズマ(Inductive Coupled Plasma、ＩＣＰ)などのドライエッチング装備でＢＣｌ３やＳＦ６などのガスを用いて行われるもので、Ｈ３ＰＯ４、Ｈ２Ｏ２及びＨ２Ｏなどを適正の割合で混合したリン酸系溶液など様々なウェットエッチング溶液でも行われる。
また、化合物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）や金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）などの半導体素子の製作では、たとえばＴｉ膜、Ｐｔ膜及びＡｕ膜などの金属層を所定の厚さに順次蒸着してゲート電極を製作する。
前述した従来の電界効果トランジスタの製造方法は、お互い異なるしきい値電圧を有するトランジスタを一つの基板上に同時に製造するために相異なるマスクパターンを必要とし、これによりゲートリセスエッチング工程などの後続工程がそれぞれ別々に行われる。
例えば、ＧａＡｓ、ＩｎＰ及びＧａＮ基板などの化合物半導体を用いて製作される高電子移動度トランジスタ（ＨＥＭＴ）素子の場合、エンハンスメント型電界効果トランジスタ(Enhancement mode Field Effect Transistor、Ｅ−ＦＥＴ)とデプレッション型電界効果トランジスタ(Depletion mode Field Effect Transistor、Ｄ−ＦＥＴ)の一基板上の同時製作のために、エンハンスメント型電界効果トランジスタ（Ｅ−ＦＥＴ）とデプレッション型電界効果トランジスタ（Ｄ−ＦＥＴ）の別途のマスクを用いたリソグラフィ工程または別途の電子ビームリソグラフィ工程が要求され、これにより別途のゲートリセス工程を行い、相異なるエッチング深を有するゲートリセス領域を形成させることができる。
したがって、前述した従来の技術では、エンハンスメント型電界効果トランジスタ（Ｅ−ＦＥＴ）及びデプレッション型電界効果トランジスタ（Ｄ−ＦＥＴ）を一つの基板上に同時に製造する場合、追加的な工程段階により製造工程コストが高くなり、これにより生産性が低下するという問題点があった。
また、前述した従来の技術に関する文献として、互いに異なるモードまたはしきい値電圧を持つようにするために、各トランジスタのゲート電極に接する半導体層部分を各々異なる幅で露出した感光膜パターンを形成し、前記感光膜をエッチングマスクとして利用して前記半導体層をエッチングした後、前記半導体層内に各々異なる深さのゲートリセスが形成されるようにしたモードまたはしきい値電圧が各々異なる電界効果トランジスタを同時に製造する方法が開示されている(特許文献１)。
また、ゲートの長さと垂直方向の高さを調節することができ、ゲート漏洩電流を減らすことができる微細線幅のＴ字形ゲート電極を制御性よくした半導体素子の微細Ｔ字形ゲート電極の製造方法が開示されている(特許文献２)
また、均一なしきい値電圧を持つようにするために、増加モードと空乏モードと空乏モードの２回のゲートパターンのためのマスクまたはリソグラフィー工程を適用して第１ないし第３障壁層およびオミック層に対する選択的湿式エッチングを利用して増加/ 空乏モード高電子移動度トランジスタ(HEMT)およびその製造方法が開示されている(特許文献３)。
そして、GaAsチャンネル層上に電子供給層と第２チャンネル層を積層し、その上に第１キャップ層を順次積層してE−HEMTゲート生成部分の第１キャップ層を除去し、その上にコンタクト層を積層し、フォトレジストをマスクとしてD−HEMTとE−HEMTのコンタクト層を除去して開口を形成し、これをマスクとしてD−HEMTのゲート部第１キャップ層とE−HEMTのゲート部第２キャップ層を除去し、E−HEMTゲート電極とD−HEMTゲート電極を同時に形成する方法が開示されている(特許文献４)。
本発明は、前述した問題点を解決するために創案されたもので、その目的は、多層の感光膜を用いたリソグラフィ工程、感光膜及び絶縁膜のドライエッチング選択比を用いて、相異なるしきい値電圧を有するそれぞれ異なるトランジスタを一つの基板上に同時に製造することにより、モードまたはしきい値電圧がお互い異なるトランジスタを同一の基板上に製造するに際して、別途のリソグラフィ工程とそれによる追加的な工程段階を減少させることにより、従来の技術に係る製造方法に比べて製造工程コストを減少させ、素子の安定性及び生産性を向上させることが可能な電界効果トランジスタの製造方法を提供することにある。
上記目的を達成するために、本発明の一側面は、（ａ）基板上のソース−ドレイン領域にオーミック金属層を形成する段階と、（ｂ）この段階の結果物の全体上部に絶縁膜及び多層の感光膜を形成した後、前記オーミック層以外の一側領域に、最下層の感光膜が露出されるようにお互い異なる形態の感光膜パターンを形成すると同時に、前記オーミック金属層以外の他側領域に、前記絶縁膜が露出されるようにお互い異なる形態の感光膜パターンを形成する段階と、（ｃ）前記感光膜パターンをエッチングマスクとして用いて、露出された前記絶縁膜及び最下層の感光膜パターンを同時にエッチングして前記基板及び前記絶縁膜を露出させる段階と、（ｄ）露出された前記基板にリセス工程を行った後、露出された前記絶縁膜をエッチングして前記基板を露出させる段階と、（ｅ）前記基板上に、お互い異なるエッチング深さを有するゲートリセス領域を形成した後、所定のゲート金属を蒸着し、前記感光膜パターンを除去する段階とを含む、電界効果トランジスタの製造方法を提供する。
ここで、前記段階（ａ）で、前記基板と前記オーミック金属層との間に所定の厚さの活性層及びキャップ層を順次形成する段階をさらに含むことが好ましい。
好ましくは、前記段階（ａ）で、前記オーミック金属層は、前記ソース−ドレイン領域を感光膜パターンで定義した後、所定のオーミック金属を蒸着し、急速熱処理（ＲＴＡ）によって形成する。
好ましくは、前記段階（ｂ）で、前記絶縁膜の厚さは前記感光膜のエッチング率とゲートのブリッジの高さによって決定される。
本発明の電界効果トランジスタの製造方法によれば、多層の感光膜を用いたリソグラフィ工程、感光膜及び絶縁膜のドライエッチング選択比を用いて、相異なるしきい値電圧を有するそれぞれ異なるトランジスタを一つの基板上に同時に製造することにより、モードまたはしきい値電圧がお互い異なるトランジスタを同一の基板上に製造するに際して別途のマスクパターンなしで製作することができるので、工程コストを低めるうえ、素子の安定性及び生産性も向上させることができるという利点がある。
以下、添付図面を参照して本発明の実施例を詳細に説明する。これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は当該技術分野で通常の知識を有する者に本発明をより完全に説明するために提供されるものである。
図１ａ〜図１ｉは本発明の一実施例に係る電界効果トランジスタの製造方法を説明するための断面図である。
図１ａを参照すると、基板１００上に所定の厚さの活性層１１０とキャップ層１２０を順次形成する。ここで、前記基板１００は、半導体基板として使用されるものであれば特に限定されずに適用可能であり、シリコン及びゲルマニウムなどの半導体基板、ＳｉＧｅ、ＳｉＣ、ＧａＡｓ及びＩｎＧａＡｓなどの化合物半導体基板、ガラス、サファイア、石英及び樹脂などの絶縁性基板のいずれか一つを使用することが好ましい。
図１ｂを参照すると、前記基板１００の上側に形成された前記キャップ層１２０上のソース−ドレイン領域、すなわちソース−ドレインオーミック金属層１３０が形成されるべき領域を感光膜パターン（図示せず）で定義した後、所定のオーミック金属(ohmic metal)を蒸着し、たとえば急速熱処理（Rapid Thermal Annealing、ＲＴＡ）工程などを経てソース−ドレインオーミック金属層１３０を形成する。
例えば、化合物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）や金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）などの半導体素子の製作では、オーミック金属として、ＡｕＧｅ膜、Ｎｉ膜及びＡｕ膜が所定の厚さに蒸着された金属層を用いることができ、急速熱処理（ＲＴＡ）工程を経てソース−ドレインオーミック金属層１３０を形成する。
一方、本発明の一実施例に適用されたソース−ドレインオーミック金属層１３０を前記キャップ層１２０の上部に形成したが、これに局限せず、前記ソース−ドレインオーミック金属層１３０を前記基板１００上に直ちに形成することもできる。また、前記活性層１１０及び前記キャップ層１２０は必要に応じて形成しないこともある。
図１ｃを参照すると、前記結果物の全体上部面に一定の厚さの絶縁膜１４０を蒸着する。この際、前記絶縁膜１４０は、たとえばシリコン窒化物またはシリコン酸化物などの物質で実現でき、たとえば化合物半導体基板の表面保護機能を行う。
また、前記絶縁膜１４０の厚さは、使用される感光膜のエッチング率とＴ型ゲートのブリッジの高さなどを考慮して決定することが好ましい。
図１ｄを参照すると、前記絶縁膜１４０上に多層の感光膜(Photoresist)を順次コートした後、最下層感光膜の現像如何によってお互い異なる形態の第１〜第４感光膜パターン１５０〜１８０を形成する。
例えば、電子ビームリソグラフィ(E-beam lithography)を用いて、モードまたはしきい値電圧の異なる高電子移動度トランジスタ（ＨＥＭＴ）素子を製作する場合、前記多層の感光膜は、コポリマー(Co-polymer)／ポリメタクリル酸メチル(Poly Methyl Methacrylate、ＰＭＭＡ)／コポリマー(Co-polymer)／ポリメタクリル酸メチル(ＰＭＭＡ)またはコポリマー／ＺＥＰ／ＰＭＧＩ(poly-dimethylgutarimide)／ＺＥＰなどいろいろ多層のレジストを組み合わせて利用することができる。
この際、最下層の第１感光膜パターン１５０は、前記基板１００上に蒸着された絶縁膜１４０のエッチング時にエッチングされて前記基板１００が露出されるように、前記絶縁膜１４０のエッチング工程で適正のエッチング率を有する必要性がある。この場合、お互い異なるモードまたはしきい値電圧を有するトランジスタを作るために、最下層の第１感光膜パターン１５０の定義如何を異にする。
例えば、コポリマー／ポリメタクリル酸メチル／コポリマー／ポリメタクリル酸メチルからなる多層のレジストを用いて、Ｔ型ゲートを有するエンハンスメント型高電子移動度トランジスタ（ＨＥＭＴ）とデプレッション型高電子移動度トランジスタを同時に製作する場合、前記エンハンスメント型高電子移動度トランジスタを製作する感光膜パターンでは、最下層の第１感光膜パターン１５０、すなわちコポリマーまでパターンが定義されるようにし、前記デプレッション型高電子移動度トランジスタを製作する感光膜パターンでは、最下層の第１感光膜パターン１５０、すなわちコポリマーはパターンが定義されないように電子ビームリソグラフィ工程を行う。
具体的に、まず適正のドーズで露光し、現像してエンハンスメント型またはデプレッション型高電子移動度トランジスタのゲート領域にＴ型ゲートのヘッド領域を定義する。そして、前記エンハンスメント型高電子移動度トランジスタを製作するゲート領域と前記デプレッション型高電子移動度トランジスタを製作するゲート領域にお互い異なるドーズで露光し、現像してＴ型ゲートのブリッジ領域を定義する。
すなわち、前記Ｔ型ゲートのブリッジ領域を定義するとき、前記エンハンスメント型高電子移動度トランジスタの感光膜パターンでは、相対的に高いドーズで露光して現像の際に最下層の第１感光膜パターンであるコポリマーはパターンが定義されるようにして、前記感光膜パターンで前記絶縁膜１４０が露出されるようにし、前記デプレッション型高電子移動度トランジスタの感光膜パターンでは、相対的に低いドーズで露光して現像の際に最下層の第１感光膜パターン１５０であるコポリマーはパターンが定義されないようにする。
図１ｅを参照すると、前記第１〜第４感光膜パターン１５０〜１８０を通して露出された絶縁膜１４０を非等方性でドライエッチングし、前記キャップ層１２０が露出されるように基板１００上の第１開口領域１９０ａを形成する。
この際、前記デプレッション型高電子移動度トランジスタの感光膜パターン、例えばコポリマーでは、前記絶縁膜１４０エッチング工程の下で露出された最下層の第１感光膜パターン１５０であるコポリマーがその上層の第２感光膜パターン１６０、例えばポリメタクリル酸メチル（ＰＭＭＡ）を通して定義されているゲートのブリッジ領域の大きさにエッチングされて前記絶縁膜１４０が露出されるように、第１感光膜パターン１５０上の開口領域１９５ａを形成する。
この場合、前記絶縁膜１４０のドライエッチング工程後の半導体表面に対するプラズマの損傷を防止するために、前記絶縁膜１４０を一部エッチングし、残りは例えばＢＯＥ(Buffered Oxide Etch)溶液で等方性のウェットエッチングを行う。
この際、前記デプレッション型高電子移動度トランジスタの感光膜パターンでは、最下層の第１感光膜パターン１５０、例えばコポリマーが完全にエッチングされるように、非等方性の絶縁膜１４０ドライエッチング工程の下でエッチング率を考慮して、最下層の第１感光膜パターン１５０と前記絶縁膜１４０の種類及び厚さを選択しなければならない。
一方、前記非等方性の絶縁膜１４０エッチング工程は、たとえばＣＦ４ガス、ＣＦ４とＣＨＦ３の混合ガス、ＣＦ４とＯ２の混合ガスなどを用いる反応性イオンエッチング(Reactive Ion Etching、ＲＩＥ)、磁力で増加した半導体イオンエッチング(Magnetically Enhanced Reactive Ion Etching、ＭＥＲＩＥ)または誘導結合プラズマ(Inductive coupled plasma、ＩＣＰ)などのドライエッチング装備によって行われることが好ましい。
図１ｆを参照すると、半導体の表面、すなわち前記基板１００上に形成されたキャップ層１２０が露出されたエンハンスメント型高電子移動度トランジスタの感光膜パターンに対して半導体、すなわち所定の厚さのキャップ層１２０をエッチングする１次リセス工程を行って前記キャップ層１２０上に第１ゲートリセス領域１９０ｂを形成する。
この際、前記デプレッション型高電子移動度トランジスタの感光膜パターンを通して前記基板１００上に前記絶縁膜１４０が露出されているので、半導体エッチング工程中にエッチングが行われない。
図１ｇを参照すると、前記絶縁膜１４０が露出されたパターン、すなわち第１感光膜パターン１５０上の開口領域１９５ａを、例えばＢＯＥ溶液または反応性イオンエッチング（ＲＩＥ）法などでエッチングして半導体の表面、すなわち前記基板１００上に形成されたキャップ層１２０が前記デプレッション型高電子移動度トランジスタ（ＨＥＭＴ）の感光膜パターンでも露出されるように基板１００上の第２開口領域１９５ｂを形成する。
この際、前記エンハンスメント型高電子移動度トランジスタの感光膜パターンで露出された半導体の表面に対するプラズマ損傷を防止するために、例えばＢＯＥ溶液で絶縁膜１４０エッチング工程を行うことが好ましい。
図１ｈを参照すると、半導体、すなわち前記基板１００上に形成された活性層１１０及びキャップ層１２０をエッチングする２次リセス工程を行う。結果として、前記エンハンスメント型モードとデプレッション型モードの高電子移動度トランジスタを製作する第１〜第４感光膜パターン１５０〜１８０における半導体基板のエッチング深さがお互い異なるように製作される。
すなわち、一トランジスタのゲート領域では前記活性層１１０が露出されるように前記キャップ層１２０をエッチングし、他のトランジスタのゲート領域では前記活性層１１０の所定の厚さまでエッチングして、お互い異なるエッチング深さを持たせる。
図１ｉを参照すると、前記第１〜第４感光膜パターン１５０〜１８０のゲート領域に、例えば高電子移動度トランジスタ素子の場合、Ｔｉ膜、Ｐｔ膜及びＡｕ膜を順次蒸着させた金属層のゲート金属２００を蒸着した後、例えばリフトオフ(lift-off)工程を行って前記第１〜第４感光膜パターン１５０〜１８０を除去することにより、Ｔ型ゲート電極を製作してモードまたはしきい値電圧の異なるトランジスタを製作することができる。
前述した本発明に係る電界効果トランジスタの製造方法の好適な実施例について説明したが、本発明は、これに限定されるものではなく、特許請求の範囲、発明の詳細な説明及び添付図面の範囲内でいろいろに変形して実施することが可能である。これら変形実施も本発明に属する。
１００ 基板
１１０ 活性層
１２０ キャップ層
１３０ ソースドレインオーミック金属層
１４０ 絶縁膜
１５０ 第１感光膜
１６０ 第２感光膜
１７０ 第３感光膜
１８０ 第４感光膜
１９０ａ 基板上の第１開口領域
１９０ｂ及び１９０ｃ 第１及び第２ゲートリセス領域
１９５ａ 第１感光膜パターン上の開口領域
１９５ｂ 基板上の第２開口領域
１９５ｃ 第３ゲートリセス領域
２００ ゲート金属
１１０ 活性層
１２０ キャップ層
１３０ ソースドレインオーミック金属層
１４０ 絶縁膜
１５０ 第１感光膜
１６０ 第２感光膜
１７０ 第３感光膜
１８０ 第４感光膜
１９０ａ 基板上の第１開口領域
１９０ｂ及び１９０ｃ 第１及び第２ゲートリセス領域
１９５ａ 第１感光膜パターン上の開口領域
１９５ｂ 基板上の第２開口領域
１９５ｃ 第３ゲートリセス領域
２００ ゲート金属
Claims (12)
- （ａ）基板上のソース−ドレイン領域にオーミック金属層を形成する段階と、
（ｂ）この段階の結果物の全体上部に絶縁膜及び多層の感光膜を形成した後、前記オーミック金属層以外の一側領域に、最下層の感光膜が露出されるようにお互い異なる形態の感光膜パターンを形成すると同時に、前記オーミック金属層以外の他側領域に、前記絶縁膜が露出されるようにお互い異なる形態の感光膜パターンを形成する段階と、
（ｃ）前記感光膜パターンをエッチングマスクとして用いて、露出された前記絶縁膜及び前記最下層の感光膜パターンを同時にエッチングして前記基板及び前記絶縁膜を露出させる段階と、
（ｄ）露出された前記基板にリセス工程を行った後、露出された前記絶縁膜をエッチングして前記基板を露出させる段階と、
（ｅ）前記基板上に、お互い異なるエッチング深さを有するゲートリセス領域を形成した後、所定のゲート金属を蒸着し、前記感光膜パターンを除去する段階とを含む、電界効果トランジスタの製造方法。 - 前記段階（ａ）で、前記基板と前記オーミック金属層との間に所定の厚さの活性層及びキャップ層を順次形成する段階をさらに含むことを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
- 前記段階（ａ）で、前記オーミック金属層は、前記ソース−ドレイン領域を感光膜パターンで定義した後、所定のオーミック金属を蒸着し、急速熱処理（ＲＴＡ）によって形成することを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
- 前記段階（ｂ）で、前記絶縁膜の厚さは、前記感光膜のエッチング率とゲートのブリッジの高さによって決定されることを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
- 前記段階（ｂ）で、前記多層の感光膜は、コポリマー／ポリメタクリル酸メチル／コポリマー／ポリメタクリル酸メチルまたはコポリマー／ＺＥＰ／ＰＭＧＩ／ＺＥＰからなることを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
- 前記段階（ｂ）は、
（ｂ−１）前記多層の感光膜を適正のドーズで露光及び現像し、お互い異なるゲート領域にＴ型ゲートのヘッド領域を定義する段階と、
（ｂ−２）前記お互い異なるゲート領域に相異なるドーズで露光及び現像し、前記絶縁膜及び最下層の感光膜が露出されるようにゲートのブリッジ領域を定義する段階とからなることを特徴とする請求項１に記載の電界効果トランジスタの製造方法。 - 前記段階（ｂ−２）で、前記Ｔ型ゲートのブリッジ領域を定義するとき、一つのゲート領域の感光膜パターンは相対的に高いドーズで露光して最下層の感光膜現像の際にパターンが定義されるようにして感光膜パターンで前記絶縁膜が露出されるようにし、他のゲート領域の感光膜パターンは相対的に低いドーズで露光して現像の際に最下層の感光膜パターンが定義されないようにすることを特徴とする請求項６に記載の電界効果トランジスタの製造方法。
- 前記段階（ｂ）で、前記感光膜パターンは、お互い異なるドーズで露光され、最下層感光膜の形成如何に応じてお互い異なる感光膜パターンを形成することを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
- 前記段階（ｃ）で、前記絶縁膜は、一部をドライエッチング工程を用いてエッチングした後、残りをＢＯＥ溶液で等方性のウェットエッチング工程を用いてエッチングすることを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
- 前記ドライエッチング工程は、反応性イオンエッチング（ＲＩＥ）、磁力で増加した反応性イオンエッチング（ＭＥＲＩＥ）または誘導結合プラズマ（ＩＣＰ）のいずれか一つの装備によって行われることを特徴とする請求項９に記載の電界効果トランジスタの製造方法。
- 前記ドライエッチング工程は、ＣＦ４ガス、ＣＦ４とＣＨＦ３の混合ガス、及びＣＦ４とＯ２の混合ガスを用いて行われることを特徴とする請求項１０に記載の電界効果トランジスタの製造方法。
- 前記段階（ｅ）で、前記お互い異なるエッチング深さを有するゲートリセス領域はリセス工程によって形成され、前記感光膜パターンはリフトオフ工程によって除去されることを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040100421A KR100606290B1 (ko) | 2004-12-02 | 2004-12-02 | 전계효과 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006165507A JP2006165507A (ja) | 2006-06-22 |
| JP3884047B2 true JP3884047B2 (ja) | 2007-02-21 |
Family
ID=36574847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005210312A Expired - Fee Related JP3884047B2 (ja) | 2004-12-02 | 2005-07-20 | 電界効果トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7183149B2 (ja) |
| JP (1) | JP3884047B2 (ja) |
| KR (1) | KR100606290B1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7932539B2 (en) * | 2005-11-29 | 2011-04-26 | The Hong Kong University Of Science And Technology | Enhancement-mode III-N devices, circuits, and methods |
| US7972915B2 (en) * | 2005-11-29 | 2011-07-05 | The Hong Kong University Of Science And Technology | Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs |
| US8044432B2 (en) * | 2005-11-29 | 2011-10-25 | The Hong Kong University Of Science And Technology | Low density drain HEMTs |
| JP5552230B2 (ja) * | 2006-11-20 | 2014-07-16 | パナソニック株式会社 | 半導体装置及びその駆動方法 |
| GB2449514B (en) * | 2007-01-26 | 2011-04-20 | Filtronic Compound Semiconductors Ltd | A diode assembly |
| CN100524634C (zh) * | 2007-03-28 | 2009-08-05 | 中国科学院微电子研究所 | 一种制备晶体管t型纳米栅的方法 |
| US8502323B2 (en) * | 2007-08-03 | 2013-08-06 | The Hong Kong University Of Science And Technology | Reliable normally-off III-nitride active device structures, and related methods and systems |
| EP2040299A1 (en) * | 2007-09-12 | 2009-03-25 | Forschungsverbund Berlin e.V. | Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device |
| US8076699B2 (en) * | 2008-04-02 | 2011-12-13 | The Hong Kong Univ. Of Science And Technology | Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems |
| US20100084687A1 (en) * | 2008-10-03 | 2010-04-08 | The Hong Kong University Of Science And Technology | Aluminum gallium nitride/gallium nitride high electron mobility transistors |
| KR101064726B1 (ko) * | 2008-11-24 | 2011-09-14 | 한국전자통신연구원 | 반도체 장치 및 그 제조 방법 |
| US20120098599A1 (en) * | 2009-06-30 | 2012-04-26 | Univeristy Of Florida Research Foundation Inc. | Enhancement mode hemt for digital and analog applications |
| KR101243836B1 (ko) * | 2009-09-04 | 2013-03-20 | 한국전자통신연구원 | 반도체 소자 및 그 형성 방법 |
| KR101226955B1 (ko) | 2009-12-11 | 2013-01-28 | 한국전자통신연구원 | 전계 효과 트랜지스터의 제조방법 |
| RU2463682C1 (ru) * | 2011-01-24 | 2012-10-10 | Открытое акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (ОАО "НИИПП") | Способ изготовления полевого транзистора |
| JP2013004572A (ja) * | 2011-06-13 | 2013-01-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2013077635A (ja) * | 2011-09-29 | 2013-04-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| KR101923972B1 (ko) * | 2012-12-18 | 2018-11-30 | 한국전자통신연구원 | 트랜지스터 및 그 제조 방법 |
| US9281204B2 (en) * | 2014-04-23 | 2016-03-08 | Freescale Semiconductor, Inc. | Method for improving E-beam lithography gate metal profile for enhanced field control |
| US9502535B2 (en) | 2015-04-10 | 2016-11-22 | Cambridge Electronics, Inc. | Semiconductor structure and etch technique for monolithic integration of III-N transistors |
| US9614069B1 (en) | 2015-04-10 | 2017-04-04 | Cambridge Electronics, Inc. | III-Nitride semiconductors with recess regions and methods of manufacture |
| US9536984B2 (en) | 2015-04-10 | 2017-01-03 | Cambridge Electronics, Inc. | Semiconductor structure with a spacer layer |
| WO2017015225A1 (en) | 2015-07-17 | 2017-01-26 | Cambridge Electronics, Inc. | Field-plate structures for semiconductor devices |
| US10068976B2 (en) * | 2016-07-21 | 2018-09-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Enhancement mode field-effect transistor with a gate dielectric layer recessed on a composite barrier layer for high static performance |
| WO2019045763A1 (en) * | 2017-08-31 | 2019-03-07 | Google Llc | FABRICATION OF A DEVICE USING A MULTILAYER STACK |
| CN110808207B (zh) * | 2019-11-13 | 2023-09-26 | 中国电子科技集团公司第十三研究所 | 一种t型纳米栅及其制备方法 |
| KR102395979B1 (ko) * | 2020-09-01 | 2022-05-09 | 포항공과대학교 산학협력단 | 레지스트 마스크, 도미노 리소그래피 및 이를 이용해 제작된 구조체 |
| KR102356610B1 (ko) * | 2020-09-21 | 2022-02-07 | 포항공과대학교 산학협력단 | 레지스트 마스크, 쓰러짐 제어 리소그래피 및 이를 이용해 제작된 구조체 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100276077B1 (ko) | 1998-05-11 | 2001-01-15 | 이계철 | 미세 티자형 게이트 전극의 제작방법 |
| KR100264532B1 (ko) | 1998-09-03 | 2000-09-01 | 이계철 | 모드 또는 문턱전압이 각기 다른 전계효과 트랜지스터 제조 방법 |
| KR100379619B1 (ko) | 2000-10-13 | 2003-04-10 | 광주과학기술원 | 단일집적 ｅ／ｄ 모드 ｈｅｍｔ 및 그 제조방법 |
| US7084021B2 (en) * | 2003-03-14 | 2006-08-01 | Hrl Laboratories, Llc | Method of forming a structure wherein an electrode comprising a refractory metal is deposited |
-
2004
- 2004-12-02 KR KR1020040100421A patent/KR100606290B1/ko not_active IP Right Cessation
-
2005
- 2005-07-14 US US11/180,726 patent/US7183149B2/en active Active
- 2005-07-20 JP JP2005210312A patent/JP3884047B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060121658A1 (en) | 2006-06-08 |
| KR20060061627A (ko) | 2006-06-08 |
| JP2006165507A (ja) | 2006-06-22 |
| KR100606290B1 (ko) | 2006-07-31 |
| US7183149B2 (en) | 2007-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3884047B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR100620393B1 (ko) | 전계효과 트랜지스터 및 그의 제조 방법 | |
| KR101775560B1 (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
| JP4143068B2 (ja) | 選択的エッチングした自己整列二重リセス高電子移動度トランジスターの製造方法 | |
| US20080124852A1 (en) | Method of forming T- or gamma-shaped electrode | |
| US9887089B2 (en) | Semiconductor structures having T-shaped electrodes | |
| KR102154336B1 (ko) | 고전압 구동용 전계효과 트랜지스터 및 제조 방법 | |
| US20130069127A1 (en) | Field effect transistor and fabrication method thereof | |
| US7445975B2 (en) | Method for the production of a semiconductor component having a metallic gate electrode disposed in a double-recess structure | |
| KR101596079B1 (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
| JP5040170B2 (ja) | 半導体装置の製造方法 | |
| CN113972270A (zh) | 场效应管、其制备方法及电子电路 | |
| KR100264532B1 (ko) | 모드 또는 문턱전압이 각기 다른 전계효과 트랜지스터 제조 방법 | |
| KR100849926B1 (ko) | 부정형 고 전자 이동도 트랜지스터 제조방법 | |
| JPS63287072A (ja) | 半導体装置の製造方法 | |
| KR100672783B1 (ko) | 반도체 소자의 제조 방법 | |
| US20130045600A1 (en) | Method for forming fin-shaped semiconductor structure | |
| KR100942698B1 (ko) | 다층의 금속 배선 제조 방법 | |
| KR101042709B1 (ko) | 반도체 장치의 제조 방법 | |
| KR101104251B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100732274B1 (ko) | 반도체 소자의 제조방법 | |
| JP2008147279A (ja) | 半導体装置の製造方法 | |
| JP2000243758A (ja) | 半導体装置及びその製造方法 | |
| KR20130037611A (ko) | 전계효과 트랜지스터의 제조 방법 | |
| JP2000031165A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |