KR100942698B1 - 다층의 금속 배선 제조 방법 - Google Patents

다층의 금속 배선 제조 방법 Download PDF

Info

Publication number
KR100942698B1
KR100942698B1 KR1020070126841A KR20070126841A KR100942698B1 KR 100942698 B1 KR100942698 B1 KR 100942698B1 KR 1020070126841 A KR1020070126841 A KR 1020070126841A KR 20070126841 A KR20070126841 A KR 20070126841A KR 100942698 B1 KR100942698 B1 KR 100942698B1
Authority
KR
South Korea
Prior art keywords
film
metal
multilayer
photoresist
insulating film
Prior art date
Application number
KR1020070126841A
Other languages
English (en)
Other versions
KR20090059795A (ko
Inventor
안호균
임종원
지홍구
장우진
문재경
김해천
유현규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070126841A priority Critical patent/KR100942698B1/ko
Publication of KR20090059795A publication Critical patent/KR20090059795A/ko
Application granted granted Critical
Publication of KR100942698B1 publication Critical patent/KR100942698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

본 발명은 다층의 금속 배선 제조 방법에 관한 것으로서, 다층의 감광막을 이용한 리소그라피 공정과, 감광막과 절연막의 식각선택비를 이용하여 절연막 위에 다층의 금속 배선을 형성함으로써, 비아 홀(Via-Hole)과 배선 금속 증착을 위한 리소그라피 공정을 별도로 진행하지 않고, 한 번의 리소그라피 공정으로 진행할 수 있으며, 한 번의 노광을 통해 패턴이 형성됨으로써 오 정렬의 가능성을 줄일 수 있으며, 보다 간단하고, 안정적으로 다층의 금속 배선을 제작할 수 있다.
반도체 기판, 다층의 금속 배선, 다층의 감광막, 오믹금속층, 절연막, 감광막 패턴, 식각 공정, 리프트 오프 공정, 식각마스크.

Description

다층의 금속 배선 제조 방법{Manufacturing method of multi-layer metal line}
본 발명은 다층의 금속 배선 제조 방법에 관한 것으로서, 특히 다층의 감광막을 이용한 리소그라피 공정과, 감광막과 절연막의 식각선택비를 이용하여 절연막 위에 다층의 금속 배선을 형성하기 위한 다층의 금속 배선 제조 방법에 관한 것이다.
본 발명은 정보통신부 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호:2005-S-039-03, 과제명:60GHz Pico cell 통신용 Sop].
종래의 기술에 따른 다층의 금속 배선은 첨부된 도 1a 내지 도 1q에 도시된 바와 같은 과정을 통해 제조되며, 이러한 종래 기술에 따른 다층의 금속 배선 제조 방법을 상기 도 도 1a 내지 도 1q를 참조하여 구체적으로 설명하기로 한다.
먼저, 상기 도 1a에 도시한 바와 같이, 반절연 갈륨비소(GaAs) 등과 같은 화합물 반도체 또는 기타 반도체 기판(10) 상에 활성층(11) 및 캡층(12)을 차례로 형 성한다. 그런 다음 상기 도 1b에 도시한 바와 같이, 소스 드레인 오믹금속층(13)이 형성될 영역을 감광막 패턴으로 정의한 후, 오믹금속을 증착하고, RTA(Rapid Thermal Annealing)등을 거쳐 소스 드레인 오믹금속층(13)을 형성한다. 예를 들어, 화합물 반도체를 이용한HEMT(High Electron Mobility Transistor), MESFET(MEtal Semi-conductor Field Effect Transistor) 등의 소자 제작에서는 오믹금속으로써 소정의 두께로 AuGe막, Ni막 및 Au막 등이 차례로 증착된 금속층이 이용된다. 이러한 오믹 공정이 완료된 상기 기판 상에 게이트 공정을 수행한 후, 상기 도 1c에 도시한 바와 같이, 제 1 절연막(14)을 증착한다.
상기 도 1d에 도시한 바와 같이, 비아 홀(Via-Hole)을 형성시키려고 하는 영역을 정의하는 감광막 패턴(15a)을 형성한다. 이후, 상기 도 1e에 도시한 바와 같이, 상기 감광막을 식각마스크로 하여 감광막에 의해 정의된 영역에 대해서 제 1 절연막의 식각 공정을 수행하여 상기 영역에 대해서 오믹금속을 노출시킨 후, 상기 도 1f에 도시한 바와 같이, 상기 감광막을 제거한다.
상기 도 1g에 도시한 바와 같이, 제 1 배선 금속을 증착하려고 하는 영역을 정의하는 감광막 패턴(16a)을 형성하고, 도 1h에 도시한 바와 같이, 제 1 배선 금속(17a)을 증착하고, 도 1i에 도시한 바와 같이, 리프트 오프(Lift-Off) 공정을 수행하여 제 1 금속 배선을 형성한다.
상기 도 1j에 도시한 바와 같이, 상기 제 1 금속 배선이 형성된 상기 기판 전면에 제 2 절연막(18)을 증착하고, 도 1k에 도시한 바와 같이, 비아 홀(Via-Hole)을 형성시키려고 하는 영역을 정의하는 감광막 패턴(15b)을 형성하고, 도 1l 에 도시한 바와 같이, 상기 감광막을 식각마스크로 이용하여 감광막에 의해 정의된 영역에 대해서 오믹금속층(13)을 노출시킨다. 이후, 도 1m에 도시한 바와 같이, 상기 감광막을 제거하고, 도 1n에 도시한 바와 같이, 제 2 배선 금속을 증착하려고 하는 영역을 정의하는 감광막 패턴(16b)을 형성하고, 도 1o에 도시한 바와 같이, 제 2 배선 금속(17b)을 증착하고, 도 1p에 도시한 바와 같이, 리프트 오프 (Lift-Off) 공정을 수행하여 제 1 금속 배선을 형성한다. 마지막으로, 도 1q에 도시한 바와 같이, 보호막을 증착하여 다층의 금속 배선을 제작한다.
그러나 상술한 바와 같은 종래의 다층의 금속 배선의 제조 방법으로는 비아 홀(Via-Hole)을 제작하기 위해 감광막 패턴과 절연막의 식각공정 및 배선 금속을 위한 감광막 패턴을 필요로 하며, 다층의 금속 배선 제작시 공정이 복잡하고, 오정렬의 가능성이 크다는 문제점이 있다. 이에 따라 상기 종래 기술로는 복잡한 다층의 금속 배선을 안정적으로 제작하기 어렵다.
상술한 바와 같은 문제점을 해결하기 위해 본 발명은 다층의 감광막을 이용한 리소그라피 공정과 감광막과 절연막의 식각선택비를 이용하여 비아 홀(Via-Hole)과 배선금속 증착을 위한 리소그라피 공정을 별도로 진행하지 않고, 한 번의 리소그라피 공정으로 진행하고, 한 번의 노광을 통해 패턴을 형성하여 다층의 금속 배선을 제조하기 위한 방법을 제공한다.
상기 이러한 본 발명의 과제를 달성하기 위한 다층의 금속 배선 제조 방법은, 활성층 및 캡층이 형성된 반도체 기판 상에 오믹 금속을 증착하여 소스 드레인 오믹금속층을 형성하는 단계; 상기 반도체 기판 전면에 제1 절연막을 증착하는 단계; 상기 제1 절연막과의 식각선택비를 고려하여 제1 다층 감광막을 증착하고 상기 제1 다층 감광막에 비아 홀이 형성될 영역에서는 상기 제1 절연막이, 제1 금속 배선을 위한 영역에서는 상기 제1 다층 감광막 중 하부 감광막이 노출되도록 형성된 제1 패턴을 식각 마스크로 이용하여 상기 제1 절연막의 식각 공정을 수행하는 단계; 식각된 제1 패턴 영역에 금속을 증착하여 제1 금속 배선을 형성하는 단계; 상기 제1 금속 배선이 형성된 기판 전면에 제2 절연막을 형성하는 단계; 상기 제2 절연막과의 식각선택비를 고려하여 제2 다층 감광막을 증착하고 상기 제2 다층 감광막에 비아 홀이 형성될 영역에서는 상기 제2 절연막이, 제2 금속 배선을 위한 영역에서는 상기 제2 다층 감광막 중 하부 감광막이 노출되도록 형성된 제2 패턴을 식각 마스크로 이용하여 제2 절연막의 식각 공정을 수행하는 단계; 식각된 제2 패턴 영역에 금속을 증착하여 제2 금속 배선을 형성하는 단계; 및 상기 형성된 제2 금속 배선 상에 보호막을 증착하는 단계를 포함하는 것을 특징으로 한다.
따라서 본 발명은 다층의 감광막을 이용한 리소그라피 공정과 감광막과 절연막의 식각선택비를 이용하여 비아 홀(Via-Hole)과 배선 금속 증착을 위한 리소그라피 공정을 별도로 진행하지 않고, 한 번의 리소그라피 공정으로 진행할 수 있으며, 한 번의 노광을 통해 패턴이 형성됨으로써 오 정렬의 가능성을 줄일 수 있으며, 보다 간단하고, 안정적으로 다층의 금속 배선을 제작할 수 있다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명의 실시예에서는 다층의 감광막을 이용한 리소그라피 공정과 감광막과 절연막의 식각선택비를 이용하여 절연막 위에 다층의 금속 배선을 형성하기 위한 제조 방법에 대해 첨부된 도면들을 참조하여 구체적으로 설명하기로 한다. 이러한 다층의 금속 배선은 트랜지스터 등의 제조에 이용될 수 있다.
도 2a 내지 도 2m은 본 발명의 실시예에 따른 다층의 금속 배선을 제조하기 위한 방법을 도시한 도면이다.
먼저, 상기 도 2a에 도시한 바와 같이, 반도체 기판(101) 상에 활성층(110) 및 캡층(120)을 형성하고, 상기 도 2b에 도시한 바와 같이, 소스 드레인 오믹금속층이 형성될 영역을 감광막 패턴으로 정의한 후, 오믹금속(130)을 증착하여 열처리(RTA : Rapid Thermal Annealing) 등을 거쳐 소스 드레인 오믹금속층을 형성한다. 여기서 화합물 반도체를 이용한 HEMT(High Electron Mobility Transistor), MESFET(MEtal Semi-conductor Field Effect Transistor) 등의 소자 제작에서는 오믹금속으로써 AuGe막, Ni막 및 Au막들이 소정의 두께로 증착된 금속층이 이용되며, 열처리(RTA) 공정을 거쳐 상기 소스 드레인 오믹 금속층이 형성된다.
다음으로, 상기 도 2c에 도시한 바와 같이, 소정 두께의 제 1 절연막(140)을 증착한다. 이때, 상기 절연막은 실리콘 질화물, 실리콘 산화물, BCB, 다공성 산화막 및 기타 저유전 상수를 갖는 물질막 등을 이용할 수 있으며, 단일물리층 또는 여러 물질의 다층의 절연막으로 형성될 수 있으며, 화합물 반도체 기판의 표면 보호 및 공정에 의해 제작된 소자 또는 집적회로등의 외부와의 전기적인 절연을 위한 기능이 있다.
다음으로, 상기 도 2d에 도시한 바와 같이, 상기 기판(101) 상에 상기 제1 절연막(140)과의 식각선택비를 고려하여 다층의 감광막(150a, 160a)을 코팅한 후, 하부 보다 상부의 개구부 폭이 넓은 미세패턴을 형성한다. 이때, 상기 미세패턴은 상기 다층의 감광막(150a, 160a)에 대하여 비아 홀 (Via-Hole)이 형성되어질 영역에서는 제 1 절연막이 노출되고, 오믹금속(130)과의 접촉부위 간의 연결을 위한 금 속 배선을 위한 영역에 대해서는 하부 감광막(150a)이 노출되도록 형성한다. 예를 들어, 최하층 감광막(이하, 제 1 감광막이라 함)(150a)과 그 위층의 감광막(이하, 제 2 감광막이라 함)(160a)으로써 제 1 감광막(150a)보다 제 2 감광막(160a)의 감도가 큰PMMA/Co-polymer와 같은 조합인 다층의 감광막들이 이용되어질 수 있다. 이때, 상기 다층의 감광막에 대해서 노광 후, 현상액에서 현상 후 형성된 패턴이 감도 차이로 인해 제 1 감광막(150a)에 의해 정의된 개구부보다 제 2 감광막(160a)에 의해 정의된 개구부가 큰 미세패턴을 형성할 수 있도록 한다. 이후, 상기 도 2e에 도시한 바와 같이, 상기 다층 감광막의 미세패턴을 통해 드러난 제1 절연막(140)을 비등방성으로 건식 식각하는 공정을 수행하여 오믹금속(130)의 일부가 드러나도록 한다. 상기 제 1 절연막과 제 1 감광막 사의 식각선택비와 제 1 감광막의 두께를 조절하면, 제 1 절연막과 제 1 금속 사이의 간격을 조절할 수 있다. 비등방성 절연막 식각 공정은 절연막이 실리콘 질화물 또는 실리콘 산화물등일 때, CF4 gas 등을 이용하는 RIE(Reactive Ion Etching), MERIE(Magnetically Enhanced Reactive Ion Etching) 또는 ICP(Inductive coupled plasma) 등과 같은 건식 식각 공정에 의해서 진행된다.
다음으로, 상기 도 2f에 도시한 바와 같이, 제 1 금속(170a)을 증착하고, 도 2g에 도시한 바와 같이, 리프트 오프(Lift-Off) 공정을 수행하여 양측의 다층 감광막(150a, 160a) 및 다층 감광막(150a, 160a) 위에 증착된 금속(170a)을 제거함으로써 제 1 금속 배선(170a)을 형성한다.
이후, 상기 도 2h에 도시한 바와 같이, 제 2 절연막(180)을 증착하고, 이렇 게 증착된 제2 절연막(180) 상부에 상기 도 2i 에 도시한 바와 같이, 제2 절연막(180)과의 식각선택비를 고려하여 다층의 감광막(150b, 160a)을 코팅한 후, 부보다 상부의 개구부 폭이 넓은 미세패턴을 형성한다. 이러한 미세패턴은 상기 다층의 감광막에 대하여 비아 홀(Via-Hole)이 형성되어질 영역에서는 제 2 절연막(180)이 노출되고, 오믹금속(130)과의 접촉부위 간의 연결을 위한 제2 금속 배선을 위한 영역에 대해서는 하부 감광막(150b)이 노출되도록 형성한다. 그런 다음 상기 도 2j에 도시한 바와 같이, 상기 감광막 패턴을 통해 드러난 상기 제2 절연막(180)을 비등방성으로 건식 식각하는 제 2 절연막(180)의 식각 공정을 수행한다. 즉, 상기 도 2i에 도시한 바와 같이, 별도의 식각마스크 없이 2차 절연막 식각 공정을 수행하여 반도체 기판, 상기 제2 절연막(180)이 드러나는 개구부를 형성하고, 상기 도 2j에 도시된 바와 같이, 상기 미세패턴의 개구부의 측면에 제 2 절연막(180)이 잔류되도록 상기 제 2 절연막(180)을 다시 식각한다. 이러한 식각 공정에 따라 양측 바깥쪽에 형성된 상기 오믹 금속(130)이 드러나게 된다. 상기 제 1 절연막과 제 1 감광막 사의 식각선택비와 제 1 감광막의 두께를 조절하면, 제 1 절연막과 제 1 금속 사이의 간격을 조절할 수 있다.
이와 같은 식각 공정을 한 기판 상에 상기 도 2k에 도시한 바와 같이, 제 2 금속(170b)을 증착한 후, 상기 도 2l에 도시한 바와 같이, 리프트 오프 (Lift-Off) 공정을 수행하여 양측의 다층 감광막(150b, 160b) 및 다층 감광막(150b, 160b) 위에 증착된 금속(170b)을 제거함으로써 제 2 금속 배선(170b)을 형성한다.
이와 같이, 2층 이상의 금속 배선은 상술한 바와 같은 과정을 반복함으로써 구현될 수 있다.
마지막으로, 상기 도 2m에 도시한 바와 같이, 보호막(190)을 증착하여 최종적으로 다층의 금속배선을 제작한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 발명청구의 범위뿐 만 아니라 이 발명청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1a 내지 도 1q는 종래 기술에 따른 다층의 금속 배선을 제조하기 위한 방법을 도시한 도면,
도 2a 내지 도 2m은 본 발명의 실시예에 따른 다층의 금속 배선을 제조하기 위한 방법을 도시한 도면.

Claims (8)

  1. 활성층 및 캡층이 형성된 반도체 기판 상에 오믹 금속을 증착하여 소스 드레인 오믹금속층을 형성하는 단계;
    상기 반도체 기판 전면에 제1 절연막을 증착하는 단계;
    상기 제1 절연막과의 식각선택비를 고려하여 제1 다층 감광막을 증착하고 상기 제1 다층 감광막에 비아 홀이 형성될 영역에서는 상기 제1 절연막이, 제1 금속 배선을 위한 영역에서는 상기 제1 다층 감광막 중 하부 감광막이 노출되도록 형성된 제1 패턴을 식각 마스크로 이용하여 상기 제1 절연막의 식각 공정을 수행하는 단계;
    식각된 제1 패턴 영역에 금속을 증착하여 제1 금속 배선을 형성하는 단계;
    상기 제1 금속 배선이 형성된 기판 전면에 제2 절연막을 형성하는 단계;
    상기 제2 절연막과의 식각선택비를 고려하여 제2 다층 감광막을 증착하고 상기 제2 다층 감광막에 비아 홀이 형성될 영역에서는 상기 제2 절연막이, 제2 금속 배선을 위한 영역에서는 상기 제2 다층 감광막 중 하부 감광막이 노출되도록 형성된 제2 패턴을 식각 마스크로 이용하여 제2 절연막의 식각 공정을 수행하는 단계;
    식각된 제2 패턴 영역에 금속을 증착하여 제2 금속 배선을 형성하는 단계; 및
    상기 형성된 제2 금속 배선 상에 보호막을 증착하는 단계를 포함하는 것을 특징으로 하는 다층의 금속 배선 제조 방법.
  2. 제1항에 있어서,
    상기 제1 절연막 식각 공정을 수행하는 단계 또는 제2 절연막의 식각 공정을 수행하는 단계는,
    상기 제 1 절연막과 상기 제 1 다층 감광막의 하부 감광막 또는 상기 제 2 절연막과 상기 제 2 다층 감광막의 하부 감광막 사이의 식각선택비 및 절연막과 하부 감광막의 두께를 조절함으로써, 상기 제 1 절연막과 상기 제 1 금속 배선 사이의 간격 또는 상기 제 2 절연막과 상기 제 2 금속 배선 사이의 간격을 조절하는 것을 특징으로 하는 다층의 금속 배선의 제조 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 제1 금속 배선을 형성하는 단계는,
    상기 식각된 제1 패턴 영역에 금속을 증착하는 단계; 및
    리프트 오프 공정을 통해 상기 식각 공정 후 남은 제1 다층 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 다층의 금속 배선 제조 방법.
  6. 제1항에 있어서, 상기 제2 금속 배선을 형성하는 단계는,
    상기 식각된 제2 패턴 영역에 금속을 증착하는 단계; 및
    리프트 오프 공정을 통해 상기 식각 공정 후 남은 제2 다층 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 다층의 금속 배선 제조 방법.
  7. 제1항에 있어서,
    상기 제1 및 제2 다층 감광막은 하부 감광막이 PMMA로, 상부 감광막이 Co-polymer로 이루어진 것을 특징으로 하는 다층의 금속 배선 제조 방법.
  8. 제1항에 있어서,
    상기 제1 및 제2 절연막은 실리콘 질화막, 실리콘 산화막, BCB, 다공성 산화 막 및 저유전상수 물질막 중 하나로 이루어진 것을 특징으로 다층의 금속 배선 제조 방법.
KR1020070126841A 2007-12-07 2007-12-07 다층의 금속 배선 제조 방법 KR100942698B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070126841A KR100942698B1 (ko) 2007-12-07 2007-12-07 다층의 금속 배선 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070126841A KR100942698B1 (ko) 2007-12-07 2007-12-07 다층의 금속 배선 제조 방법

Publications (2)

Publication Number Publication Date
KR20090059795A KR20090059795A (ko) 2009-06-11
KR100942698B1 true KR100942698B1 (ko) 2010-02-16

Family

ID=40989848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070126841A KR100942698B1 (ko) 2007-12-07 2007-12-07 다층의 금속 배선 제조 방법

Country Status (1)

Country Link
KR (1) KR100942698B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063036A (ko) * 1999-12-21 2001-07-09 박종섭 반도체장치의 다층 금속배선 형성방법
KR20010065342A (ko) * 1999-12-29 2001-07-11 박종섭 반도체장치의 다층 금속배선 형성방법
US6350674B1 (en) 1999-04-05 2002-02-26 Seiko Epson Corporation Manufacturing method for semiconductor device having a multilayer interconnect
KR20040003269A (ko) * 2002-07-02 2004-01-13 동부전자 주식회사 이종 감광막을 이용한 듀얼 다마신 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350674B1 (en) 1999-04-05 2002-02-26 Seiko Epson Corporation Manufacturing method for semiconductor device having a multilayer interconnect
KR20010063036A (ko) * 1999-12-21 2001-07-09 박종섭 반도체장치의 다층 금속배선 형성방법
KR20010065342A (ko) * 1999-12-29 2001-07-11 박종섭 반도체장치의 다층 금속배선 형성방법
KR20040003269A (ko) * 2002-07-02 2004-01-13 동부전자 주식회사 이종 감광막을 이용한 듀얼 다마신 방법

Also Published As

Publication number Publication date
KR20090059795A (ko) 2009-06-11

Similar Documents

Publication Publication Date Title
JP3884047B2 (ja) 電界効果トランジスタの製造方法
KR100620393B1 (ko) 전계효과 트랜지스터 및 그의 제조 방법
US6716761B2 (en) Method of forming fine patterns
US9887089B2 (en) Semiconductor structures having T-shaped electrodes
KR100647459B1 (ko) 티형 또는 감마형 게이트 전극의 제조방법
KR101689137B1 (ko) 모놀리식 집적 회로(mmic) 구조 및 이러한 구조를 형성하기 위한 방법
JP2008288289A (ja) 電界効果トランジスタとその製造方法
KR101775560B1 (ko) 전계효과 트랜지스터 및 그 제조 방법
US6153499A (en) Method of manufacturing semiconductor device
US20160211344A1 (en) Modified self-aligned contact process and semiconductor device
TWI674631B (zh) 半導體裝置及其製造方法
US9478652B1 (en) Monolithic integrated circuit (MMIC) structure having composite etch stop layer and method for forming such structure
KR100942698B1 (ko) 다층의 금속 배선 제조 방법
KR101064726B1 (ko) 반도체 장치 및 그 제조 방법
KR100849926B1 (ko) 부정형 고 전자 이동도 트랜지스터 제조방법
KR100909162B1 (ko) 반도체 소자의 제조 방법
US8912099B2 (en) Method of manufacturing semiconductor device
JP6228614B2 (ja) ゲートコンタクトの形成方法
JP2004055677A (ja) 電界効果トランジスタのゲート電極とその作製方法
KR100688700B1 (ko) 반도체 소자 제조 방법
US20070066051A1 (en) Method for forming gate pattern for electronic device
JP2000243758A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 18