JP2009147000A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009147000A
JP2009147000A JP2007320972A JP2007320972A JP2009147000A JP 2009147000 A JP2009147000 A JP 2009147000A JP 2007320972 A JP2007320972 A JP 2007320972A JP 2007320972 A JP2007320972 A JP 2007320972A JP 2009147000 A JP2009147000 A JP 2009147000A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
etching
trench
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007320972A
Other languages
English (en)
Inventor
Tomomitsu Risaki
智光 理崎
Jun Osanai
潤 小山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007320972A priority Critical patent/JP2009147000A/ja
Priority to US12/315,636 priority patent/US8071460B2/en
Priority to TW097147826A priority patent/TWI452625B/zh
Priority to KR1020080125809A priority patent/KR101503535B1/ko
Priority to CN2008101870232A priority patent/CN101459060B/zh
Publication of JP2009147000A publication Critical patent/JP2009147000A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

【課題】 トレンチの深さを安定化する半導体装置の製造方法を提供する。
【解決手段】 半導体基板上に前記半導体基板に比べエッチング選択比の高い第一膜を作成する工程と、前記第一膜上に前記第一膜に比べエッチング選択比の高い第二膜を作成する工程と、一部の領域の前記第二膜および第一膜をエッチングし前記領域の半導体基板表面を露出させる工程と、前記露出した半導体基板表面をエッチングしトレンチを作成する工程を有する安定したトレンチ深さを提供する半導体装置の製造方法とした。
【選択図】 図１

Description

本発明は、トレンチを有する半導体装置の製造方法に関する。
時代とともに半導体装置は縮小を続け進化してきた。その縮小の一般的な方法は、微細化技術を駆使した平面上のパターン縮小化であったが、近年その方法に限界が生じ始めており、半導体基板の深さ方向を有効に活用するといった３次元構造により半導体装置を縮小するといった新たな試みがなされるようになってきた。そこで必須となる技術がトレンチエッチングである。しかしながら現在のトレンチエッチング技術におけるトレンチ深さ方向のバラツキは小さいとは言いがたく、深さ方向のサイズ変動によって大きく特性が変化する半導体装置においてこのバラツキは大きな問題となる。このバラツキを改善するために良く用いられる手法がストッパー膜を用いる製造方法である。この発明の概念図を図３に示す。
半導体基板上１上にエッチングストッパー膜４、被トレンチエッチング膜５、レジスト６を順に堆積し、レジスト６をパターニングする（図３(a)）。ここでエッチングストッパー膜４は被トレンチエッチング膜５に対しエッチングの選択比の大きい物質を用いる。次にレジスト６をマスクとして被トレンチエッチング膜５をエッチングするが、ストッパー膜４でエッチングがストップするので被トレンチエッチング膜５に形成されたトレンチの深さが一定になる。（例えば、特許文献１参照）
特開２００１−１８５５３２号公報
しかしながら、上記従来技術の方法では被トレンチエッチング膜５の直下に被トレンチエッチング膜とは別物質のストッパー膜４を作成する必要があり、工程が複雑かつコストが上昇する。また、被トレンチエッチング膜５はストッパー膜４上に堆積させるため、物質的に制限を受けたり、半導体基板１と電気的な導通が取れなかったりと不自由も生じる。特に、シリコン基板上１にそのままトレンチを作成したいときにはこの方法は用いることが出来ない。
（１）半導体基板上に前記半導体基板に比べエッチング選択比の高い第一膜を作成する工程と、前記第一膜上に前記第一膜に比べエッチング選択比の高い第二膜を作成する工程と、一部の領域の前記第二膜および第一膜をエッチングし前記領域の半導体基板表面を露出させる工程と、前記露出した半導体基板表面をエッチングしトレンチを作成する工程を有する安定したトレンチ深さを提供する半導体装置の製造方法とした。
（２）半導体基板上に前記半導体基板に比べエッチング選択比の高い第一膜を作成する工程と、前記第一膜上に前記第一膜に比べエッチング選択比の高い第二膜を作成する工程と、前記第二膜の一部の領域をエッチングする工程と、前記エッチングされた第二膜の一部の領域に露出した前期第一膜の一部をエッチングする工程と、半導体基板をエッチングしトレンチを作成する工程を有する安定したトレンチ深さを提供する半導体装置の製造方法とした。
（３）前記半導体基板をシリコン基板、前記第一膜をシリコン酸化膜、前記第二膜をポリシリコン膜またはシリコン窒化膜とした安定したトレンチ深さを提供する半導体装置の製造方法とした。
（４）前記半導体基板をシリコン基板、前記第一膜を金属膜、前記第二膜をシリコン酸化堆積膜とした安定したトレンチ深さを提供する半導体装置の製造方法とした。
上述の手段を用いることにより、半導体基板にトレンチを作成する際に深さのバラツキを低減させることが出来る。
本発明の代表的な実施例を第一実施例として図1に示す。まず図１(a)に示すように半導体基板１上にトレンチエッチング時にマスクとして用いるための膜として第一膜２を堆積させる。ここで第一膜２は半導体基板１をトレンチエッチングする際にマスクとして活用するためエッチング選択比の高いものを選ぶ。例えば半導体基板１をシリコン基板としたとき、第一膜２はシリコン酸化膜を利用する。
次に図１(b)に示すように第一膜２上にトレンチ深さ制御用として第二膜３を堆積させる。ここで第二膜３はトレンチエッチング時に容易に削れるような半導体基板１に対し選択比の低い物質を用いる。例えば、半導体基板１をシリコン基板としたとき、第二膜３はポリシリコンを利用する。トレンチエッチングの際に半導体基板１がエッチングされると同時に第二膜３もエッチングされれば良いのであるから、上述のポリシリコンに限らず、シリコン窒化膜なども利用できる。
次に図１(c)に示すように第二膜３上にレジストを塗布しパターニングをし、そのレジストをマスクに第二膜３および第一膜２を図１(d)に示すようにエッチングする。このとき、第一膜２は第二膜３に対しエッチング選択比が高いため第一膜２が露出したところでエッチングされなくなる。エッチング装置により終点検出したならば、その後、第一膜２がエッチングされるようなガスを用いてエッチングを行うが、半導体基板１が第一膜２に対しエッチング選択比が高いため半導体基板１が露出したところでエッチングされなくなる。
次いで、レジスト６を除去した後にシリコン基板をエッチングしトレンチ構造を作成する。このトレンチエッチングをする際に図１(e)に示すように半導体基板１だけでなく第二膜３も同時にエッチングされ、最終的に図２(f)に示すように第二膜３が全てエッチングされ、それまで第二膜３に覆われていた第一膜２が表面に露出する。エッチングチャンバ内の特定波長をモニタしておき、第一膜２の元素が検出された時点でエッチングを終了すれば、第二膜３の膜厚に応じたトレンチエッチング深さでエッチングを終了することが可能となり、たとえトレンチエッチングのエッチレートが不安定になったとしても第二膜３の膜厚が常に一定であればトレンチ深さを均一に保つことができる。また、第二膜３の膜厚はトレンチエッチング時の半導体基板１との選択比および狙いのトレンチエッチング深さに応じて任意に決定すればよい。
上記に示したように半導体基板１、第一膜２、第二膜３をそれぞれシリコン基板、シリコン酸化膜、ポリシリコンとしたとき、シリコン酸化膜に比べシリコン基板とポリシリコンは大体同じエッチング選択比となるため、作成したいトレンチ深さと同じくらいのポリシリコンが必要となる。そのため、高アスペクト比のトレンチを作成する際にはポリシリコンのトレンチ越しにシリコン基板をエッチングするため、装置の性能を超えてしまい、装置的に作成が困難な場合が生じる。このような場合には次の第二実施例において示される製造方法を用いることで、高アスペクト比のトレンチ作成が容易になる。
図２は第二実施例を示す。図２の(a)、(b)は図１の(a)、(b)と全く同じであるが、図２(c)でトレンチを作成する領域の第二膜３をエッチングにより部分的に除去する。その後、図２(d)に示すようにトレンチエッチング用マスクとして第一膜２をエッチングにより任意にパターニングする。最後にパターニングした第一膜２をマスクとしてトレンチエッチングを行うが、このとき図１に示した方法に比べ第二膜の開口部が大きく半導体基板に高アスペクトのトレンチ形状を作成し易い。この方法でもトレンチエッチングをする際に図２(e)に示すように半導体基板１だけでなく第二膜３も同時にエッチングされ、最終的に図２(f)に示すように第二膜３が全てエッチングされ、それまで第二膜３に覆われていた第一膜２が全て表面に露出する。トレンチエッチングの際にエッチングチャンバ内の元素をモニタしておけば、図１(f)の時点で第一膜の元素の検出量が増大するため、その時にエッチングを終了すれば、第二膜の膜厚に応じたトレンチエッチング深さでエッチングを終了することが可能となり、たとえトレンチエッチングのエッチレートが不安定になったとしても第二膜３の膜厚が常に一定であればトレンチ深さを均一に保つことができる。
上記実施例においては、トレンチエッチング時の半導体基板のエッチング速度と第二膜のエッチング速度をほぼ同等とする膜構成にて説明したが、次の式１に示される不等式を満たすように設定することで、高アスペクト比のトレンチ構造を作成することも可能となる。
(式１) エッチング速度（半導体基板１） ＜エッチング速度（ 第二膜３） ＜エッチング速度（ 第一膜２）
たとえば、半導体基板１、第一膜２、第二膜３をそれぞれシリコン基板、金属膜、シリコン酸化堆積膜とした場合などである。こうすることにより、図１(e)の際に第二膜３のシリコン酸化堆積膜が半導体基板１のシリコン基板よりエッチングしづらいため、第二膜３にポリシリコンを利用したときに比べ膜厚を薄くすることができ、半導体基板１上に高アスペクト比のトレンチ構造を作成し易くなる。
ただし、第二膜３のシリコン酸化堆積膜をパターニングする際にそれより選択比の高い物質である金属膜を第一膜２に適用しなければならない。そのためトレンチ内の金属汚染が懸念されるが、この汚染は図１(f)後に第一膜２を除去した後に、シリコン表面全体をＳＣ１（アンモニア、過酸化水素水混合液）などで洗浄することで金属汚染部を取り去ることができる。
以上、本発明の実施形態を説明したが、本発明は上記の実施形態に限定されるものではなく、本発明はその要旨を逸脱しない範囲で変形して実施できる。
本発明の第一実施例を示す図。 本発明の第二実施例を示す図。 従来技術の実施例を示す図。
符号の説明
１ 半導体基板
２ 第一膜（トレンチエッチングハードマスク用膜）
３ 第二膜（トレンチ深さ制御用膜）
４ ストッパー膜
５ 被トレンチエッチング膜
６ レジスト

Claims (4)

  1. 半導体基板上に前記半導体基板に比べエッチング選択比の高い第一膜を作成する工程と、
    前記第一膜上に前記第一膜に比べエッチング選択比の高い第二膜を作成する工程と、
    レジストをマスクとして一部の領域の前記第二膜および第一膜を順次エッチングし前記領域の半導体基板表面を露出させる工程と、
    前記レジストのマスクを除去し、前記第二膜と露出した前記半導体基板表面を同時にエッチングし、モニタしている前記第一膜を構成する元素が検出されるまで前記半導体基板表面にトレンチを作成する工程と、
    を有する半導体装置の製造方法。
  2. 半導体基板上に前記半導体基板に比べエッチング選択比の高い第一膜を作成する工程と、
    前記第一膜上に前記第一膜に比べエッチング選択比の高い第二膜を作成する工程と、
    トレンチを形成する領域を含む前記第二膜の一部の領域をエッチングする工程と、
    前記エッチングされた第二膜の一部の領域に露出した前記第一膜の一部を形成したいトレンチの形状にあわせてエッチングする工程と、
    前記第二膜と露出した前記半導体基板表面を同時にエッチングし、前記第二膜がほとんど全てエッチングされ、モニタしている前記第一膜を構成する元素の検出量が増大するまで前記半導体基板表面にトレンチを作成する工程と、
    を有する半導体装置の製造方法。
  3. 前記半導体基板をシリコン基板、前記第一膜をシリコン酸化膜、前記第二膜をポリシリコン膜またはシリコン窒化膜とした請求項１または２に記載の半導体装置の製造方法。
  4. 前記半導体基板をシリコン基板、前記第一膜を金属膜、前記第二膜をシリコン酸化堆積膜とした請求項１または２に記載の半導体装置の製造方法。
JP2007320972A 2007-12-12 2007-12-12 半導体装置の製造方法 Pending JP2009147000A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007320972A JP2009147000A (ja) 2007-12-12 2007-12-12 半導体装置の製造方法
US12/315,636 US8071460B2 (en) 2007-12-12 2008-12-04 Method for manufacturing semiconductor device
TW097147826A TWI452625B (zh) 2007-12-12 2008-12-09 Manufacturing method of semiconductor device
KR1020080125809A KR101503535B1 (ko) 2007-12-12 2008-12-11 반도체 장치의 제조 방법
CN2008101870232A CN101459060B (zh) 2007-12-12 2008-12-12 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007320972A JP2009147000A (ja) 2007-12-12 2007-12-12 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013031904A Division JP5443627B2 (ja) 2013-02-21 2013-02-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009147000A true JP2009147000A (ja) 2009-07-02

Family

ID=40753836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007320972A Pending JP2009147000A (ja) 2007-12-12 2007-12-12 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8071460B2 (ja)
JP (1) JP2009147000A (ja)
KR (1) KR101503535B1 (ja)
CN (1) CN101459060B (ja)
TW (1) TWI452625B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367108B (zh) * 2012-03-31 2015-10-14 中芯国际集成电路制造(上海)有限公司 自对准双构图方法及其形成的图案
CN109755171A (zh) * 2017-11-06 2019-05-14 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法和浅沟槽隔离结构的形成方法
WO2020062221A1 (zh) * 2018-09-30 2020-04-02 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN110767629B (zh) * 2019-10-30 2021-07-06 中国科学院微电子研究所 用于测量不同材料的蚀刻选择比的结构及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232619A (ja) * 1985-04-09 1986-10-16 Matsushita Electronics Corp 半導体基板エツチング方法
JPH01231324A (ja) * 1988-03-11 1989-09-14 Hitachi Ltd エッチング終点判定方法
JPH0864579A (ja) * 1994-08-23 1996-03-08 Toshiba Corp 半導体装置の製造方法
JP2005123550A (ja) * 2003-10-14 2005-05-12 Nexso Inc 異方性エッチング方法
JP2007088168A (ja) * 2005-09-21 2007-04-05 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356211A (en) * 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US6140206A (en) * 1999-06-14 2000-10-31 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolation structures
US6376286B1 (en) * 1999-10-20 2002-04-23 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
KR100479600B1 (ko) * 2001-06-28 2005-04-06 주식회사 하이닉스반도체 콘택 형성 방법
KR20030025315A (ko) 2001-09-20 2003-03-29 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그 제조방법
US20030146490A1 (en) * 2002-02-07 2003-08-07 Semiconductor Components Industries, Llc. Semiconductor device and method of providing regions of low substrate capacitance
US6919259B2 (en) * 2002-10-21 2005-07-19 Taiwan Semiconductor Manufacturing Co., Ltd Method for STI etching using endpoint detection
JP2004235361A (ja) * 2003-01-29 2004-08-19 Nec Electronics Corp 半導体装置の製造方法および半導体製造装置
US7098141B1 (en) * 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
KR20050019212A (ko) * 2003-08-18 2005-03-03 삼성전자주식회사 Ｓｔｉ 공정에서의 트렌치 깊이 제어 방법 및 소자 분리용트렌치 형성 방법
US20050101045A1 (en) * 2003-11-07 2005-05-12 Jennifer Shih Sealing openings in micro-electromechanical systems
KR100538810B1 (ko) 2003-12-29 2005-12-23 주식회사 하이닉스반도체 반도체소자의 소자분리 방법
KR100704470B1 (ko) * 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
US7514277B2 (en) * 2004-09-14 2009-04-07 Tokyo Electron Limited Etching method and apparatus
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
US7759253B2 (en) * 2006-08-07 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and material for forming a double exposure lithography pattern

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232619A (ja) * 1985-04-09 1986-10-16 Matsushita Electronics Corp 半導体基板エツチング方法
JPH01231324A (ja) * 1988-03-11 1989-09-14 Hitachi Ltd エッチング終点判定方法
JPH0864579A (ja) * 1994-08-23 1996-03-08 Toshiba Corp 半導体装置の製造方法
JP2005123550A (ja) * 2003-10-14 2005-05-12 Nexso Inc 異方性エッチング方法
JP2007088168A (ja) * 2005-09-21 2007-04-05 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR101503535B1 (ko) 2015-03-17
TWI452625B (zh) 2014-09-11
CN101459060B (zh) 2012-08-15
KR20090063131A (ko) 2009-06-17
CN101459060A (zh) 2009-06-17
US20090156009A1 (en) 2009-06-18
TW200941573A (en) 2009-10-01
US8071460B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
KR100763538B1 (ko) 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법
US9570317B2 (en) Microelectronic method for etching a layer
JP2007134668A (ja) 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法
US9076804B2 (en) Systems and methods to enhance passivation integrity
TW200818310A (en) Method for fabricating semiconductor device including recess gate
JPH10172959A (ja) ポリサイド膜のドライエッチング方法
JP2008072032A (ja) 半導体装置の製造方法
JP2008218999A (ja) 半導体装置の製造方法
JP2008135534A (ja) 有底の溝を有する半導体基板の製造方法
JP2009147000A (ja) 半導体装置の製造方法
CN104051274A (zh) 一种用于加工载体的方法
JP2009182059A (ja) ドライエッチング方法
JP2011114216A (ja) 半導体装置の製造方法
JP3950446B2 (ja) 異方性エッチング方法
KR20200113000A (ko) 측벽 에칭을 달성하기 위한 방법
JP5443627B2 (ja) 半導体装置の製造方法
JP2010098101A (ja) 半導体装置の製造方法
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
TW202121527A (zh) 以多色選擇性非等向性蝕刻相鄰線的方法
JP4795817B2 (ja) 半導体装置の製造方法
US20070134869A1 (en) Method for fabricating semiconductor device
CN111295742A (zh) 用于减少浅沟槽隔离中的锥体形成的选择性蚀刻
JP2007059933A (ja) ポリシリコンエッチング方法
JP2010093158A (ja) 半導体装置の製造方法
KR100576415B1 (ko) 섀로우 트랜치 형성 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121127