KR100763538B1 - 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법 - Google Patents

마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법 Download PDF

Info

Publication number
KR100763538B1
KR100763538B1 KR1020060082119A KR20060082119A KR100763538B1 KR 100763538 B1 KR100763538 B1 KR 100763538B1 KR 1020060082119 A KR1020060082119 A KR 1020060082119A KR 20060082119 A KR20060082119 A KR 20060082119A KR 100763538 B1 KR100763538 B1 KR 100763538B1
Authority
KR
South Korea
Prior art keywords
mask pattern
pattern
thin film
mask
sacrificial layer
Prior art date
Application number
KR1020060082119A
Other languages
English (en)
Inventor
이두열
조한구
이석주
여기성
고차원
정성곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060082119A priority Critical patent/KR100763538B1/ko
Priority to JP2006289669A priority patent/JP5105824B2/ja
Priority to US11/589,372 priority patent/US7452825B2/en
Priority to CN200610142919XA priority patent/CN101135840B/zh
Application granted granted Critical
Publication of KR100763538B1 publication Critical patent/KR100763538B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

마스크 패턴의 형성 방법과 이를 이용한 미세 패턴의 형성 방법이 개시된다. 반도체 기판 상부에 그 내측 부위에 곡률을 갖는 코너 구조의 패턴을 포함하는 제1 마스크 패턴을 형성한다. 그리고, 상기 제1 마스크 패턴 표면 상에 희생막을 형성한 후, 상기 희생막 상에 제2 마스크 패턴용 박막을 형성한다. 이어서, 상기 코너의 곡률을 갖는 내측 부위에 형성된 희생막의 표면이 노출될 때까지 상기 제2 마스크 패턴용 박막을 제거한다. 그러면, 상기 제2 마스크 패턴용 박막은 제2 마스크 패턴으로 형성된다. 그리고, 상기 제1 마스크 패턴과 제2 마스크 패턴을 식각 마스크로 사용한 식각 공정을 수행한다. 그러면, 미세한 구조를 갖는 패턴을 용이하게 형성할 수 있다.

Description

마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성 방법{Method of forming mask pattern and method of forming fine pattern using the same in a semiconductor device fabricating}
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 마스크 패턴의 형성 방법을 나타내는 개략적인 단면도들이다.
도 2는 도 1a의 평면도이다.
도 3은 도 1d에서 제2 마스크 패턴용 박막을 제거할 때의 상태를 나타내는 개략적인 모식도이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 미세 패턴의 형성 방법을 나타내는 개략적인 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12a, 12b : 제1 마스크 패턴
14 : 희생막 16 : 제1 마스크 패턴용 박막
18 : 제2 마스크 패턴 40 : 층간 절연막
42 : 층간 절연막 패턴
본 발명은 반도체 장치의 제조에서 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성 방법에 관한 것이다.
최근, 반도체 장치는 고집적화를 갖도록 제조된다. 이에 따라, 상기 반도체 장치의 제조에서는 미세 패턴의 형성이 요구된다. 그래서, 반도체 장치의 제조에서는 보다 미세한 패턴의 형성을 위하여 에스에이디피(self alignment double patterning : 이하, 'SADP'라 한다) 공정 등이 개발되고 있다.
상기 SADP 공정에서는 반도체 기판 상부에 제1 마스크 패턴을 형성한 후, 상기 제1 마스크 패턴 표면 상에 희생막을 연속적으로 형성한다. 이어서, 상기 희생막 상에 제2 마스크 패턴용 박막을 형성한 후, 상기 제2 마스크 패턴용 박막을 부분적으로 제거한다. 그리고, 상기 희생막을 제거하여 상기 반도체 기판 상부에 잔류하는 제2 마스크 패턴용 박막을 제2 마스크 패턴으로 형성한다. 그러면, 상기 반도체 기판 상부에는 상기 제1 마스크 패턴과 제2 마스크 패턴을 포함하는 마스크 패턴이 형성된다.
언급한 바와 같이, 상기 SADP 공정에서는 싱글 마스크 패턴을 형성하는 것이 아니라 제1 마스크 패턴과 제2 마스크 패턴의 더블 마스크 패턴을 형성한다. 그러므로, 상기 SADP 공정을 반도체 장치의 제조에 적용할 경우 상기 제1 마스크 패턴과 제2 마스크 패턴의 더블 마스크 패턴을 이용하기 때문에 보다 미세한 패턴의 수득이 가능하다.
그러나, 상기 제1 마스크 패턴과 제2 마스크 패턴을 형성하기 위한 SADP 공 정에서는 상기 제2 마스크 패턴을 형성할 때 상기 제2 마스크 패턴용 박막이 원하는 만큼 충분하게 제거되지 않고 레지듀(residue)로 생성되는 상황이 빈번하게 발생한다. 특히, 상기 제1 마스크 패턴 중에서 코너 구조를 갖는 패턴이 위치한 부위에서는 상기 레지듀가 더욱 빈번하게 발생한다. 그 이유는, 상기 제2 마스크 패턴의 형성을 위하여 상기 제2 마스크 패턴용 박막을 제거할 때 상기 코너 구조를 갖는 패턴의 내측 부위에서의 제2 마스크 패턴용 박막의 제거량(식각량)과 상기 코너 구조를 갖는 패턴의 내측 부위를 제외한 다른 부위에서의 제2 마스크 패턴용 박막의 제거량(식각량)이 다르기 때문이다.
이와 같이, 종래에는 상기 SADP 공정을 적용하여 미세 패턴을 형성할 때 레지듀가 빈번하게 발생하기 때문에 원하는 미세 패턴을 용이하게 형성하지 못하는 문제점이 있다.
본 발명의 제1 목적은 미세 패턴을 형성할 때 그 적용이 가능한 마스크 패턴의 형성 방법을 제공하는데 있다.
본 발명의 제2 목적은 언급한 마스크 패턴을 이용한 미세 패턴의 형성 방법을 제공하는데 있다.
상기 제1 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 마스크 패턴의 형성 방법은 반도체 기판 상부에 그들 사이에 개구를 갖는 구조의 패턴과 그 내측 부위에 곡률을 갖는 코너 구조의 패턴을 포함하는 제1 마스크 패턴을 형성 한다. 그리고, 상기 제1 마스크 패턴 표면 상에 희생막을 연속적으로 형성한 후, 상기 희생막 상에 제2 마스크 패턴용 박막을 형성한다. 이어서, 상기 코너의 곡률을 갖는 내측 부위에 형성된 희생막의 표면이 노출될 때까지 상기 제2 마스크 패턴용 박막을 제거한다. 그리고, 상기 희생막을 제거한다. 그러면, 상기 제1 마스크 패턴의 개구에 잔류하는 제2 마스크 패턴용 박막은 제2 마스크 패턴으로 형성된다.
따라서, 상기 반도체 기판 상부에는 상기 제1 마스크 패턴과 제2 마스크 패턴을 포함하는 마스크 패턴이 형성된다. 즉, 미세 구조를 갖는 패턴의 형성에 적합한 더블 마스크 패턴이 형성되는 것이다.
상기 제2 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 미세 패턴의 형성 방법은 반도체 기판 상에 층간 절연막을 형성한 후, 상기 층간 절연막 상에 그들 사이에 개구를 갖는 구조의 패턴과 그 내측 부위에 곡률을 갖는 코너 구조의 패턴을 포함하는 제1 마스크 패턴을 형성한다. 그리고, 상기 제1 마스크 패턴 표면 상에 희생막을 연속적으로 형성한 후, 상기 희생막 상에 제2 마스크 패턴용 박막을 형성한다. 이어서, 상기 코너의 곡률을 갖는 내측 부위에 형성된 희생막의 표면이 노출될 때까지 상기 제2 마스크 패턴용 박막을 제거한다. 그리고, 상기 희생막을 제거한다. 그러면, 상기 제1 마스크 패턴의 개구에 잔류하는 제2 마스크 패턴용 박막은 제2 마스크 패턴으로 형성된다. 즉, 상기 반도체 기판 상부에는 상기 제1 마스크 패턴과 제2 마스크 패턴을 포함하는 마스크 패턴이 형성된다. 그리고, 상기 제1 마스크 패턴과 제2 마스크 패턴을 식각 마스크로 사용한 식각 공정을 수행한다. 이에 따라. 상기 층간 절연막은 층간 절연막 패턴으로 형성된다.
특히, 본 발명에서는 상기 제1 마스크 패턴과 제2 마스크 패턴을 포함하는 마스크 패턴 즉, 더블 마스크 패턴을 사용하여 상기 층간 절연막 패턴을 형성하기 때문에 보다 미세한 구조를 갖는 층간 절연막 패턴의 형성이 가능하다.
언급한 바와 같이, 본 발명에 의하면 상기 제1 마스크 패턴의 형성에서 코너 구조의 내측 부위에 곡률을 갖도록 형성한다. 이에 따라, 상기 제1 마스크 패턴의 코너 구조의 내측 부위에서는 제2 마스크 패턴용 박막이 다소 얇은 두께로 형성될 수 있다. 그러므로, 상기 제2 마스크 패턴용 박막의 제거를 코너의 곡률을 갖는 내측 부위에 형성된 희생막의 표면이 노출될 때까지 수행할 수 있다. 이에, 상기 제2 마스크 패턴의 형성을 위한 제2 마스크 패턴용 박막의 제거에서 레지듀가 거의 발생하지 않는다. 또한, 상기 코너의 곡률을 갖는 내측 부위와 이를 제외한 부위에서의 제2 마스크 패턴용 박막의 제거량 즉, 식각량이 거의 유사하기 때문에 과식각으로 인한 문제도 발생하지 않는다.
따라서, 본 발명의 방법을 반도체 장치의 제조에 적용할 경우 보다 미세한 패턴을 용이하게 수득할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 박막 및 영역들의 두 께와 크기 등은 그 명확성을 기하기 위하여 과장되어진 것이다. 또한, 박막이 다른 박막 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 박막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3 박막이 개재될 수도 있다.
마스크 패턴의 형성 방법
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 마스크 패턴의 형성 방법을 나타내는 개략적인 단면도들이고, 도 2는 도 1a의 평면도이고, 도 3은 도 1d에서 제2 마스크 패턴용 박막을 제거할 때의 상태를 나타내는 개략적인 모식도이다.
도 1a를 참조하면, 반도체 기판(10) 상에 제1 마스크 패턴(12a, 12b)을 형성한다.
여기서, 상기 반도체 기판(10)의 예로서는 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator : GOI) 기판, 실리콘-게르마늄 기판 등을 들 수 있다. 그리고, 본 실시예에서는 상기 반도체 기판(10)으로서 실리콘 기판을 주로 사용한다. 그리고, 상기 제1 마스크 패턴(12a, 12b)으로 사용할 수 있는 물질의 예로서는 폴리 실리콘 등을 들 수 있다. 이는, 상기 제1 마스크 패턴(12a, 12b)이 후술하는 희생막 등과 서로 다른 식각 선택비를 가져야 하기 때문이다. 또한, 상기 제1 마스크 패턴(12a, 12b)의 경우에는 포토리소그라피 공정 등을 수행하여 형성한다.
그리고, 상기 제1 마스크 패턴(12a, 12b)은, 도 2에서와 같이, 그들 사이에 개구(13)를 갖는 구조의 패턴(12a)과 그 내측 부위(Ⅱ)에 코너 구조의 패턴(12b)을 포함한다. 특히, 상기 제1 마스크 패턴(12a, 12b)은 코너 구조의 패턴(12b)에서 그 내측 부위(Ⅱ)에 곡률을 갖도록 형성한다. 이때, 상기 곡률은 약 30 내지 70°를 갖도록 형성하는 것이 적절하고, 약 45°를 갖도록 형성하는 것이 보다 적절하다.
이와 같이, 상기 제1 마스크 패턴(12a, 12b)의 형성에서 코너 구조의 패턴(12b)의 내측 부위(Ⅱ)에 곡률을 갖도록 형성하는 것은 후술하는 제2 마스크 패턴의 형성에서 레지듀의 발생을 감소시키기 위함이다.
또한, 상기 제1 마스크 패턴(12a, 12b)의 수득을 위한 포토리소그라피 공정에서 코너 구조 패턴(12b)의 내측 부위(Ⅱ)에 곡률을 갖도록 형성하는 것은 상기 제1 마스크 패턴(12a, 12b)의 레이아웃(layout)을 변경하면 가능하기 때문에 용이하게 수행할 수 있다.
도 1b를 참조하면, 그들 사이에 개구(13)를 갖는 구조의 패턴(12a)과 그 내측 부위(Ⅱ)에 곡률을 갖는 코너 구조의 패턴(12b)을 포함하는 제1 마스크 패턴(12a, 12b)을 형성한 후, 상기 제1 마스크 패턴(12a, 12b)을 갖는 결과물 상에 희생막(14)을 형성한다.
여기서, 상기 희생막(14)은 상기 제1 마스크 패턴(12a, 12b) 표면 상에 연속적으로 형성하여야 한다. 즉, 상기 희생막(14)을 상기 제1 마스크 패턴(12a, 12b)의 상부 표면과 개구(13)의 측벽 및 저면에 실질적으로 균일한 두께를 갖도록 형성해야 하는 것이다. 그러므로, 상기 희생막(14)은 주로 원자층 적층 공정을 수행하여 형성한다. 이는, 상기 원자층 적층 공정이 화학기상증착 공정 등에 비해 스텝 커버리지(step coverage)가 보다 양호하기 때문이다. 또한, 상기 희생막(14)은 상 기 제1 마스크 패턴(12a, 12b)과는 서로 다른 식각 선택비를 가져야 한다. 그러므로, 상기 희생막(14)으로 사용할 수 있는 물질의 예로서는 금속 산화물 등을 들 수 있다.
따라서, 상기 희생막(14)의 예로서는 원자층 적층 공정을 수행하여 수득하는 금속 산화막을 들 수 있다.
도 1c를 참조하면, 상기 희생막(14)을 형성한 후, 그 상부에 제2 마스크 패턴용 박막(16)을 형성한다.
여기서, 상기 제2 마스크 패턴용 박막(16)은 상기 제1 마스크 패턴(12a, 12b)과 동일한 식각 선택비를 가져야 한다. 이는, 상기 제2 마스크 패턴용 박막(16)에 의해 수득되는 제2 마스크 패턴이 상기 제1 마스크 패턴(12a, 12b)과 함께 동일 공정에서 식각 마스크로 이용되기 때문이다. 그러므로, 상기 제2 마스크 패턴용 박막(16)은 상기 제1 마스크 패턴(12a, 12b)과 동일한 물질을 포함한다. 따라서, 상기 제2 마스크 패턴용 박막(16)으로 사용할 수 있는 물질의 예로서는 폴리 실리콘 등을 들 수 있다.
언급한 바와 같이, 상기 제2 마스크 패턴으로 수득하기 위한 제2 마스크 패턴용 박막(16)과 상기 제1 마스크 패턴(12a, 12b)은 동일한 식각 선택비를 갖는다. 그러나, 상기 희생막(14)의 경우에는 상기 제1 마스크 패턴(12a, 12b)과 서로 다른 식각 선택비를 갖는다. 그러므로, 상기 희생막(14)은 상기 제2 마스크 패턴용 박막(16)과도 서로 다른 식각 선택비를 갖는다. 이에, 상기 제1 마스크 패턴(12a, 12b)과 제2 마스크 패턴용 박막(16)은 폴리 실리콘 등과 같은 동일한 물질을 포함 하고, 상기 희생막(14)은 금속 산화물 등을 포함한다.
여기서, 상기 제1 마스크 패턴(12a, 12b)과 제2 마스크 패턴용 박막(16) 그리고 희생막(14)에 대한 물질을 구체적으로 한정하고 있지만, 언급한 식각 선택비를 만족할 경우에는 다른 물질을 적용하여도 무방하다.
도 1d를 참조하면, 상기 제2 마스크 패턴용 박막(16)을 형성한 후, 제2 마스크 패턴용 박막(16)을 일부 제거한다. 즉, 상기 제2 마스크 패턴용 박막(16)을 대상으로 식각 공정을 수행한다. 이때, 상기 제2 마스크 패턴용 박막(16)의 제거는 주로 전면 식각(etch back)에 의해 달성되고, 구체적으로 등방성 식각에 의해 달성된다. 특히, 상기 제2 마스크 패턴용 박막(16)의 제거에서 등방성 식각을 수행하는 것은 제1 마스크 패턴(12a, 12b)이 위치하는 부위의 측벽 등에 사이드 웰(side well)이 생성되는 것을 완화시키기 위함이다. 즉, 이방성 식각을 수행하여 상기 제2 마스크 패턴용 박막(16)을 제거할 경우에는 상기 제1 마스크 패턴(12a, 12b)이 위치하는 부위의 측벽 등에 사이드 웰이 생성되기 때문이다.
아울러, 상기 제2 마스크 패턴용 박막(16)의 제거에서는 상기 코너의 곡률을 갖는 내측 부위(Ⅱ)에 형성된 희생막(14)의 표면이 노출될 때까지 상기 제2 마스크 패턴용 박막(16)의 제거가 이루어지는 조건에서 수행한다. 즉, 상기 제1 마스크 패턴(12a, 12b)의 코너 구조 패턴(12b)의 내측 부위(Ⅱ)에 형성된 희생막(14)이 노출되는 시점을 식각 종말점(end point)으로 하는 공정 조건으로 상기 제2 마스크 패턴용 박막(16)을 제거하는 것이다. 이와 같이, 상기 제1 마스크 패턴(12a, 12b)의 코너 구조 패턴(12b)의 곡률을 갖는 내측 부위(Ⅱ)에 형성된 희생막(14)의 표면이 노출될 때까지 상기 제2 마스크 패턴용 박막(16)을 제거하면 레지듀가 거의 생성되지 않으면서도 상기 제1 마스크 패턴(12a, 12b)에 의해 형성된 개구(13)에만 상기 제2 마스크 패턴용 박막(18a)이 매립되는 구조를 갖는다.
그 이유는, 후술하는 제2 마스크 패턴의 형성을 위하여 상기 제2 마스크 패턴용 박막(16)을 제거할 때 상기 코너 구조를 갖는 패턴(12a)의 내측 부위(Ⅱ)에서의 제2 마스크 패턴용 박막(16)의 제거량(식각량)과 상기 코너 구조를 갖는 패턴(12a)의 내측 부위(Ⅱ)를 제외한 다른 부위에서의 제2 마스크 패턴용 박막(16)의 제거량(식각량)이 거의 유사하기 때문이다. 즉, 도 3에 도시된 바와 같이, 상기 코너 구조 패턴(12a)의 내측 부위(Ⅱ)에서의 식각이 이루어질 제2 마스크 패턴용 박막(16)의 두께(d1)와 상기 다른 부위에서의 식각이 이루어질 제2 마스크 패턴용 박막(16)의 두께(d2)가 거의 유사하기 때문이다.
이와 같이, 본 실시예에서는 언급한 제1 마스크 패턴(12a, 12b)의 코너 구조 패턴(12b)의 내측 부위(Ⅱ)를 곡률을 갖도록 형성함으로써 후술하는 제2 마스크 패턴으로 수득하기 위한 상기 제2 마스크 패턴용 박막(16)을 제거할 때 레지듀가 거의 생성되지 않는다.
도 1e를 참조하면, 상기 제2 마스크 패턴용 박막(16)을 일부 제거한 후, 희생막(14)을 제거한다. 즉, 상기 제2 마스크 패턴용 박막(16)을 일부 제거함에 따라 노출되는 희생막(14)을 제거하는 것이다.
이와 같이, 상기 희생막(14)을 제거함에 따라 상기 개구(13) 내에 매립된 제2 마스크 패턴용 박막(18a)은 제2 마스크 패턴(18)으로 형성된다. 그러면, 상기 반 도체 기판(10) 상부에는 상기 제1 마스크 패턴(12)과 제2 마스크 패턴(18)을 포함하는 마스크 패턴이 형성된다.
특히, 본 실시예에서는 상기 제1 마스크 패턴(12a, 12b)의 코너 구조 패턴(12b)의 내측 부위(Ⅱ)를 곡률을 갖도록 형성하고, 이를 언급한 바와 같이 적절하게 이용함으로써 레지듀의 생성이 거의 발생하지 않은 상태에서 제2 마스크 패턴(18)을 수득할 수 있다.
따라서, 본 실시예에서의 마스크 패턴의 형성 방법을 반도체 장치의 제조에 적용할 경우에는 미세 패턴을 형성할 때 레지듀 등에 의한 불량이 거의 발생하지 않는다. 그러므로, 본 실시예의 마스크 패턴의 형성 방법은 미세한 패턴을 요구하는 최근의 반도체 장치의 제조에 적극적으로 적용할 수 있다.
미세 패턴의 형성 방법
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 미세 패턴의 형성 방법을 나타내는 개략적인 단면도들이다. 그리고, 도 4a 내지 도 4c에서는 도 1a 내지 도 1e에서 설명하는 동일한 부재들에 대해서 동일한 참조 부호를 사용한다.
도 4a를 참조하면, 반도체 기판(10) 상에 층간 절연막(40)을 형성한다. 여기서, 상기 층간 절연막(40)은 언급하고 있는 제1 마스크 패턴(12a, 12b), 제2 마스크 패턴(18) 그리고 희생막(14) 각각과 서로 다른 식각 선택비를 가져야 한다. 그 이유는, 상기 층간 절연막(40)을 후술하는 층간 절연막 패턴으로 형성할 때 상기 제1 마스크 패턴(12a, 12b)과 제2 마스크 패턴(18)을 식각 마스크로 사용하기 때문 이고, 상기 희생막(14)을 제거할 때 상기 층간 절연막(40)이 그대로 노출되기 때문이다. 특히, 상기 층간 절연막(40)은 상기 희생막(14)을 제거할 때 식각 저저막의 기능을 가져야 하기 때문이다.
그러므로, 언급한 바와 같이 상기 제1 마스크 패턴(12a, 12b)과 제2 마스크 패턴(18)이 폴리 실리콘을 포함하고, 상기 희생막(14)이 금속 산화물을 포함할 경우에는 상기 층간 절연막(40)은 실리콘 산화물을 포함하는 것이 적절하다.
따라서, 본 실시예에서는 실리콘 산화물을 화학기상증착 공정을 수행하여 상기 층간 절연막(40)을 형성한다.
도 4b를 참조하면, 언급한 도 1a 내지 도 1e에서 설명한 공정을 수행하여 상기 층간 절연막(40) 상에 제1 마스크 패턴(12a, 12b)과 제2 마스크 패턴(18)을 형성한다. 즉, 상기 층간 절연막(40) 상에 제1 마스크 패턴(12a, 12b)과 제2 마스크 패턴(18)을 포함하는 더블 마스크 패턴을 형성하는 것이다.
특히, 본 실시예에서는 도 1a 내지 도 1e에서 설명한 공정을 수행하여 상기 제1 마스크 패턴(12a, 12b)과 제2 마스크 패턴(18)을 수득하기 때문에 상기 제1 마스크 패턴(12a, 12b)과 제2 마스크 패턴(18)을 형성할 때 레지듀가 거의 생성되지 않는다.
도 4c를 참조하면, 상기 제1 마스크 패턴(12a, 12b)과 제2 마스크 패턴918)을 포함하는 더블 마스크 패턴을 식각 마스크로 사용하는 식각 공정을 수행한다. 그러면, 상기 반도체 기판910) 상에는 층간 절연막 패턴(42)이 형성된다.
언급한 바와 같이, 본 실시예에 의하면 레지듀가 거의 생성되지 않는 제1 마 스크 패턴(12a, 12b)과 제2 마스크 패턴(18)을 포함하는 더블 마스크 패턴을 이용하여 층간 절연막 패턴(42)을 형성하기 때문에 불량이 거의 발생하지 않는 환경에서 미세 구조를 갖는 패턴을 용이하게 형성할 수 있다.
아울러, 도시하지는 않았지만 상기 층간 절연막 패턴(42)을 형성한 후, 상기 층간 절연막 패턴(42)을 몰드막으로 사용하여 미세 패턴을 형성하는 공정을 추가적으로 수행할 수 있다.
이와 같이, 본 발명에서는 레지듀가 거의 생성되지 않는 제1 마스크 패턴과 제2 마스크 패턴의 더블 마스크 패턴을 용이하게 형성할 수 있다. 또한, 언급한 레지듀가 거의 생성되지 않는 더블 마스크 패턴을 반도체 장치의 제조에 적용함으로써 보다 미세한 구조의 패턴을 용이하게 형성할 수 있다.
따라서, 본 발명의 방법은 미세 구조를 요구하는 최근의 반도체 장치의 제조에 적극적으로 적용할 수 있고, 그 결과 반도체 장치의 제조에 따른 신뢰성의 향상을 기대할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 반도체 기판 상부에 그들 사이에 개구를 갖는 구조의 패턴과 그 내측 부위에 곡률을 갖는 코너 구조의 패턴을 포함하는 제1 마스크 패턴을 형성하는 단계;
    상기 제1 마스크 패턴 표면 상에 희생막을 연속적으로 형성하는 단계;
    상기 희생막 상에 제2 마스크 패턴용 박막을 형성하는 단계;
    상기 코너의 곡률을 갖는 내측 부위에 형성된 희생막의 표면이 노출될 때까지 상기 제2 마스크 패턴용 박막을 제거하는 단계; 및
    상기 희생막을 제거하여 상기 반도체 기판 상부에 상기 제2 마스크 패턴용 박막의 제거에 의해 상기 제1 마스크 패턴의 개구에 잔류하는 제2 마스크 패턴용 박막을 제2 마스크 패턴으로 형성하는 단계를 포함하는 마스크 패턴의 형성 방법.
  2. 제1 항에 있어서, 상기 제1 마스크 패턴과 제2 마스크 패턴은 동일한 식각 선택비를 갖고, 상기 희생막은 상기 제1 마스크 패턴과 서로 다른 식각 선택비를 갖는 것을 특징으로 하는 마스크 패턴의 형성 방법.
  3. 제1 항에 있어서, 상기 제1 마스크 패턴과 제2 마스크 패턴은 서로 동일한 물질을 포함하고, 상기 희생막은 상기 제1 마스크 패턴과 서로 다른 물질을 포함하는 것을 특징으로 하는 마스크 패턴의 형성 방법.
  4. 제3 항에 있어서, 상기 제1 마스크 패턴과 제2 마스크 패턴은 폴리 실리콘을 포함하고, 상기 희생막은 금속 산화물을 포함하는 것을 특징으로 하는 마스크 패턴의 형성 방법.
  5. 제1 항에 있어서, 상기 희생막은 원자층 적층을 수행하여 형성하는 것을 특징으로 하는 마스크 패턴의 형성 방법.
  6. 제1 항에 있어서, 상기 제2 마스크 패턴용 박막은 등방성 식각을 수행하여 제거하는 것을 특징으로 하는 마스크 패턴의 형성 방법.
  7. 반도체 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 그들 사이에 개구를 갖는 구조의 패턴과 그 내측 부위에 곡률을 갖는 코너 구조의 패턴을 포함하는 제1 마스크 패턴을 형성하는 단계;
    상기 제1 마스크 패턴 표면 상에 희생막을 연속적으로 형성하는 단계;
    상기 희생막 상에 제2 마스크 패턴용 박막을 형성하는 단계;
    상기 코너의 곡률을 갖는 내측 부위에 형성된 희생막의 표면이 노출될 때까지 상기 제2 마스크 패턴용 박막을 제거하는 단계;
    상기 희생막을 제거하여 상기 반도체 기판 상부에 상기 제2 마스크 패턴용 박막의 제거에 의해 상기 제1 마스크 패턴의 개구에 잔류하는 제2 마스크 패턴용 박막을 제2 마스크 패턴으로 형성하는 단계; 및
    상기 제1 마스크 패턴과 제2 마스크 패턴을 식각 마스크로 사용한 식각 공정을 수행하여 상기 층간 절연막을 층간 절연막 패턴으로 형성하는 단계를 포함하는 미세 패턴 형성 방법.
  8. 제7 항에 있어서, 상기 제1 마스크 패턴과 제2 마스크 패턴은 동일한 식각 선택비를 갖고, 상기 층간 절연막과 희생막 각각은 상기 제1 마스크 패턴과 서로 다른 식각 선택비를 갖는 것을 특징으로 하는 미세 패턴의 형성 방법.
  9. 제7 항에 있어서, 상기 제1 마스크 패턴과 제2 마스크 패턴은 서로 동일한 물질을 포함하고, 상기 층간 절연막과 희생막 각각은 상기 제1 마스크 패턴과 서로 다른 물질을 포함하는 것을 특징으로 하는 미세 패턴의 형성 방법.
  10. 제9 항에 있어서, 상기 제1 마스크 패턴과 제2 마스크 패턴은 폴리 실리콘을 포함하고, 상기 층간 절연막은 실리콘 산화물을 포함하고, 상기 희생막은 금속 산화물을 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  11. 제7 항에 있어서, 상기 희생막은 원자층 적층을 수행하여 형성하는 것을 특징으로 하는 미세 패턴의 형성 방법.
  12. 제7 항에 있어서, 상기 제2 마스크 패턴용 박막은 등방성 식각을 수행하여 제거하는 것을 특징으로 하는 미세 패턴의 형성 방법.
KR1020060082119A 2006-08-29 2006-08-29 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법 KR100763538B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060082119A KR100763538B1 (ko) 2006-08-29 2006-08-29 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법
JP2006289669A JP5105824B2 (ja) 2006-08-29 2006-10-25 マスク構造物の形成方法及びこれを利用した微細パターン形成方法
US11/589,372 US7452825B2 (en) 2006-08-29 2006-10-30 Method of forming a mask structure and method of forming a minute pattern using the same
CN200610142919XA CN101135840B (zh) 2006-08-29 2006-10-31 形成掩模结构的方法和使用其形成微小图形的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082119A KR100763538B1 (ko) 2006-08-29 2006-08-29 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법

Publications (1)

Publication Number Publication Date
KR100763538B1 true KR100763538B1 (ko) 2007-10-05

Family

ID=39152165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082119A KR100763538B1 (ko) 2006-08-29 2006-08-29 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법

Country Status (4)

Country Link
US (1) US7452825B2 (ko)
JP (1) JP5105824B2 (ko)
KR (1) KR100763538B1 (ko)
CN (1) CN101135840B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101312192B1 (ko) * 2009-03-03 2013-09-27 마이크론 테크놀로지, 인크. 패턴들을 형성하는 방법
US9768025B2 (en) 2015-11-02 2017-09-19 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
KR100648859B1 (ko) * 2005-06-07 2006-11-24 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
KR100735535B1 (ko) * 2006-07-10 2007-07-04 삼성전자주식회사 마스크 제작 방법
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
FR2954584B1 (fr) * 2009-12-22 2013-07-19 Commissariat Energie Atomique Substrat hybride a isolation amelioree et procede de realisation simplifie d'un substrat hybride
CN101872119A (zh) * 2010-06-08 2010-10-27 电子科技大学 一种具有缓和坡度的牺牲层结构的制备方法
CN102880291A (zh) * 2012-09-06 2013-01-16 中国科学院计算技术研究所 一种基于微型按钮开关的盲文输入装置及方法
JP5382257B1 (ja) * 2013-01-10 2014-01-08 大日本印刷株式会社 金属板、金属板の製造方法、および金属板を用いて蒸着マスクを製造する方法
CN104425225A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 三重图形的形成方法
US9455178B2 (en) * 2014-03-14 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9754910B2 (en) * 2014-06-05 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
CN108666207B (zh) 2017-03-29 2020-12-15 联华电子股份有限公司 制作半导体元件的方法
CN109216167B (zh) * 2017-07-04 2020-08-11 联华电子股份有限公司 图案化方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248356B1 (ko) 1997-06-30 2000-05-01 김영환 반도체 소자의 미세패턴 제조방법
KR100640640B1 (ko) 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5978542A (ja) * 1982-10-27 1984-05-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
US5959325A (en) * 1997-08-21 1999-09-28 International Business Machines Corporation Method for forming cornered images on a substrate and photomask formed thereby
US5939335A (en) * 1998-01-06 1999-08-17 International Business Machines Corporation Method for reducing stress in the metallization of an integrated circuit
TW442972B (en) * 1999-10-01 2001-06-23 Anpec Electronics Corp Fabricating method of trench-type gate power metal oxide semiconductor field effect transistor
JP2001135565A (ja) * 1999-11-08 2001-05-18 Sony Corp 半導体装置の製造方法
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US6667237B1 (en) * 2000-10-12 2003-12-23 Vram Technologies, Llc Method and apparatus for patterning fine dimensions
US6884733B1 (en) * 2002-08-08 2005-04-26 Advanced Micro Devices, Inc. Use of amorphous carbon hard mask for gate patterning to eliminate requirement of poly re-oxidation
JP2004093705A (ja) 2002-08-29 2004-03-25 Fujitsu Ltd マスクパターンの補正方法
JP2004296930A (ja) * 2003-03-27 2004-10-21 Nec Electronics Corp パターン形成方法
JP2004004904A (ja) 2003-06-23 2004-01-08 Matsushita Electric Ind Co Ltd 半導体装置用図形パターンの補正方法および半導体装置の製造方法
US7355681B2 (en) * 2004-04-09 2008-04-08 Asml Masktools B.V. Optical proximity correction using chamfers and rounding at corners
KR100614651B1 (ko) * 2004-10-11 2006-08-22 삼성전자주식회사 회로 패턴의 노광을 위한 장치 및 방법, 사용되는포토마스크 및 그 설계 방법, 그리고 조명계 및 그 구현방법
US7230287B2 (en) * 2005-08-10 2007-06-12 International Business Machines Corporation Chevron CMOS trigate structure
KR100861212B1 (ko) * 2006-02-24 2008-09-30 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
JP4772618B2 (ja) * 2006-07-31 2011-09-14 東京応化工業株式会社 パターン形成方法、金属酸化物膜形成用材料およびその使用方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248356B1 (ko) 1997-06-30 2000-05-01 김영환 반도체 소자의 미세패턴 제조방법
KR100640640B1 (ko) 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101312192B1 (ko) * 2009-03-03 2013-09-27 마이크론 테크놀로지, 인크. 패턴들을 형성하는 방법
US8703396B2 (en) 2009-03-03 2014-04-22 Micron Technology, Inc. Methods of forming patterns
US9034570B2 (en) 2009-03-03 2015-05-19 Micron Technology, Inc. Methods of forming patterns
US9768025B2 (en) 2015-11-02 2017-09-19 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
JP5105824B2 (ja) 2012-12-26
CN101135840B (zh) 2011-05-18
CN101135840A (zh) 2008-03-05
US20080057610A1 (en) 2008-03-06
JP2008060517A (ja) 2008-03-13
US7452825B2 (en) 2008-11-18

Similar Documents

Publication Publication Date Title
KR100763538B1 (ko) 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법
KR100829606B1 (ko) 미세 패턴의 형성 방법
KR101130988B1 (ko) 기판상의 층을 에칭하는 방법
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US20110008969A1 (en) Frequency doubling using spacer mask
KR100996072B1 (ko) 반도체 장치 제조 방법
US7064024B2 (en) Semiconductor device and method of fabricating the same
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
JP2008218999A (ja) 半導体装置の製造方法
KR20090093869A (ko) 반도체 장치를 제조하는 방법
KR100983708B1 (ko) 반도체 소자의 패턴 형성 방법
JP2010118529A (ja) 半導体素子の製造方法
JP2009147000A (ja) 半導体装置の製造方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100917820B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100650859B1 (ko) 반도체 소자의 미세패턴 형성방법
JP2008103386A (ja) イオン注入用ステンシルマスクの製造方法
CN109429157B (zh) 麦克风及其制造方法
JP5428318B2 (ja) イオン注入用ステンシルマスク及びその製造方法
KR100516771B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP2009094125A (ja) 半導体装置の製造方法
KR100263671B1 (ko) 반도체 장치의 나노급 미세 패턴 형성방법
KR100481557B1 (ko) 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법
KR100281269B1 (ko) 반도체소자의 게이트전극 형성방법
KR100417195B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 12