KR100281269B1 - 반도체소자의 게이트전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 게이트전극 형성방법에 관한 것으로, 종래기술에서 감광막을 이용한 리소그래피 공정으로 초고집적소자에서 필요로하는 미세선폭의 게이트전극을 형성할 수 없는 문제점을 해결하기위하여, 게이트 전극용 다결정실리콘막의 상부에 다결정실리콘막을 증착하고 게이트전극 마스크를 이용한 등방성식각을 빠르게 실시함으로써 쿼터 마이크로미터 이하의 다결정실리콘막패턴을 형성한 다음, 상기 다결정실리콘막패턴을 이용한 마스크 공정으로 미세선폭의 게이트전극을 형성함으로써 반도체소자의 생산성 및 신뢰성을 향상시키고 반도체소자의 초고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 게이트전극 형성방법

제1a도 내지 제1c도는 종래기술에 의한 반도체소자의 게이트전극 형성공정을 도시한 단면도.

제2a도 내지 제2c도는 본 발명의 실시예에 의한 반도체소자의 게이트 전극 형성공정을 도시한 단면도.

〈도면의 주요부분에 대한 부호의 설명〉

1, 11 : 게이트산화막 2, 12 : 게이트산화막패턴

3, 13 : 다결정실리콘막 4, 14 : 게이트전극

5 : 감광막 7, 15 : 층간절연막

7', 15' : 층간절연막패턴 9, 19 : 게이트전극 마스크

17 : 다결정실리콘막 17' : 다결정실리콘막패턴

20, 40 : 반도체기판

본 발명은 반도체소자의 게이트전극 형성방법에 관한 것으로, 특히 게이트전극 상부에 형성하는 산화막의 상부에 다결정실리콘막을 증착하고 그 상부에 게이트전극 마스크를 형성한 다음, 상기 게이트전극 마스크를 이용하여 상기 다결정실리콘막을 식각가스를 이용한 등방성식각을 실시함으로써 쿼터 마이크로미터 이하의 미세선폭을 갖는 게이트전극을 형성하는 기술이다.

일반적으로, 종래의 리소그래피 기술로 형성하는 최소선폭의 크기는 0.3 ㎛를 그 한계로 보고 있으며 그 이하의 크기를 갖는 미세선폭은 엑스레이 (X-ray) 또는 이빔 (E-beam) 장치를 사용하여만 형성할 수 있어 생산단가를 상승시킴으로써 반도체소자의 생산성을 저하시키는 문제점을 발생시킨다.

이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.

제1a도 내지 제1c도는 종래기술에 의한 반도체소자의 게이트전극 형성공정을 도시한 단면도이다.

제1a도는 반도체기판(20) 상부에 게이트산화막(1), 게이트전극용 다결정실리콘막(3) 및 층간절연막(7)을 순차적으로 증착한 다음, 그 상부에 감광막(5)을 도포한 것을 도시한 단면도로서, 상기 층간절연막(7)은 산화막으로 형성한 것이다.

제1b도는 노광마스크(도시안됨)을 이용하여 상기 감광막(5)을 식각하여 감광막패턴, 즉 게이트전극 마스크(9)를 형성한 것을 도시한 단면도로서, 상기 게이트전극 마스크(9)는 리소그래피 기술에 의하여 최소선폭으로 형성한 것이다.

제1c도는 상기 게이트전극 마스크(9)를 이용한 마스크 공정으로 층간절연막패턴(7'), 다결정실리콘막패턴, 즉 게이트전극(4)과 게이트산화막패턴(2)을 형성한 다음, 상기 게이트전극 마스크(9)을 제거함으로써 게이트전극을 형성한 것을 도시한 단면도이다.

상기한 종래기술에 의하면, 감광막을 이용하여 게이트전극을 형성하는데 리소그래피 공정으로 형성할 수 있는 최소선폭보다 작은 선폭을 필요로하는 256 M DRAM 와 같은 초고집적소자에서의 미세선폭을 형성할 수가 없기때문에 별도의 장비와 공정을 이용하여 상기 미세선폭을 형성함으로써 생산단가를 상승시켜 반도체소자의 생산성을 저하시킨다.

따라서, 본 발명은 종래의 리소그래피 기술의 한계성을 극복하기위하여, 게이트전극용 다결정실리콘막 상부에 산화막 및 다결정실리콘막을 순차적으로 증착하고 그 상부에 게이트전극 마스크를 형성한 다음, 식각가스를 이용한 등방성식각을 실시하여 쿼터 마이크로 미터 이하의 미세선폭을 갖는 게이트전극을 형성하는 반도체소자의 게이트전극 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기위한 본 발명의 특징은, 반도체기판 상부에 게이트산화막, 게이트전극용 다결정실리콘막, 층간절연막 및 다결정실리콘막을 순차적으로 증착하고 그 상부에 게이트전극 마스크를 형성하는 공정과, 상기 게이트전극 마스크를 이용하여 건식방법으로 상기 다결정실리콘막을 식각함으로써 다결정실리콘막패턴을 형성하고 상기 게이트전극 마스크를 제거하는 공정과, 상기 식각공정으로 형성된 쿼터 마이크로미터 이하의 다결정실리콘막패턴을 마스크로하여 상기 층간절연막을 식각함으로써 층간절연막패턴을 형성하는 공정과, 상기 층간절연막패턴을 마스크 및 식각장벽으로하여 전면식각공정을 실시함으로써 게이트전극 및 게이트산화막패턴을 형성하는 공정을 포함하는데 있다.

이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.

제2a도 내지 제2c도는 본 발명의 실시예로서 반도체소자의 게이트전극 형성공정을 도시한 단면도이다.

제2a도는 반도체기판(40) 상부에 게이트산화막(11), 게이트전극용 다결정실리콘막(13), 층간절연막(15) 및 다결정실리콘막(17)을 일정두께 증착한 다음, 그 상부에 게이트전극 마스크(19)를 형성한 것을 도시한 단면도로서, 상기 게이트전극 마스크(19)은 종래의 리소그래피 기술에의하여 최소선폭으로 형성된 것이다.

제2b도는 상기 게이트전극 마스크(19)를 이용하여 상기 다결정실리콘막(17)을 등방성식각함으로써 다결정실리콘막패턴(17')을 형성하고 상기 게이트전극 마스크(19)를 제거한 것을 도시한 단면도로서, 상기 식각공정은 SF₆나 Cl₂/SF₆가스를 기본으로한 화학가스를 사용하여 빠르게 실시함으로써 쿼터 마이크로미터, 즉 0.25㎛ 이하의 다결정실리콘막패턴(17')을 형성하고 산소플라즈마를 사용하여 상기 게이트전극 마스크(19)를 제거한 것을 도시한 것이다.

제2c도는 상기 다결정실리콘막패턴(17')과 산화막(15)과의 식각선택비를 이용한 건식방법으로 상기 층간절연막(15)을 식각하여 산화막패턴, 즉 층간절연막패턴(15')을 형성하고 상기 층간절연막패턴(15')을 마스크 및 식각장벽으로 사용하여 전면식각을 실시함으로써 상기 게이트전극용 다결정실리콘막패턴, 즉 게이트전극(14) 및 게이트산화막패턴(12)을 순차적으로 형성한 것을 도시한 단면도이다.

상기한 본 발명에 의하면, 별도의 장비 또는 공정기술없이 식각가스를 이용한 건식방법으로 초고집적화된 반도체소자의 게이트전극을 형성함으로써 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있다.

Claims (4)

1. 반도체소자의 게이트전극 형성방법에 있어서, 반도체기판 상부에 게이트산화막, 게이트전극용 다결정실리콘막, 층간절연막 및 다결정실리콘막을 순차적으로 증착하고 그 상부에 게이트전극 마스크를 형성하는 공정과, 상기 게이트전극 마스크를 이용하여 건식방법으로 상기 다결정실리콘막을 식각함으로써 다결정실리콘막패턴을 형성하고 상기 게이트전극 마스크를 제거하는 공정과, 상기 식각공정으로 형성된 쿼터 마이크로미터 이하의 다결정실리콘막패턴을 마스크로하여 상기 층간절연막을 식각함으로써 층간절연막패턴을 형성하는 공정과, 상기 층간절연막패턴을 마스크 및 식각장벽으로하여 전면식각공정을 실시함으로써 게이트전극 및 게이트산화막패턴을 형성하는 공정을 포함하는 반도체소자의 게이트전극 형성방법.
2. 제1항에 있어서, 상기 게이트전극 마스크는 산소플라즈마를 사용하여 제거하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
3. 제1항에 있어서, 상기 건식방법은 SF₆나 Cl₂/SF₆가스를 기본으로한 화학가스를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.
4. 제1항에 있어서, 상기 층간절연막 식각공정은 상기 층간절연막을 형성하는 산화막과 상기 다결정실리콘막패턴의 식각선택비 차를 이용하는 것을 특징으로 하는 반도체소자의 게이트전극 형성방법.