JP2001135565A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001135565A JP2001135565A JP31622199A JP31622199A JP2001135565A JP 2001135565 A JP2001135565 A JP 2001135565A JP 31622199 A JP31622199 A JP 31622199A JP 31622199 A JP31622199 A JP 31622199A JP 2001135565 A JP2001135565 A JP 2001135565A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist pattern
- pattern
- substrate
- lithography step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
Abstract
(57)【要約】
【課題】 ＥＢ直描により同一基板上に微細レジストパ
ターンとラフレジストパターンとを描画するとスループ
ットが大幅に低下するため、ラフレジストパターンを他
の露光方法で形成することを可能にしてスループットの
向上を図る。 【解決手段】 基板１１上に第１のレジストを塗布した
後、光露光、現像を行って第１のレジストパターン１３
を形成する第１のリソグラフィー工程と、第１のレジス
トパターン１３をシリル化する工程と、シリル化した第
１のレジストパターン１１を残した状態で、基板１１上
に第２のレジストを塗布した後、電子線露光、現像を行
って第２のレジストパターン１６を形成する第２のリソ
グラフィー工程とを備えた半導体装置の製造方法であ
り、第１のレジストパターン１３をシリル化した後で、
第２のレジストを塗布する前に、第１のレジストパター
ン１３に酸素プラズマ処理を施すことが好ましい。
ターンとラフレジストパターンとを描画するとスループ
ットが大幅に低下するため、ラフレジストパターンを他
の露光方法で形成することを可能にしてスループットの
向上を図る。 【解決手段】 基板１１上に第１のレジストを塗布した
後、光露光、現像を行って第１のレジストパターン１３
を形成する第１のリソグラフィー工程と、第１のレジス
トパターン１３をシリル化する工程と、シリル化した第
１のレジストパターン１１を残した状態で、基板１１上
に第２のレジストを塗布した後、電子線露光、現像を行
って第２のレジストパターン１６を形成する第２のリソ
グラフィー工程とを備えた半導体装置の製造方法であ
り、第１のレジストパターン１３をシリル化した後で、
第２のレジストを塗布する前に、第１のレジストパター
ン１３に酸素プラズマ処理を施すことが好ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、いわゆるハイブリ
ッドリソグラフィー工程を備えた半導体装置の製造方法
に関し、詳しくは、一つのレジストを用いて光露光でレ
ジストパターンを形成する工程と電子線露光でレジスト
パターンを形成する工程とを備えた半導体装置の製造方
法に関する。
ッドリソグラフィー工程を備えた半導体装置の製造方法
に関し、詳しくは、一つのレジストを用いて光露光でレ
ジストパターンを形成する工程と電子線露光でレジスト
パターンを形成する工程とを備えた半導体装置の製造方
法に関する。
【０００２】
【従来の技術】ＬＳＩの製造技術として、近年、化学的
機械研磨（以下、ＣＭＰという、ＣＭＰはChemical Mec
hanical Polishing の略）を用いた平坦化技術が用いら
れるようになった。これは、ＬＳＩの集積度や性能の向
上を目的にパターンの微細化が進められた結果、リソグ
ラフィー工程における焦点深度の確保が極めて困難にな
り、パターンの形成前の基板（ウエハ）表面の平坦化を
今まで以上に強力に行う必要性が生じたためである。
機械研磨（以下、ＣＭＰという、ＣＭＰはChemical Mec
hanical Polishing の略）を用いた平坦化技術が用いら
れるようになった。これは、ＬＳＩの集積度や性能の向
上を目的にパターンの微細化が進められた結果、リソグ
ラフィー工程における焦点深度の確保が極めて困難にな
り、パターンの形成前の基板（ウエハ）表面の平坦化を
今まで以上に強力に行う必要性が生じたためである。
【０００３】ＣＭＰは、基板表面を研摩することにより
平坦化する技術であるが、パターン密度に応じて研摩速
度が異なるという欠点を有する。すなわち、チップ内で
パターンが疎の部分と密の部分とが存在すると、研摩速
度がパターンが疎の領域と密の領域とでことなるため
に、基板面内を均一に研摩することが困難になり、結果
として、基板表面を平坦に加工することが困難になると
いう問題があった。
平坦化する技術であるが、パターン密度に応じて研摩速
度が異なるという欠点を有する。すなわち、チップ内で
パターンが疎の部分と密の部分とが存在すると、研摩速
度がパターンが疎の領域と密の領域とでことなるため
に、基板面内を均一に研摩することが困難になり、結果
として、基板表面を平坦に加工することが困難になると
いう問題があった。
【０００４】この問題を解決する方法として、パターン
密度が疎の領域にダミーパターンを配置し、基板全面で
のパターン密度が均一になるようにマスクデータを修正
する方法が用いられている。
密度が疎の領域にダミーパターンを配置し、基板全面で
のパターン密度が均一になるようにマスクデータを修正
する方法が用いられている。
【０００５】一方、次世代ＬＳＩの先行開発を行う現場
では、より微細なパターンの形成を目的に、電子線直接
描画（以下ＥＢ直描という）リソグラフィーが用いられ
ている。次世代ＬＳＩの量産露光技術としては、光源に
波長が１９３ｎｍのフッ化アルゴン（ＡｒＦ）レーザや
波長が１５７ｎｍのフッ素（Ｆ2 ）レーザを用いた露光
技術が本命とされているが、上記レーザを用いた次世代
ＬＳＩ用露光装置の開発は遅れており、供給されていな
いのが現状である。それを補う方法として、光リソグラ
フィーと比較して高い解像度を有するＥＢ直描リソグラ
フィー技術は、次世代ＬＳＩの先行開発を行う上で重要
な役割を担っている。
では、より微細なパターンの形成を目的に、電子線直接
描画（以下ＥＢ直描という）リソグラフィーが用いられ
ている。次世代ＬＳＩの量産露光技術としては、光源に
波長が１９３ｎｍのフッ化アルゴン（ＡｒＦ）レーザや
波長が１５７ｎｍのフッ素（Ｆ2 ）レーザを用いた露光
技術が本命とされているが、上記レーザを用いた次世代
ＬＳＩ用露光装置の開発は遅れており、供給されていな
いのが現状である。それを補う方法として、光リソグラ
フィーと比較して高い解像度を有するＥＢ直描リソグラ
フィー技術は、次世代ＬＳＩの先行開発を行う上で重要
な役割を担っている。
【０００６】
【発明が解決しようとする課題】しかしながら、ＥＢ直
描リソグラフィーは光リソグラフィーと比較してスルー
プットが大幅に劣るという欠点を有する。例えば０．１
３μｍ世代のＬＳＩの場合、１時間で８インチウエハで
１枚程度の処理能力しか有していないのが現状である。
これは光リソグラフィーの約１／７０程度の処理速度で
ある。したがって、本来の微細なＬＳＩパターンのみな
らず、上記のようなＣＭＰ用のダミーパターンをも付加
して、ＥＢ直描技術により描画することは、ＥＢ直描技
術にとって大きな負担となる。上記ダミーパターンを付
加して描画する場合のスループットは、ダミーパターン
のデータ量に依存するが、おおよそ１０％〜５０％程度
悪化する。
描リソグラフィーは光リソグラフィーと比較してスルー
プットが大幅に劣るという欠点を有する。例えば０．１
３μｍ世代のＬＳＩの場合、１時間で８インチウエハで
１枚程度の処理能力しか有していないのが現状である。
これは光リソグラフィーの約１／７０程度の処理速度で
ある。したがって、本来の微細なＬＳＩパターンのみな
らず、上記のようなＣＭＰ用のダミーパターンをも付加
して、ＥＢ直描技術により描画することは、ＥＢ直描技
術にとって大きな負担となる。上記ダミーパターンを付
加して描画する場合のスループットは、ダミーパターン
のデータ量に依存するが、おおよそ１０％〜５０％程度
悪化する。
【０００７】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法であり、第
１の半導体装置の製造方法は、基板上に第１のレジスト
を塗布した後、露光、現像を行って第１のレジストパタ
ーンを形成する第１のリソグラフィー工程と、前記第１
のレジストパターンをシリル化する工程と、前記シリル
化した第１のレジストパターンを残した状態で、前記基
板上に第２のレジストを塗布した後、その塗布膜に露
光、現像を行って第２のレジストパターンを形成する第
２のリソグラフィー工程とを備えた半導体装置の製造方
法である。
決するためになされた半導体装置の製造方法であり、第
１の半導体装置の製造方法は、基板上に第１のレジスト
を塗布した後、露光、現像を行って第１のレジストパタ
ーンを形成する第１のリソグラフィー工程と、前記第１
のレジストパターンをシリル化する工程と、前記シリル
化した第１のレジストパターンを残した状態で、前記基
板上に第２のレジストを塗布した後、その塗布膜に露
光、現像を行って第２のレジストパターンを形成する第
２のリソグラフィー工程とを備えた半導体装置の製造方
法である。
【０００８】第１の半導体装置の製造方法では、第１の
リソグラフィー工程で形成した第１のレジストパターン
をシリル化した後、基板上にシリル化した第１のレジス
トパターンを残した状態で第２のリソグラフィー工程に
より第２のレジストパターンを形成することから、基板
上に第１のレジストパターンと第２のレジストパターン
とが混載された状態に形成される。特に、第１のレジス
トパターンはシリル化されていることから、第２のレジ
ストパターンを形成する際の露光、現像処理を行っても
第１のレジストパターンがその処理の影響を受けること
はなく、第１のレジストパターンの形状は保たれる。
リソグラフィー工程で形成した第１のレジストパターン
をシリル化した後、基板上にシリル化した第１のレジス
トパターンを残した状態で第２のリソグラフィー工程に
より第２のレジストパターンを形成することから、基板
上に第１のレジストパターンと第２のレジストパターン
とが混載された状態に形成される。特に、第１のレジス
トパターンはシリル化されていることから、第２のレジ
ストパターンを形成する際の露光、現像処理を行っても
第１のレジストパターンがその処理の影響を受けること
はなく、第１のレジストパターンの形状は保たれる。
【０００９】第２の半導体装置の製造方法は、基板上に
シリコンを含む第１のレジストを塗布した後、露光、現
像を行って第１のレジストパターンを形成する第１のリ
ソグラフィー工程と、前記第１のレジストパターンを残
した状態で、前記基板上に前記第１のレジストと異なる
第２のレジストを塗布した後、その塗布膜に露光、現像
を行って第２のレジストパターンを形成する第２のリソ
グラフィー工程とを備えた半導体装置の製造方法であ
り、好ましくは、第２のリソグラフィー工程前に第１の
レジストパターンに対して酸素プラズマ処理を施す。
シリコンを含む第１のレジストを塗布した後、露光、現
像を行って第１のレジストパターンを形成する第１のリ
ソグラフィー工程と、前記第１のレジストパターンを残
した状態で、前記基板上に前記第１のレジストと異なる
第２のレジストを塗布した後、その塗布膜に露光、現像
を行って第２のレジストパターンを形成する第２のリソ
グラフィー工程とを備えた半導体装置の製造方法であ
り、好ましくは、第２のリソグラフィー工程前に第１の
レジストパターンに対して酸素プラズマ処理を施す。
【００１０】第２の半導体装置の製造方法では、第１の
リソグラフィー工程ではシリコンを含むレジストを用い
て第１のレジストパターンを形成し、この第１のレジス
トパターンを残した状態で、第２のリソグラフィー工程
により第１のレジストとは異なる第２のレジストで形成
される塗布膜で第２のレジストパターンを形成しても、
第２のレジストパターンを形成する際の露光、現像処理
によって第１のレジストパターンが影響を受けることな
く、第１のレジストパターンはその形状が保たれた状態
で残る。その結果、基板上に第１のレジストパターンと
第２のレジストパターンとを混載した状態に形成され
る。また、第２のリソグラフィー工程前に第１のレジス
トパターンに対して後酸素プラズマ処理を施すことによ
り、第１のレジストパターンの表面が酸化シリコン化さ
れる。そのため、第１のレジストパターンの表面は強固
に硬化され、第２のリソグラフィー工程で第１のレジス
トパターン形状が損なわれることはない。
リソグラフィー工程ではシリコンを含むレジストを用い
て第１のレジストパターンを形成し、この第１のレジス
トパターンを残した状態で、第２のリソグラフィー工程
により第１のレジストとは異なる第２のレジストで形成
される塗布膜で第２のレジストパターンを形成しても、
第２のレジストパターンを形成する際の露光、現像処理
によって第１のレジストパターンが影響を受けることな
く、第１のレジストパターンはその形状が保たれた状態
で残る。その結果、基板上に第１のレジストパターンと
第２のレジストパターンとを混載した状態に形成され
る。また、第２のリソグラフィー工程前に第１のレジス
トパターンに対して後酸素プラズマ処理を施すことによ
り、第１のレジストパターンの表面が酸化シリコン化さ
れる。そのため、第１のレジストパターンの表面は強固
に硬化され、第２のリソグラフィー工程で第１のレジス
トパターン形状が損なわれることはない。
【００１１】したがって、上記第１、第２の半導体装置
の製造方法によれば、光リソグラフィーでは十分な解像
度が得られないためにＥＢ直描リソグラフィーの精度が
必要となる微細パターンと光リソグラフィーの精度で十
分に解像することができるようなラフパターンとが効率
よく同一基板上に形成される。具体的には、第１のリソ
グラフィー工程を光リソグラフィーで行ってラフパター
ンを形成し、第２のリソグラフィー工程をＥＢ直描リソ
グラフィーで行って微細パターンを形成することによ
り、同一基板上に微細パターンとラフパターンとを混載
して形成することが実現される。
の製造方法によれば、光リソグラフィーでは十分な解像
度が得られないためにＥＢ直描リソグラフィーの精度が
必要となる微細パターンと光リソグラフィーの精度で十
分に解像することができるようなラフパターンとが効率
よく同一基板上に形成される。具体的には、第１のリソ
グラフィー工程を光リソグラフィーで行ってラフパター
ンを形成し、第２のリソグラフィー工程をＥＢ直描リソ
グラフィーで行って微細パターンを形成することによ
り、同一基板上に微細パターンとラフパターンとを混載
して形成することが実現される。
【００１２】
【発明の実施の形態】本発明の第１の製造方法に係わる
実施の形態の一例を、図１の製造工程断面図によって説
明する。
実施の形態の一例を、図１の製造工程断面図によって説
明する。
【００１３】図１の（１）に示すように、例えば回転塗
布法によって、基板１１上にｉ線露光用レジストもしく
はｇ線露光用レジストを塗布して第１のレジスト膜１２
を形成する。上記ｉ線露光用レジストやｇ線露光用レジ
ストには一般に知られているノボラック系樹脂のレジス
トを用いることができる。
布法によって、基板１１上にｉ線露光用レジストもしく
はｇ線露光用レジストを塗布して第１のレジスト膜１２
を形成する。上記ｉ線露光用レジストやｇ線露光用レジ
ストには一般に知られているノボラック系樹脂のレジス
トを用いることができる。
【００１４】次いで、図１の（２）に示すように、上記
第１のレジスト膜１２に対して光露光、現像を行って、
上記基板１１上に第１のレジスト膜１２で第１のレジス
トパターン１３を形成する。ここでは、例えば第１のレ
ジストパターン１３をＣＭＰ用のダミーパターンに加工
した。このようにして第１のリソグラフィー工程が終了
する。
第１のレジスト膜１２に対して光露光、現像を行って、
上記基板１１上に第１のレジスト膜１２で第１のレジス
トパターン１３を形成する。ここでは、例えば第１のレ
ジストパターン１３をＣＭＰ用のダミーパターンに加工
した。このようにして第１のリソグラフィー工程が終了
する。
【００１５】その後、図１の（３）に示すように、上記
第１のリソグラフィー工程で形成した上記第１のレジス
トパターン１３をシリル化処理により硬化させる。この
シリル化処理条件はの一例として、シリル化剤に、例え
ば、ヘキサメチルジシラザン（HMDS:hexamethyldisilaz
ane ）、テトラメチルジシラザン（TMDS:tetramethyldi
silazane）、ジメチルシリルジメチルアミン（DMSDMA:d
imethylsilyldimethylamine ）、ジメチルシリルジエチ
ルアミン（DMSDEA:dimethylsilyldiethylamine)、トリメチルシ
リルシ゛メチルアミン(TMSDMA:trimethylsilyldimethylamine）もし
くはトリメチルシリルジエチルアミン（TMSDEA:trimeth
ylsilyldiethylamine ）を用い、シリル化雰囲気の温度
を例えば１００℃、シリル化雰囲気の圧力を例えば６．
６７ｋＰａ、シリル化時間を６０秒に設定した。
第１のリソグラフィー工程で形成した上記第１のレジス
トパターン１３をシリル化処理により硬化させる。この
シリル化処理条件はの一例として、シリル化剤に、例え
ば、ヘキサメチルジシラザン（HMDS:hexamethyldisilaz
ane ）、テトラメチルジシラザン（TMDS:tetramethyldi
silazane）、ジメチルシリルジメチルアミン（DMSDMA:d
imethylsilyldimethylamine ）、ジメチルシリルジエチ
ルアミン（DMSDEA:dimethylsilyldiethylamine)、トリメチルシ
リルシ゛メチルアミン(TMSDMA:trimethylsilyldimethylamine）もし
くはトリメチルシリルジエチルアミン（TMSDEA:trimeth
ylsilyldiethylamine ）を用い、シリル化雰囲気の温度
を例えば１００℃、シリル化雰囲気の圧力を例えば６．
６７ｋＰａ、シリル化時間を６０秒に設定した。
【００１６】上記シリル化処理だけでは第１のレジスト
パターン１３の硬化が不十分な場合には、第１のレジス
トパターン１３に酸素プラズマ処理を施す。この酸素プ
ラズマ処理は、通常の酸素プラズマによるレジストアッ
シング装置を用いて、酸素プラズマ中に第１のレジスト
パターン１３の表面を例えば１分程度さらすことにより
行う。この酸素プラズマ処理によって、第１のレジスト
パターン１３のシリル化した表面が酸化され、酸化シリ
コン膜１４が形成される。この酸素プラズマ処理によっ
て第１のレジストパターン１３の表面はより強固に硬化
される。
パターン１３の硬化が不十分な場合には、第１のレジス
トパターン１３に酸素プラズマ処理を施す。この酸素プ
ラズマ処理は、通常の酸素プラズマによるレジストアッ
シング装置を用いて、酸素プラズマ中に第１のレジスト
パターン１３の表面を例えば１分程度さらすことにより
行う。この酸素プラズマ処理によって、第１のレジスト
パターン１３のシリル化した表面が酸化され、酸化シリ
コン膜１４が形成される。この酸素プラズマ処理によっ
て第１のレジストパターン１３の表面はより強固に硬化
される。
【００１７】次に、図１の（４）に示すように、上記基
板１１上に上記シリル化した第１のレジストパターン１
３を残した状態で、例えば回転塗布法によって、上記基
板１１上に例えば電子線露光用の第２のレジストを塗布
して第２のレジスト膜１５を形成する。
板１１上に上記シリル化した第１のレジストパターン１
３を残した状態で、例えば回転塗布法によって、上記基
板１１上に例えば電子線露光用の第２のレジストを塗布
して第２のレジスト膜１５を形成する。
【００１８】次いで、図１の（５）に示すように、上記
第２のレジスト膜１５に対して電子線露光、現像を行っ
て、上記第２のレジスト膜１５を第２のレジストパター
ン１６を形成する。ここでは、例えば第２のレジストパ
ターン１６を微細ＬＳＩ回路パターンに加工した。この
ようにして第２のリソグラフィー工程が終了する。この
結果、基板１１上に、第１のレジストパターン１３と第
２のレジストパターン１６とを混載した状態に形成する
ことが可能になる。
第２のレジスト膜１５に対して電子線露光、現像を行っ
て、上記第２のレジスト膜１５を第２のレジストパター
ン１６を形成する。ここでは、例えば第２のレジストパ
ターン１６を微細ＬＳＩ回路パターンに加工した。この
ようにして第２のリソグラフィー工程が終了する。この
結果、基板１１上に、第１のレジストパターン１３と第
２のレジストパターン１６とを混載した状態に形成する
ことが可能になる。
【００１９】上記第１の製造方法の実施の形態では、第
１のリソグラフィー工程で形成した第１のレジストパタ
ーン１３をシリル化した後、基板１１上にシリル化した
第１のレジストパターン１３を残した状態で第２のリソ
グラフィー工程により第２のレジストパターン１６を形
成することから、基板１１上に第１のレジストパターン
１３と第２のレジストパターン１６とが混載される。特
に、第１のレジストパターン１３はシリル化されている
ことから、第２のレジストパターン１６を形成する際の
露光、現像処理を行っても第１のレジストパターン１３
がその処理の影響を受けることはなく、第１のレジスト
パターン１３の形状は保たれる。
１のリソグラフィー工程で形成した第１のレジストパタ
ーン１３をシリル化した後、基板１１上にシリル化した
第１のレジストパターン１３を残した状態で第２のリソ
グラフィー工程により第２のレジストパターン１６を形
成することから、基板１１上に第１のレジストパターン
１３と第２のレジストパターン１６とが混載される。特
に、第１のレジストパターン１３はシリル化されている
ことから、第２のレジストパターン１６を形成する際の
露光、現像処理を行っても第１のレジストパターン１３
がその処理の影響を受けることはなく、第１のレジスト
パターン１３の形状は保たれる。
【００２０】なお、上記実施の形態において、第１のリ
ソグラフィー工程と第２のリソグラフィー工程を逆にし
て、第２のリソグラフィー工程を実施した後、第２のレ
ジストパターンをシリル化し、その後シリル化した第２
のレジストパターンを基板上に残した状態で、第１のリ
ソグラフィー工程を行うことも、原理的には可能であ
る。しかしながら、シリル化によりレジストは体積が膨
張するため、、微細パターンを形成する第２のリソグラ
フィー工程で形成した第２のレジストパターンをシリル
化するよりは、上記説明したように、光露光で形成され
る第１のレジストパターンをシリル化した方が好まし
い。
ソグラフィー工程と第２のリソグラフィー工程を逆にし
て、第２のリソグラフィー工程を実施した後、第２のレ
ジストパターンをシリル化し、その後シリル化した第２
のレジストパターンを基板上に残した状態で、第１のリ
ソグラフィー工程を行うことも、原理的には可能であ
る。しかしながら、シリル化によりレジストは体積が膨
張するため、、微細パターンを形成する第２のリソグラ
フィー工程で形成した第２のレジストパターンをシリル
化するよりは、上記説明したように、光露光で形成され
る第１のレジストパターンをシリル化した方が好まし
い。
【００２１】次に、本発明の第２の製造方法に係わる実
施の形態の一例を、図２の製造工程断面図によって説明
する。
施の形態の一例を、図２の製造工程断面図によって説明
する。
【００２２】図２の（１）に示すように、例えば回転塗
布法によって、基板２１上にｉ線露光用レジストもしく
はｇ線露光用のシリコンを含む第１のレジストを塗布し
て第１のレジスト膜２２を形成する。上記第１のレジス
ト膜２２に対してｉ線露光、ｇ線露光以外の光露光を行
う場合には、上記第１のレジスト膜２２をその露光波長
に合わせたシリコンを含むレジストで形成する。
布法によって、基板２１上にｉ線露光用レジストもしく
はｇ線露光用のシリコンを含む第１のレジストを塗布し
て第１のレジスト膜２２を形成する。上記第１のレジス
ト膜２２に対してｉ線露光、ｇ線露光以外の光露光を行
う場合には、上記第１のレジスト膜２２をその露光波長
に合わせたシリコンを含むレジストで形成する。
【００２３】次いで、図２の（２）に示すように、上記
第１のレジスト膜２２に対して光露光、現像を行って、
上記基板２１上に第１のレジスト膜２２で第１のレジス
トパターン２３を形成する。ここでは、例えば第２のレ
ジストパターン２３をＣＭＰ用のダミーパターンに加工
した。このようにして第１のリソグラフィー工程が終了
する。
第１のレジスト膜２２に対して光露光、現像を行って、
上記基板２１上に第１のレジスト膜２２で第１のレジス
トパターン２３を形成する。ここでは、例えば第２のレ
ジストパターン２３をＣＭＰ用のダミーパターンに加工
した。このようにして第１のリソグラフィー工程が終了
する。
【００２４】その後、好ましくは、図２の（３）に示す
ように、第１のレジストパターン２３に酸素プラズマ処
理を施す。この酸素プラズマ処理は、通常の酸素プラズ
マによるレジストアッシング装置を用いて、酸素プラズ
マ中に第１のレジストパターン２３の表面をさらすこと
により行う。この酸素プラズマ処理によって、第１のレ
ジストパターン２３の表面が酸化され、酸化シリコン膜
２４が形成される。これによって第１のレジストパター
ン２３の表面は強固に硬化される。
ように、第１のレジストパターン２３に酸素プラズマ処
理を施す。この酸素プラズマ処理は、通常の酸素プラズ
マによるレジストアッシング装置を用いて、酸素プラズ
マ中に第１のレジストパターン２３の表面をさらすこと
により行う。この酸素プラズマ処理によって、第１のレ
ジストパターン２３の表面が酸化され、酸化シリコン膜
２４が形成される。これによって第１のレジストパター
ン２３の表面は強固に硬化される。
【００２５】なお、シリコンを含むレジストで形成され
た第１のレジストパターン２３が次に行われる第２のリ
ソグラフィー工程で形状が損なわれない場合は、上記酸
素プラズマ処理を行わなくてもよい。
た第１のレジストパターン２３が次に行われる第２のリ
ソグラフィー工程で形状が損なわれない場合は、上記酸
素プラズマ処理を行わなくてもよい。
【００２６】次に、図２の（４）に示すように、上記表
面が酸化された第１のレジストパターン２３を残した状
態で、例えば回転塗布法によって、上記基板２１上に例
えば電子線露光用の第２のレジストを塗布して第２のレ
ジスト膜２５を形成する。
面が酸化された第１のレジストパターン２３を残した状
態で、例えば回転塗布法によって、上記基板２１上に例
えば電子線露光用の第２のレジストを塗布して第２のレ
ジスト膜２５を形成する。
【００２７】次いで、図２の（５）に示すように、上記
第２のレジスト膜２５に対して電子線露光、現像を行っ
て、上記基板２１上に第２のレジスト膜２５で第２のレ
ジストパターン２６を形成する。ここでは、例えば第２
のレジストパターン２６を微細ＬＳＩ回路パターンに加
工した。このようにして第２のリソグラフィー工程が終
了する。この結果、基板２１上に、第１のレジストパタ
ーン２３と第２のレジストパターン２６とを混載した状
態に形成することが可能になる。
第２のレジスト膜２５に対して電子線露光、現像を行っ
て、上記基板２１上に第２のレジスト膜２５で第２のレ
ジストパターン２６を形成する。ここでは、例えば第２
のレジストパターン２６を微細ＬＳＩ回路パターンに加
工した。このようにして第２のリソグラフィー工程が終
了する。この結果、基板２１上に、第１のレジストパタ
ーン２３と第２のレジストパターン２６とを混載した状
態に形成することが可能になる。
【００２８】上記第２の製造方法の実施の形態では、第
１のリソグラフィー工程ではシリコンを含むレジストを
用いて第１のレジストパターン２３を形成し、その後酸
素プラズマ処理を施すことにより第１のレジストパター
ン２３の表面が酸化シリコン化される。そのため、酸素
プラズマ処理を施した第１のレジストパターン２３を残
した状態で、第２のリソグラフィー工程により第２のレ
ジストパターン２６を形成しても、第２のレジストパタ
ーン２６を形成する際の露光、現像処理によって第１の
レジストパターン２３が影響を受けることなく、第１の
レジストパターン２３の形状は保たれる。その結果、基
板２１上に第１のレジストパターン２３と第２のレジス
トパターン２６とを混載した状態に形成することが可能
になる。なお、この第２の製造方法では、前記第１の製
造方法で行ったシリル化処理を行う必要がない。
１のリソグラフィー工程ではシリコンを含むレジストを
用いて第１のレジストパターン２３を形成し、その後酸
素プラズマ処理を施すことにより第１のレジストパター
ン２３の表面が酸化シリコン化される。そのため、酸素
プラズマ処理を施した第１のレジストパターン２３を残
した状態で、第２のリソグラフィー工程により第２のレ
ジストパターン２６を形成しても、第２のレジストパタ
ーン２６を形成する際の露光、現像処理によって第１の
レジストパターン２３が影響を受けることなく、第１の
レジストパターン２３の形状は保たれる。その結果、基
板２１上に第１のレジストパターン２３と第２のレジス
トパターン２６とを混載した状態に形成することが可能
になる。なお、この第２の製造方法では、前記第１の製
造方法で行ったシリル化処理を行う必要がない。
【００２９】上記各実施の形態で説明した製造方法を用
いて、ＣＭＰ用のダミーパターンを第１のリソグラフィ
ー工程で形成し、本来の微細ＬＳＩ回路パターンの形成
のみをＥＢ直描を行う第２のリソグラフィー工程で行う
ことにより、ダミーパターンの描画によるＥＢ直描工程
のスループットの悪化を防ぐことができる。通常、ダミ
ーパターンは２μｍ角程度の比較的大きなパターンを、
パターン密度の平均化を目的に配置するものなので、特
に厳しい寸法精度が要求されるということはない。した
がって、ｉ線ステッパやｇ線ステッパのような従来から
用いられてきた光露光装置でも上記ダミーパターンを十
分に形成することが可能である。ステッパは、ＥＢ直描
とは異なり、レチクル上のパターンを一括転写する技術
なのでスループットはＥＢ直描に比べてはるかに速い。
このように、ダミーパターンの形成を光リソグラフィー
で行うことにより、全てのパターン形成をＥＢ直描で行
うよりも、大幅なスループットの向上が可能になる。
いて、ＣＭＰ用のダミーパターンを第１のリソグラフィ
ー工程で形成し、本来の微細ＬＳＩ回路パターンの形成
のみをＥＢ直描を行う第２のリソグラフィー工程で行う
ことにより、ダミーパターンの描画によるＥＢ直描工程
のスループットの悪化を防ぐことができる。通常、ダミ
ーパターンは２μｍ角程度の比較的大きなパターンを、
パターン密度の平均化を目的に配置するものなので、特
に厳しい寸法精度が要求されるということはない。した
がって、ｉ線ステッパやｇ線ステッパのような従来から
用いられてきた光露光装置でも上記ダミーパターンを十
分に形成することが可能である。ステッパは、ＥＢ直描
とは異なり、レチクル上のパターンを一括転写する技術
なのでスループットはＥＢ直描に比べてはるかに速い。
このように、ダミーパターンの形成を光リソグラフィー
で行うことにより、全てのパターン形成をＥＢ直描で行
うよりも、大幅なスループットの向上が可能になる。
【００３０】上記説明したように、本発明は微細パター
ンとラフパターンとが同一基板上に混在するパターン形
成に用いることができ、上記各実施の形態で説明したＣ
ＭＰ用ダミーパターンと微細ＬＳＩ回路パターンの形成
に限定されることはない。すなわち、電子線直接描画技
術や重粒子線直接描画技術のような低スループットのリ
ソグラフィー技術においてラフパターンを形成する場合
にも適用することができる。
ンとラフパターンとが同一基板上に混在するパターン形
成に用いることができ、上記各実施の形態で説明したＣ
ＭＰ用ダミーパターンと微細ＬＳＩ回路パターンの形成
に限定されることはない。すなわち、電子線直接描画技
術や重粒子線直接描画技術のような低スループットのリ
ソグラフィー技術においてラフパターンを形成する場合
にも適用することができる。
【００３１】
【発明の効果】以上、説明したように本発明の第１の製
造方法によれば、第１のレジストパターンをシリル化し
た後に第２のリソグラフィー工程で第２のレジストパタ
ーンを形成するので、基板上に第１のレジストパターン
を残した状態で第２のレジストパターンを形成すること
ができる。
造方法によれば、第１のレジストパターンをシリル化し
た後に第２のリソグラフィー工程で第２のレジストパタ
ーンを形成するので、基板上に第１のレジストパターン
を残した状態で第２のレジストパターンを形成すること
ができる。
【００３２】第２の製造方法によれば、シリコンを含む
レジストを用いて第１のレジストパターンを形成した後
に、第２のリソグラフィー工程により第１のレジストと
は異なる第２のレジストで形成される塗布膜で第２のレ
ジストパターンを形成するので、基板上に第１のレジス
トパターンを残した状態で第２のレジストパターンを形
成することができる。
レジストを用いて第１のレジストパターンを形成した後
に、第２のリソグラフィー工程により第１のレジストと
は異なる第２のレジストで形成される塗布膜で第２のレ
ジストパターンを形成するので、基板上に第１のレジス
トパターンを残した状態で第２のレジストパターンを形
成することができる。
【００３３】よって、本発明の第１の製造方法および第
２の製造方法ともに、同一基板上に第１のレジストパタ
ーンと第２のレジストパターンとを混載した状態に、異
なるリソグラフィー技術で形成することができる。その
ため、光リソグラフィーでは十分な解像度が得られない
ためにＥＢ直描リソグラフィーの精度が必要となる微細
パターンと光リソグラフィーの精度で十分に解像するこ
とができるようなラフパターンとを効率よく同一基板上
に形成することができるので、一種類のリソグラフィー
技術、例えばＥＢ直描リソグラフィー技術で微細パター
ンとラフパターンとを形成するよりも、大幅にスループ
ットを向上させることができる。
２の製造方法ともに、同一基板上に第１のレジストパタ
ーンと第２のレジストパターンとを混載した状態に、異
なるリソグラフィー技術で形成することができる。その
ため、光リソグラフィーでは十分な解像度が得られない
ためにＥＢ直描リソグラフィーの精度が必要となる微細
パターンと光リソグラフィーの精度で十分に解像するこ
とができるようなラフパターンとを効率よく同一基板上
に形成することができるので、一種類のリソグラフィー
技術、例えばＥＢ直描リソグラフィー技術で微細パター
ンとラフパターンとを形成するよりも、大幅にスループ
ットを向上させることができる。
【図１】本発明の第１の製造方法に係わる実施の形態の
一例を説明する製造工程断面図である。
一例を説明する製造工程断面図である。
【図２】本発明の第２の製造方法に係わる実施の形態の
一例を説明する製造工程断面図である。
一例を説明する製造工程断面図である。
１１…基板、１３…第１のレジストパターン、１６…第
２のレジストパターン
２のレジストパターン
Claims (6)
- 【請求項１】 基板上に第１のレジストを塗布した後、
露光、現像を行って第１のレジストパターンを形成する
第１のリソグラフィー工程と、 前記第１のレジストパターンをシリル化する工程と、 前記シリル化した第１のレジストパターンを残した状態
で、前記基板上に第２のレジストを塗布した後、その塗
布膜に露光、現像を行って第２のレジストパターンを形
成する第２のリソグラフィー工程とを備えたことを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記第１のレジストパターンをシリル化
した後で、前記第２のレジストを塗布する前に、前記第
１のレジストパターンに酸素プラズマ処理を施すことを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記第１のリソグラフィー工程の露光を
光露光で行い、 前記第２のリソグラフィー工程の露光を電子線露光で行
うことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項４】 基板上にシリコンを含む第１のレジスト
を塗布した後、露光、現像を行って第１のレジストパタ
ーンを形成する第１のリソグラフィー工程と、 前記第１のレジストパターンを残した状態で、前記基板
上に第１のレジストと異なる第２のレジストを塗布した
後、その塗布膜に露光、現像を行って第２のレジストパ
ターンを形成する第２のリソグラフィー工程とを備えた
ことを特徴とする半導体装置の製造方法。 - 【請求項５】 前記第２のリソグラフィー工程を行う前
に、前記第１のレジストパターンに酸素プラズマ処理を
施すことを特徴とする請求項４記載の半導体装置の製造
方法。 - 【請求項６】 前記第１のリソグラフィー工程の露光を
光露光で行い、 前記第２のリソグラフィー工程の露光を電子線露光で行
うことを特徴とする請求項４記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31622199A JP2001135565A (ja) | 1999-11-08 | 1999-11-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31622199A JP2001135565A (ja) | 1999-11-08 | 1999-11-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001135565A true JP2001135565A (ja) | 2001-05-18 |
Family
ID=18074662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31622199A Pending JP2001135565A (ja) | 1999-11-08 | 1999-11-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001135565A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077493A3 (de) * | 2003-02-26 | 2005-09-15 | Giesecke & Devrient Gmbh | Verfahren zur herstellung eines belichteten substrats |
| KR100584681B1 (ko) | 2004-06-30 | 2006-05-30 | 재단법인서울대학교산학협력재단 | 다층감광막을 이용한 패턴의 선택적 형성 방법 |
| WO2008015848A1 (fr) * | 2006-07-31 | 2008-02-07 | Tokyo Ohka Kogyo Co., Ltd. | Procédé de formation de motif, matériau formant un film d'oxyde de métal et procédé d'utilisation du matériau formant un film d'oxyde de métal |
| JP2008060517A (ja) * | 2006-08-29 | 2008-03-13 | Samsung Electronics Co Ltd | マスク構造物の形成方法及びこれを利用した微細パターン形成方法 |
| JP2008281825A (ja) * | 2007-05-11 | 2008-11-20 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法 |
| JP2008281690A (ja) * | 2007-05-09 | 2008-11-20 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法 |
| JP2009016653A (ja) * | 2007-07-06 | 2009-01-22 | Tokyo Electron Ltd | 基板の処理方法及びコンピュータ読み取り可能な記憶媒体 |
| JP2011066393A (ja) * | 2009-06-26 | 2011-03-31 | Rohm & Haas Electronic Materials Llc | 電子デバイスを形成する方法 |
| US8435723B2 (en) | 2008-09-11 | 2013-05-07 | Nikon Corporation | Pattern forming method and device production method |
-
1999
- 1999-11-08 JP JP31622199A patent/JP2001135565A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006520010A (ja) * | 2003-02-26 | 2006-08-31 | ギーゼッケ ウント デフリエント ゲーエムベーハー | 露光基体の作製方法 |
| US7241537B2 (en) | 2003-02-26 | 2007-07-10 | Giesecke & Devrient Gmbh | Method for producing an exposed substrate |
| WO2004077493A3 (de) * | 2003-02-26 | 2005-09-15 | Giesecke & Devrient Gmbh | Verfahren zur herstellung eines belichteten substrats |
| KR100584681B1 (ko) | 2004-06-30 | 2006-05-30 | 재단법인서울대학교산학협력재단 | 다층감광막을 이용한 패턴의 선택적 형성 방법 |
| KR101099405B1 (ko) * | 2006-07-31 | 2011-12-27 | 도오꾜오까고오교 가부시끼가이샤 | 패턴 형성 방법, 금속 산화물막 형성용 재료 및 그 사용 방법 |
| WO2008015848A1 (fr) * | 2006-07-31 | 2008-02-07 | Tokyo Ohka Kogyo Co., Ltd. | Procédé de formation de motif, matériau formant un film d'oxyde de métal et procédé d'utilisation du matériau formant un film d'oxyde de métal |
| JP2008033174A (ja) * | 2006-07-31 | 2008-02-14 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法、金属酸化物膜形成用材料およびその使用方法 |
| US8349543B2 (en) | 2006-07-31 | 2013-01-08 | Tokyo Ohka Kogyo Co. Ltd. | Pattern-forming method, metal oxide film-forming material and method for using the metal oxide film-forming material |
| JP2008060517A (ja) * | 2006-08-29 | 2008-03-13 | Samsung Electronics Co Ltd | マスク構造物の形成方法及びこれを利用した微細パターン形成方法 |
| JP2008281690A (ja) * | 2007-05-09 | 2008-11-20 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法 |
| JP2008281825A (ja) * | 2007-05-11 | 2008-11-20 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法 |
| JP2009016653A (ja) * | 2007-07-06 | 2009-01-22 | Tokyo Electron Ltd | 基板の処理方法及びコンピュータ読み取り可能な記憶媒体 |
| US8435723B2 (en) | 2008-09-11 | 2013-05-07 | Nikon Corporation | Pattern forming method and device production method |
| JP2011066393A (ja) * | 2009-06-26 | 2011-03-31 | Rohm & Haas Electronic Materials Llc | 電子デバイスを形成する方法 |
| JP2011071479A (ja) * | 2009-06-26 | 2011-04-07 | Rohm & Haas Electronic Materials Llc | 電子デバイスを形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5486424A (en) | Silylated photoresist layer and planarizing method | |
| US7384728B2 (en) | Method of fabricating a semiconductor device | |
| JP2004134553A (ja) | レジストパターンの形成方法及び半導体装置の製造方法 | |
| JP2010080903A (ja) | パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置 | |
| JP2001135565A (ja) | 半導体装置の製造方法 | |
| KR20080025818A (ko) | 하드 마스크 형성 방법 | |
| JP2674589B2 (ja) | レジストパターンの形成方法 | |
| JPH0513384A (ja) | 微細パターンの形成方法 | |
| JP2004014652A (ja) | 微細パターンの形成方法 | |
| JP2008098265A (ja) | 近接場光による露光方法及びレジストパターンの形成方法 | |
| JPH0778756A (ja) | 微細パターン形成方法 | |
| JP2003014966A (ja) | 光導波路の製造方法 | |
| KR920005782B1 (ko) | O₂/He 플라즈마를 이용한 실리레이티드 포토레지스트(silylated photoresist)의 RIE 건식현상공정 | |
| US7595145B2 (en) | Method of forming pattern of semiconductor device | |
| JPH1010706A (ja) | 電子線描画用ステンシルマスク | |
| KR20010063778A (ko) | 스컴제거방법 | |
| JP2005181758A (ja) | レジストパターン形成方法 | |
| JP2003272999A (ja) | レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置 | |
| KR101095045B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JP4522040B2 (ja) | 半導体装置の製造方法 | |
| JP3257126B2 (ja) | パターン形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JPH11186254A (ja) | 半導体装置の製造方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 |