JP2009016653A - 基板の処理方法及びコンピュータ読み取り可能な記憶媒体 - Google Patents

基板の処理方法及びコンピュータ読み取り可能な記憶媒体 Download PDF

Info

Publication number
JP2009016653A
JP2009016653A JP2007178283A JP2007178283A JP2009016653A JP 2009016653 A JP2009016653 A JP 2009016653A JP 2007178283 A JP2007178283 A JP 2007178283A JP 2007178283 A JP2007178283 A JP 2007178283A JP 2009016653 A JP2009016653 A JP 2009016653A
Authority
JP
Japan
Prior art keywords
resist pattern
resist
processing
wafer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007178283A
Other languages
English (en)
Inventor
Satoru Shimura
悟 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007178283A priority Critical patent/JP2009016653A/ja
Publication of JP2009016653A publication Critical patent/JP2009016653A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】所定の下地膜上に複数回のレジストパターンの形成処理を行うウェハ処理において、より少ない工程でより簡単に微細なパターンを形成する。
【解決手段】1回目のレジストパターンが形成された後、当該1回目のレジストパターンの表面がシリル化される。その後、2回目のレジストパターンが形成される。このように前後するレジストパターンの形成処理の間に、レジストパターンの表面がシリル化される。複数回のレジストパターン形成処理により所定のレジストパターンが形成された後、当該レジストパターンをマスクとして下地膜がエッチングされる。
【選択図】図5

Description

本発明は、基板の処理方法及びコンピュータ読み取り可能な記憶媒体に関する。
例えば半導体デバイスの製造プロセスにおけるフォトリソグラフィー工程では、例えばウェハ表面の所定の下地膜上にレジスト液を塗布してレジスト膜を形成するレジスト塗布処理、ウェハ表面のレジスト膜に所定パターンの光を照射してレジスト膜を露光する露光処理、露光されたレジスト膜を現像する現像処理等が順次行われて、ウェハ表面に所定のレジストパターンが形成されている。そして、そのレジストパターンの形成処理の後に、そのレジストパターンをマスクとして下地膜がエッチングされている。
ところで、従来より、パターンの微細化を図るため、上記露光処理の光を短波長化することが進められている。しかしながら、この露光の短波長化を進める方法では、例えば32nmや45nmレベルの微細なパターンを形成するのが技術的に困難である。そこで、2回のフォトリソグラフィー工程を行い、2つのパターンを合成して、微細なパターンを形成する方法(以下、「ダブルパターニング」という)が考えられている。このダブルパターニングの方法として、1回目のレジスト層の形成、露光、現像により、レジスト層とその下の現像可能な材料層に第1のパターンを形成し、その後第1のパターンのレジスト層を除去した後、2回目のレジスト層の形成、露光、現像により、レジスト層とその下の現像可能な材料層に第2のパターンを形成することが提案されている(特許文献1参照)。この第1のパターンと第2のパターンの合成により、微細なパターンが実現されている。
特開2006−303504号公報
しかしながら、上述のダブルパターニングの方法では、1回目のフォトリソグラフィー工程の後、第1のパターンのレジスト層を除去している。このため、レジスト層の下の層を現像可能な層とし、その層に第1のパターンを形成する必要がある。したがって、この方法では、予めレジスト層の下に第1のパターンを形成するための層を形成しておく必要があり、また、第1のパターンのレジスト層の除去工程や、レジスト層の下層への第1のパターンの形成工程も必要になる。このため、ダブルパターニングを行うための工程が多く複雑になる。よって、処理時間が長くなってスループットが低下し、またデバイスの製造コストが高くなることが懸念される。
そこで、上述のダブルパターニングの方法において、第1のパターンのレジスト層を残して、余計な下層を形成しないようにしたいが、この場合、例えば2回目のフォトリソグラフィー工程のレジスト塗布処理において、残した第1のパターンのレジスト層がレジスト液の溶剤により溶解し、所望の形状を維持できなくなることが考えられる。また、2回目のフォトリソグラフィー工程の露光時や現像時にも、第1のパターンのレジスト層の形状が変化することが懸念される。このように、第1のパターンのレジスト層を残して、ダブルパターニングを少工程にする場合には、解決すべき多くの問題があった。
本発明は、かかる点に鑑みてなされたものであり、上述のダブルパターニングのようなウェハなどの基板の処理において、上記問題を解決してより少ない工程でより簡単に微細なレジストパターンを形成することをその目的とする。
上記目的を達成するために、本発明は、基板の処理方法であって、基板の所定の下地膜の上に、複数回のレジストパターンの形成処理を施して複数のレジストパターンからなる所定のレジストパターンを形成する工程と、その後、前記所定のレジストパターンをマスクとして前記下地膜をエッチングする工程と、を有し、前後のレジストパターン形成処理の間に、レジストパターンの表面をシリル化する工程を有することを特徴とする。
本発明によれば、前後のレジストパターン形成処理の間に、レジストパターンの表面をシリル化するので、当該レジストパターンは、例えばレジスト液の溶剤に対する耐性を有する。また、当該レジストパターンは、露光や現像に対する耐性も有する。このため、一のレジストパターンが形成された後に、従来のようにそのレジスト層を除去する必要がなく、その一のレジストパターンを残したまま、次のレジストパターンを形成できる。この結果、複数回のレジストパターンの形成を従来より少ない工程でより簡単に行うことができ、微細なレジストパターンを短時間でなおかつ低コストで形成できる。
前記基板の処理方法は、前記レジストパターンの表面をシリル化する前に、当該レジストパターンの表面に紫外線を照射する工程を有していてもよい。
前記基板の処理方法は、レジストパターンの表面がシリル化されてから次のレジストパターンの形成処理が開始されるまでの間に、前記シリル化されたレジストパターンから離脱したアミン物質を当該レジストパターン周辺から除去する工程を有していてもよい。
また、シリル化されるレジストパターンの水平方向の寸法は、シリル化されないレジストパターンよりも相対的に小さく設定されていてもよい。
別の観点による本発明は、上記基板の処理方法を基板の処理装置によって実行させるために、当該基板の処理装置を制御する制御部のコンピュータ上で動作するプログラムを記憶したコンピュータ読み取り可能な記憶媒体が提供される。
本発明によれば、微細なレジストパターンをより少ない工程で簡単に形成できるので、スループットの向上やコストダウンが図られる。
以下、本発明の好ましい実施の形態について説明する。図1は、本実施の形態にかかる基板の処理方法が実施される基板の処理装置としての塗布現像処理システム1の構成の概略を示す平面図であり、図2は、塗布現像処理システム1の正面図であり、図3は、塗布現像処理システム1の背面図である。
塗布現像処理システム1は、図1に示すように例えば25枚のウェハWをカセット単位で外部から塗布現像処理システム1に対して搬入出したり、カセットCに対してウェハWを搬入出したりするカセットステーション2と、フォトリソグラフィー工程の中で枚葉式に所定の処理を施す複数の各種処理装置を多段に配置している処理ステーション3と、この処理ステーション3に隣接して設けられている露光装置4との間でウェハWの受け渡しを行うインターフェイスステーション5とを一体に接続した構成を有している。
カセットステーション2では、カセット載置台6が設けられ、当該カセット載置台6は、複数のカセットCをX方向(図1中の上下方向)に一列に載置自在になっている。カセットステーション2には、それらの各カセットCにアクセスできるウェハ搬送体7が設けられている。ウェハ搬送体7は、搬送路8上をX方向に沿って移動可能であり、上下方向に移動自在で、なおかつ鉛直方向の軸周り(θ方向)にも回転自在である。これにより、ウェハ搬送体7は、各カセットC内のウェハWを後述する処理ステーション3の第3の処理装置群G3の各装置に搬送できる。
処理ステーション3は、複数の処理装置が多段に配置された、例えば5つの処理装置群G1〜G5を備えている。処理ステーション3のX方向負方向(図1中の下方向)側には、カセットステーション2側から第1の処理装置群G1、第2の処理装置群G2が順に配置されている。処理ステーション3のX方向正方向(図1中の上方向)側には、カセットステーション2側から第3の処理装置群G3、第4の処理装置群G4及び第5の処理装置群G5が順に配置されている。第3の処理装置群G3と第4の処理装置群G4の間には、第1の搬送装置10が設けられている。第1の搬送装置10は、第1の処理装置群G1、第3の処理装置群G3及び第4の処理装置群G4内の各装置に対し選択的にアクセスしてウェハWを搬送できる。第4の処理装置群G4と第5の処理装置群G5の間には、第2の搬送装置11が設けられている。第2の搬送装置11は、第2の処理装置群G2、第4の処理装置群G4及び第5の処理装置群G5内の各装置に対して選択的にアクセスしてウェハWを搬送できる。
図2に示すように第1の処理装置群G1には、ウェハWに所定の液体を供給して処理を行う液処理装置、例えばウェハWにレジスト液を塗布してレジスト膜を形成するレジスト塗布装置20、21、22、露光処理時の光の反射を防止する反射防止膜を形成するボトムコーティング装置23、24が下から順に5段に重ねられている。第2の処理装置群G2には、液処理装置、例えばウェハWに現像液を供給して現像処理する現像処理装置30〜34が下から順に5段に重ねられている。また、第1の処理装置群G1及び第2の処理装置群G2の最下段には、各処理装置群G1、G2内の前記液処理装置に各種処理液を供給するためのケミカル室40、41がそれぞれ設けられている。
例えば図3に示すように第3の処理装置群G3には、ウェハWの加熱と冷却を行う熱処理装置60、ウェハWの受け渡しを行うためのトランジション装置61、ウェハWの加熱と冷却を行う熱処理装置62〜64及びレジストパターンの表面をシリル化するシリル化処理装置65〜68が下から順に9段に重ねられている。
第4の処理装置群G4では、ウェハWを熱処理する複数の熱処理装置、例えばレジスト塗布処理後にウェハWを加熱処理するプリベーク装置70〜74及び現像処理後にウェハWを加熱処理するポストベーク装置75〜79が下から順に10段に重ねられている。
第5の処理装置群G5では、例えば露光後にウェハWを加熱処理する露光後ベーク装置80〜89が下から順に10段に重ねられている。なお、上記プリベーク装置70〜74、ポストベーク装置75〜79及び露光後ベーク装置80〜89は、例えばウェハWを載置する加熱板と冷却板を有し、加熱と冷却の両方を行うことができる。
図1に示すように第1の搬送装置10のX方向正方向側には、複数の処理装置が配置されており、例えば図3に示すようにウェハWを疎水化処理するためのアドヒージョン装置90、91が下から順に2段に重ねられている。図1に示すように第2の搬送装置11のX方向正方向側には、例えばウェハWのエッジ部のみを選択的に露光する周辺露光装置92が配置されている。
インターフェイスステーション5には、例えば図1に示すようにX方向に向けて延伸する搬送路100上を移動するウェハ搬送体101と、バッファカセット102が設けられている。ウェハ搬送体101は、上下方向に移動可能でかつθ方向にも回転可能であり、インターフェイスステーション5に隣接した露光装置4と、バッファカセット102及び第5の処理装置群G5の各装置に対してアクセスしてウェハWを搬送できる。
次に、上述したシリル化処理装置65〜68の構成について説明する。例えばシリル化処理装置65は、図4に示すように上側に位置して上下動自在な蓋体130と、下側に位置して蓋体130と一体となって処理室Kを形成する熱板収容部131を有している。
蓋体130は、例えば下面が開口した略円筒形状を有している。蓋体130の上面の中央部には、排気口132が設けられている。この排気口132は、排気管133によって負圧発生装置であるポンプ134に接続されている。例えば排気管133には、弁などの排気圧調整装置135が設けられている。かかる構成により、処理室K内の雰囲気を排気口132から所定の圧力で排気できる。
熱板収容部131の中央部には、熱処理板としての熱板140が設けられている。熱板140は、例えば略円盤状に形成されている。熱板140の内部には、給電により発熱するヒータ141が内蔵されており、熱板140を所定の温度に加熱できる。
例えば熱板140の下方には、ウェハWを下方から支持し昇降させるための昇降ピン150が設けられている。昇降ピン150は、昇降駆動機構151により上下動できる。熱板140の中央部付近には、熱板140を厚み方向に貫通する貫通孔152が形成されており、昇降ピン150は、熱板140の下方から上昇して貫通孔152を通過して、熱板140の上方に突出できる。
熱板収容部131は、例えば熱板140を収容して熱板140の外周部を支持する環状の支持部材160と、その支持部材160の外周を囲む略筒状のサポートリング161を備えている。このサポートリング161の環状の上面と蓋体130の環状の下面が当接して、内部に処理室Kが形成される。
例えば支持部材160の上面には、シリル化剤を含んだシリル化ガスを処理室K内に供給する複数のガス供給口170が形成されている。ガス供給口170は、ガス供給管171によってガス供給装置172に接続されている。本実施の形態では、シリル化剤として、例えばアミン系のシリコン化合物が用いられる。
なお、他のシリル化処理装置66〜68の構成については、上記シリル化処理装置65と同様であるので説明を省略する。
図1に示すように塗布現像処理システム1には、上述の各種処理装置やウェハ搬送体、搬送装置などの動作を制御して、ウェハ処理を実行する制御部180が設けられている。制御部180は、例えばCPUやメモリなどを備えたコンピュータにより構成され、例えばメモリに記憶されたプログラムを実行することによって、塗布現像処理システム1における後述するウェハ処理を実現できる。なお、そのウェハ処理を実現するための各種プログラムは、例えばコンピュータ読み取り可能なCDなどの記憶媒体Hに記憶されていたものであって、その記憶媒体Hから制御部180にインストールされたものであってもよい。
次に、上述の塗布現像処理システム1を用いて行われる本実施の形態にかかるウェハ処理について説明する。図5は、このウェハ処理のフロー図である。図6、図7、図8及び図9は、このウェハ処理におけるウェハWの膜構造の変化を示す説明図である。
例えば図6(a)に示すようにウェハW上には、予め下層加工膜Aが形成され、その上層には、ハードマスクなどの保護膜Bが形成されている。本実施の形態においては、下層加工膜A又は保護膜Bのいずれか、或いは両方を所定の下地膜とし、この下地膜上に所望のレジストパターンを形成する。
先ず、1回目のレジストパターンの形成処理(図5の工程S1)が開始され、図1に示すカセットC内のウェハWが、ウェハ搬送体7によって一枚ずつ取り出され、処理ステーション3の第3の処理装置群G3に属する熱処理装置60に搬送される。ウェハWは、熱処理装置60において温度調節された後、第1の搬送装置10によって例えばボトムコーティング装置23に搬送される。ボトムコーティング装置23では、例えばウェハWの表面に反射防止膜材料が塗布されて、例えば図6(b)に示すように保護膜B上に反射防止膜Dが形成される。
その後、ウェハWは、第1の搬送装置10によってアドヒージョン装置90に搬送され、疎水化処理され、その後レジスト塗布装置20に搬送される。レジスト塗布装置20では、例えばウェハWの表面にレジスト液が塗布されて、例えば図6(c)に示すように反射防止膜D上に第1のレジスト膜R1が形成される。
その後、ウェハWは、第1の搬送装置10によって例えばプリベーク装置70に搬送され、プリベークが施され、その後、ウェハWは、第2の搬送装置11によって周辺露光装置92に搬送され、周辺露光処理される。その後、ウェハWは、インターフェイスステーション5のウェハ搬送体101によって露光装置4に搬送され、図6(d)に示すようにレクチルM1を通じて、第1のレジスト膜R1に所定のパターンが露光される。
露光処理後、ウェハWは、ウェハ搬送体101によって処理ステーション3の例えば露光後ベーク装置80に搬送され、露光後ベークが施される。その後、ウェハWは、第2の搬送装置11によって現像処理装置30に搬送される。現像処理装置30において、ウェハW上のレジスト膜R1が現像され、レジスト膜R1の露光部分が溶解して、図6(e)に示すようにウェハW上に第1のレジストパターンP1が形成される。その後ウェハWは、例えば第2の搬送装置11によってポストベーク装置75に搬送され、ポストベークが施される。こうして、1回目のレジストパターン形成処理が終了する。
次に、ウェハWは、第1の搬送装置10によって例えば図4に示したシリル化処理装置65に搬送され、シリル化処理が行われる(図5の工程S2)。シリル化処理装置65では、先ずウェハWは、予め上昇して待機していた昇降ピン150に受け渡される。次に、蓋体130が下降して処理室Kが形成され、排気口132から処理室K内の排気が開始される。その後、昇降ピン150が下降してウェハWが熱板140上に載置される。こうしてウェハWが熱板140により所定の温度に加熱される。続いて、ガス供給口170から、例えばDMSDMA(ジメチルシランジメチルアミン)、DMSDEA(ジメチルシランジエチルアミン)、TMSDMA(トリメチルシランジメチルアミン)又はTMSDEA(トリメチルシランジエチルアミン)などのシリル化剤を含むシリル化ガスが処理室K内に供給される。このシリル化ガスにより、図7に示すようにウェハWの第1のレジストパターンP1の表層P1aがシリル化され、硬化される。
その後、シリル化ガスの供給が停止され、第1のレジストパターンP1のシリル化が停止される。その後、例えば所定時間排気口132からの処理室K内の排気が継続される。これにより、例えばシリル化反応により第1のレジストパターンP1の組成分子から離脱したアミン物質が、その第1のレジストパターンP1の表面付近、或いは第1のレジストパターンP1の内部から除去される。
その後、処理室K内の排気が停止され、ウェハWが熱板140から上昇される。その後、ウェハWは、シリル化処理装置65から搬出されて、一連のシリル化処理が終了する。
次に、ウェハWは、例えばカセットステーション2のカセットCに戻されることなく、2回目のレジストパターン形成処理(図5の工程S3)が開始される。
先ず、ウェハWは、シリル化処理装置65から第1の搬送装置10によって例えばレジスト塗布装置21に搬送される。レジスト塗布装置21では、ウェハWの表面にレジスト液が塗布されて、例えば図8(a)に示すように保護膜B上に第2のレジスト膜R2が形成される。このとき、第1のレジスト膜R1は、表層P1aがシリル化されており、レジスト液の溶剤に対して耐性を有するので、溶解しない。
その後、ウェハWは、第1の搬送装置10によって例えばプリベーク装置71に搬送され、プリベークが施され、その後、ウェハWは、第2の搬送装置11によって周辺露光装置92に搬送され、周辺露光処理される。その後、ウェハWは、インターフェイスステーション5のウェハ搬送体101によって露光装置4に搬送され、図8(b)に示すようにレクチルM2を通じて第2のレジスト膜R2に所定のパターンが露光される。この2回目の露光は、1回目の露光と未露光部分がずらされて行われる。
露光処理後、ウェハWは、ウェハ搬送体101によって処理ステーション3の例えば露光後ベーク装置81に搬送され、露光後ベークが施される。その後、ウェハWは、第2の搬送装置11によって現像処理装置31に搬送される。現像処理装置31において、ウェハW上のレジスト膜R2が現像され、露光部分が溶解して、図8(c)に示すようにウェハW上に第2のレジストパターンP2が形成される。その後ウェハWは、例えば第2の搬送装置11によってポストベーク装置76に搬送され、ポストベークが施され、2回目のレジストパターン形成処理が終了する。こうして、第1のレジストパターンP1と第2のレジストパターンP2が、下地膜である下層加工膜Aと保護膜B上で、位置ずらして重ねて形成され、所望のレジストパターンPが形成される。なお、本実施の形態の例では、第1のレジストパターンP1と第2のレジストパターンP2の線幅が同じに設定されており、レジストパターンPの溝が等間隔に配置されている。
その後、ウェハWは、第1の搬送装置10及びウェハ搬送体7によって、カセットステーション2のカセットCに戻される。その後ウェハWは、例えば塗布現像処理システム1からエッチング装置に搬送され、図9に示すようにレジストパターンPをマスクとして、下地膜である例えば下層加工膜Aと保護膜Bがエッチングされる(図5の工程S4)。
以上の実施の形態によれば、2回のレジストパターンの形成処理を行うダブルパターニングのプロセスにおいて、1回目のレジストパターン形成処理により形成された第1のレジストパターンP1の表面をシリル化し、その後2回目のレジストパターン形成処理を行うようにした。このため、第1のレジストパターンP1が2回目のレジスト塗布処理においてレジスト液の溶剤により溶解することなく、形状を維持できる。また、シリル化した第1のレジストパターンP1は、露光、現像に対しても耐性を有するので、2回目の露光、現像によって形状が変化することがない。この結果、従来のように1回目のレジスト層を除去したり、パターンを残すための層をレジスト層の下層に形成する必要がなく、少ない工程で簡単に微細なレジストパターンを形成できる。
また、第1のレジストパターンP1の表層をシリル化する場合、第1のレジストパターンP1の寸法の変化がないので、厳格に制御されたレジストパターンP1の寸法を維持できる。この結果、第2のレジストパターンP2と合成して、最終的に所望の寸法のレジストパターンPを形成できる。
また、第1のレジストパターンP1のシリル化後に、アミン物質を除去したので、例えばそのアミン物質が2回目のレジスト膜R2と反応することがなく、2回目のレジストパターン形成処理が適正に行われる。
以上の実施の形態において、第1のレジストパターンP1の表面がシリル化される前に、第1のレジストパターンP1に紫外線を照射してもよい。かかる場合、例えば図10に示すようにシリル化処理装置65に、紫外線照射ランプ190が設けられる。紫外線照射ランプ190は、例えば蓋体130の天井面の複数箇所に設けられる。そして、シリル化処理時には、ウェハWが熱板140に載置された後、紫外線照射ランプ190によりウェハWの第1のレジストパターンP1の表面に紫外線が照射される。この紫外線の照射により、第1のレジストパターンP1の表層の一部の分子結合が切断され、例えば第1のレジストパターンP1の表層に水酸基が増やされる。その後、シリル化ガスが供給され、上述したように第1のレジストパターンP1の表層P1aがシリル化される。
かかる例によれば、シリル化の前に第1のレジストパターンP1の表層の一部の分子結合が切断され、水酸基が増やされるので、第1のレジストパターンP1の表層がシリル化ガスと反応しやすい状態になる。このため、その後の第1のレジストパターンP1の表層のシリル化が十分かつ確実に行われる。この結果、2回目のレジストパターン形成処理において第1のレジストパターンP1の形状がより確実に維持され、最終的に所望の形状のレジストパターンPを形成できる。特にArFリソグラフィー用レジストなどの化学増幅型レジストの場合には、シリル化ガスと反応し難い性質を有するので、紫外線を照射して分子の一部を分解することにより、飛躍的にシリル化しやすくなる。
上記実施の形態では、第1のレジストパターンP1と第2のレジストパターンP2の水平方向の寸法を同じに設定していたが、第1のレジストパターンP1の水平方向の寸法を相対的に小さく設定してもよい。図11に示すように第1のレジストパターンP1の表層P1aは、シリル化されているため、第2のレジストパターンP2よりも耐エッチング性に優れている。このため、エッチング処理時に、第2のレジストパターンP2に比べて第1のレジストパターンP1の側面の削れ量が少なくなる。第1のレジストパターンP1と第2のレジストパターンP2のエッチング時の削れ量の差が大きくなると、下地膜の寸法に影響しかねない。そこで、第1のレジストパターンP1の水平方向の寸法(線幅)を予め相対的に細く設定し、エッチング時の第1のレジストパターンP1と第2のレジストパターンP2の水平方向の寸法を厳格に合わせて、下地膜に所望の寸法のパターンを形成する。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に相到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。例えば上記実施の形態では、シリル化剤としてアミン系のシリコン化合物を用いていたが、HMDS(ヘキサメチルジシザン)、TMDS(テトラメチルジシラザン)などの他のシリコン化合物を用いてもよい。また、上記実施の形態では、シリル化処理装置65において第1のレジストパターンP1周辺のアミン物質を除去していたが、塗布現像処理システム1内に別途設けられた他の装置においてアミン物質を除去してもよい。また、上記実施の形態において、レジストパターン形成処理の回数は、2回であったが3回以上の場合も本発明は適用できる。また、ウェハWの下地膜などの膜構造やレジストパターン形成処理のプロセスは、上記例に限られない。また、本発明は、ウェハ以外の例えばFPD(フラットパネルディスプレイ)、フォトマスク用のマスクレチクルなどの他の基板の処理にも適用できる。
本発明は、複数回のレジストパターンの形成処理を行う基板処理において、より少ない工程でより簡単に微細なパターンを形成する際に有用である。
塗布現像処理システムの構成を示す平面図である。 図1の塗布現像処理システムの正面図である。 図1の塗布現像処理システムの背面図である。 シリル化処理装置の構成の概略を示す説明図である。 ウェハ処理のフロー図である。 (a)は、ウェハ上に下層加工膜と保護膜が形成された状態を示す説明図である。(b)は、保護膜上に反射防止膜が形成された状態を示す説明図である。(c)は、反射防止膜上に第1のレジスト膜が形成された状態を示す説明図である。(d)は、第1のレジスト膜を露光する様子を示す説明図である。(e)は、第1のレジストパターンが形成された状態を示す説明図である。 第1のレジストパターンの表層がシリル化された状態を示す説明図である。 (a)は、保護膜上に第2のレジスト膜が形成された状態を示す説明図である。(b)は、第2のレジスト膜を露光する様子を示す説明図である。(c)は、第2のレジストパターンが形成された状態を示す説明図である。 下地膜がエッチングされた状態を示す説明図である。 紫外線照射ランプを備えたシリル化処理装置の構成を示す説明図である。 第1のレジストパターンと第2のレジストパターンのエッチング耐性を示す説明図である。
符号の説明
1 塗布現像処理システム
65 シリル化処理装置
P1 第1のレジストパターン
P2 第2のレジストパターン
W ウェハ

Claims (5)

  1. 基板の処理方法であって、
    基板の所定の下地膜の上に、複数回のレジストパターンの形成処理を施して複数のレジストパターンからなる所定のレジストパターンを形成する工程と、
    その後、前記所定のレジストパターンをマスクとして前記下地膜をエッチングする工程と、を有し、
    前後のレジストパターンの形成処理の間に、レジストパターンの表面をシリル化する工程を有することを特徴とする、基板の処理方法。
  2. 前記レジストパターンの表面をシリル化する前に、当該レジストパターンの表面に紫外線を照射する工程を有することを特徴とする、請求項1に記載の基板の処理方法。
  3. レジストパターンの表面がシリル化されてから次のレジストパターンの形成処理が開始されるまでの間に、前記シリル化されたレジストパターンから離脱したアミン物質を当該レジストパターン周辺から除去する工程を有することを特徴とする、請求項1又は2に記載の基板の処理方法。
  4. シリル化されるレジストパターンの水平方向の寸法は、シリル化されないレジストパターンよりも相対的に小さく設定されることを特徴とする、請求項1〜3のいずれかに記載の基板の処理方法。
  5. 請求項1〜4のいずれかに記載の基板の処理方法を基板の処理装置によって実行させるために、当該基板の処理装置を制御する制御部のコンピュータ上で動作するプログラムを記憶したコンピュータ読み取り可能な記憶媒体。
JP2007178283A 2007-07-06 2007-07-06 基板の処理方法及びコンピュータ読み取り可能な記憶媒体 Pending JP2009016653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007178283A JP2009016653A (ja) 2007-07-06 2007-07-06 基板の処理方法及びコンピュータ読み取り可能な記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007178283A JP2009016653A (ja) 2007-07-06 2007-07-06 基板の処理方法及びコンピュータ読み取り可能な記憶媒体

Publications (1)

Publication Number Publication Date
JP2009016653A true JP2009016653A (ja) 2009-01-22

Family

ID=40357186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007178283A Pending JP2009016653A (ja) 2007-07-06 2007-07-06 基板の処理方法及びコンピュータ読み取り可能な記憶媒体

Country Status (1)

Country Link
JP (1) JP2009016653A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272802A (ja) * 2009-05-25 2010-12-02 Tokyo Electron Ltd レジスト塗布処理方法及びレジストパターンの形成方法。

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02127645A (en) * 1988-11-08 1990-05-16 Fujitsu Ltd Formation of positive type pattern
JPH0519465A (ja) * 1991-07-09 1993-01-29 Japan Synthetic Rubber Co Ltd パターン形成方法
JPH0825577A (ja) * 1994-07-20 1996-01-30 Shin Etsu Polymer Co Ltd 複合成形品
JPH08250395A (ja) * 1995-03-13 1996-09-27 Toshiba Corp レジストパターン形成方法
JPH09205081A (ja) * 1995-12-29 1997-08-05 Hyundai Electron Ind Co Ltd 半導体素子の微細パターン形成方法
JP2000021756A (ja) * 1998-06-30 2000-01-21 Canon Inc パターン形成方法及び露光装置
JP2001135565A (ja) * 1999-11-08 2001-05-18 Sony Corp 半導体装置の製造方法
JP2002260990A (ja) * 2001-03-05 2002-09-13 Semiconductor Leading Edge Technologies Inc 微細レジストパターンの形成方法及び半導体装置
JP2002260991A (ja) * 2001-03-05 2002-09-13 Semiconductor Leading Edge Technologies Inc 微細レジストパターン、微細パターンの形成方法及び半導体装置
JP2004055766A (ja) * 2002-07-18 2004-02-19 Tokyo Electron Ltd 処理方法及び処理装置
JP2005353978A (ja) * 2004-06-14 2005-12-22 Tokyo Electron Ltd シリル化処理装置およびシリル化処理方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02127645A (en) * 1988-11-08 1990-05-16 Fujitsu Ltd Formation of positive type pattern
JPH0519465A (ja) * 1991-07-09 1993-01-29 Japan Synthetic Rubber Co Ltd パターン形成方法
JPH0825577A (ja) * 1994-07-20 1996-01-30 Shin Etsu Polymer Co Ltd 複合成形品
JPH08250395A (ja) * 1995-03-13 1996-09-27 Toshiba Corp レジストパターン形成方法
JPH09205081A (ja) * 1995-12-29 1997-08-05 Hyundai Electron Ind Co Ltd 半導体素子の微細パターン形成方法
JP2000021756A (ja) * 1998-06-30 2000-01-21 Canon Inc パターン形成方法及び露光装置
JP2001135565A (ja) * 1999-11-08 2001-05-18 Sony Corp 半導体装置の製造方法
JP2002260990A (ja) * 2001-03-05 2002-09-13 Semiconductor Leading Edge Technologies Inc 微細レジストパターンの形成方法及び半導体装置
JP2002260991A (ja) * 2001-03-05 2002-09-13 Semiconductor Leading Edge Technologies Inc 微細レジストパターン、微細パターンの形成方法及び半導体装置
JP2004055766A (ja) * 2002-07-18 2004-02-19 Tokyo Electron Ltd 処理方法及び処理装置
JP2005353978A (ja) * 2004-06-14 2005-12-22 Tokyo Electron Ltd シリル化処理装置およびシリル化処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272802A (ja) * 2009-05-25 2010-12-02 Tokyo Electron Ltd レジスト塗布処理方法及びレジストパターンの形成方法。

Similar Documents

Publication Publication Date Title
JP4853536B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
JP4364105B2 (ja) 熱処理装置、及び熱処理方法
JP4965925B2 (ja) 基板の処理システム
JP5017147B2 (ja) 基板の処理方法、プログラム及びコンピュータ記憶媒体及び基板処理システム
TWI625788B (zh) 基板處理方法、記憶媒體及加熱裝置
JP5415881B2 (ja) 疎水化処理装置、疎水化処理方法、プログラム及びコンピュータ記憶媒体
JP2007214506A (ja) 基板の処理方法及びプログラム
KR100626395B1 (ko) 노광 후 베이크 장치 및 노광 후 베이크 방법, 그리고 상기장치를 가지는 포토 리소그래피 시스템
JP6231450B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US8587763B2 (en) Substrate processing method, substrate processing system, and computer-readable recording medium recording program thereon
JP2009016653A (ja) 基板の処理方法及びコンピュータ読み取り可能な記憶媒体
JP2007188925A (ja) 基板処理方法
JP2009016657A (ja) レジストパターンの再形成方法
JP4920317B2 (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム
KR20110066081A (ko) 현상 처리 방법 및 컴퓨터 기억 매체
JP6678183B2 (ja) 基板処理方法及びコンピュータ記憶媒体
US20210318618A1 (en) Substrate treatment method and substrate treatment system
WO2011099221A1 (ja) 基板処理方法
US8420303B2 (en) Substrate processing method, computer-readable storage medium and substrate processing system
JP5059082B2 (ja) 基板の処理方法、プログラム及びコンピュータ記憶媒体
WO2008056610A1 (fr) Procédé de refusion, procédé de formation de motif et procédé de fabrication d'un transistor à couches minces ( tft )
US20080099463A1 (en) Method and processing system for rapid hotplate cool down
JP2009065000A (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2021086993A (ja) 基板処理方法および基板処理装置
JP2001210584A (ja) シリル化処理装置及びシリル化処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220