KR20080025818A - 하드 마스크 형성 방법 - Google Patents

하드 마스크 형성 방법 Download PDF

Info

Publication number
KR20080025818A
KR20080025818A KR1020060090448A KR20060090448A KR20080025818A KR 20080025818 A KR20080025818 A KR 20080025818A KR 1020060090448 A KR1020060090448 A KR 1020060090448A KR 20060090448 A KR20060090448 A KR 20060090448A KR 20080025818 A KR20080025818 A KR 20080025818A
Authority
KR
South Korea
Prior art keywords
film
pattern
photoresist
forming
photoresist pattern
Prior art date
Application number
KR1020060090448A
Other languages
English (en)
Inventor
이정훈
이창호
김영훈
박경실
김명선
양주형
이명숙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060090448A priority Critical patent/KR20080025818A/ko
Publication of KR20080025818A publication Critical patent/KR20080025818A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

미세 선폭을 갖는 하드 마스크를 형성하는 방법은, 기판 상에 제 1 막을 형성하고, 상기 제 1 막 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴 상에 상기 제 1 막보다 높은 반사도를 갖는 제 2 막을 순차적으로 형성한다. 이어서, 상기 제 2 막을 상기 포토레지스트 패턴이 노출될 때까지 제거하는 공정을 수행한 후, 상기 포토레지스트 패턴을 제거하여 제 2 패턴을 형성한다. 그리고, 상기 제 2 패턴을 식각 마스크로 사용하여 상기 제 1 막을 식각함으로써 제 1 패턴을 형성한다. 이러한 하드 마스크 형성 방법은, 미세 선폭을 갖는 포토레지스트 패턴 및 하드 마스크 패턴을 보다 미세한 선폭으로 안정적으로 가공하는 것이 가능하다.

Description

하드 마스크 형성 방법{Method of forming a hard mask}
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따른 하드 마스크 형성 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 기판 2 : 하드 마스크
10 : 대상물 11 : 박막
12 : 대상물 패턴 21 : 제 1 막
22 : 제 1 패턴 32 : 포토레지스트 패턴
41 : 제 2 막 42 : 제 2 패턴
본 발명은 식각 공정에서 식각 마스크로 사용되는 하드 마스크에 관한 것으로서, 보다 상세하게는 미세 선폭을 갖는 하드 마스크 형성 방법에 관한 것이다.
최근, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 따라서, 상기 반도체 장치의 집적도 향상을 위한 주요한 기술로서 포토리소그래피(photolithography) 공정과 같은 미세 가공 기술에 대한 디자인 룰이 엄격해지고 있다.
상기 포토리소그래피 공정은, 기판 상에 감광성 수지인 포토레지스트(photo resist)를 도포하고, 상기 포토레지스트 막 상에 광을 조사하여 소정 패턴으로 노광한 후, 현상액을 이용하여 상기 노광된 포토레지스트 막을 선택적으로 제거하여 포토레지스트 패턴을 형성한다.
여기서, 상기 리소그래피 공정의 정밀도는 노광원의 파장 크기에 의존한다.
즉, 100㎚ 이하의 최소 선폭을 갖는 미세 패턴을 형성하기 위해서는 작은 크기의 파장을 갖는 노광원이 요구되며, 예를 들어, 불화아르곤(ArF) 레이저를 노광원으로 사용하는 경우, 70㎚의 최소 선폭을 갖는 포토레지스트 패턴을 가공할 수 있다.
한편, 포토레지스트의 특성에 의하면, 최소 선폭의 3배 이상의 높이를 갖는 포토레지스트 패턴을 가공하는 것은 현실적으로 어렵기 때문에, 패턴이 미세해질수록 포토레지스트 패턴의 높이는 낮아지게 된다. 예를 들어, 상기 ArF용 포토레지스트 패턴의 경우, 70㎚의 최소 선폭을 가지므로 상기 포토레지스 패턴은 200㎚ 이상의 높이를 갖는 패턴을 형성하는 것은 현실적으로 불가능하다.
포토레지스트 패턴의 높이가 너무 낮은 경우, 식각 내구성이 낮아서 식각 마스크로서의 기능을 제대로 수행하지 못하는 문제점이 있다.
또한, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 하부 막질을 식각하는 경우, 상기 포토레지스트 패턴의 식각 내구성이 부족하여, 하부 막질 상으로 원하는 패턴을 정확하게 전사하는 데 어려움이 있다.
이와 같은 문제를 해결하기 위하여, 스핀온 카본(spin-on carbon; SOC) 막 및 스핀온 글래스(spin-on glass; SOG) 막을 하드 마스크로 이용하는 방법이 도입되었다.
종래의 하드 마스크를 형성하는 방법은, 기판 상에 스핀온 카본 막과 스핀온 글래스 막을 순차적으로 형성한 후, 상기 스핀온 글래스 막 상에 포토레지스트 패턴을 형성한다.
이어서, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 스핀온 글래스 막을 식각한 후, 상기 포토레지스트 패턴을 제거하여 스핀온 글래스 패턴을 형성하고, 상기 스핀온 글래스 패턴을 식각 마스크로 이용하여 상기 스핀온 카본 막을 식각함으로써 하드 마스크 패턴을 형성한다.
그런데, 상기 노광 공정을 수행할 때, 상기 스핀온 글래스 막의 노광원에 대한 반사도가 비교적 커서 상기 포토레지스트 패턴의 미세 선폭을 정밀하게 노광하는 데 어려움이 있었다. 또한, 상기 포토레지스트 패턴의 선폭이 균일하지 못하여, 상기 포토레지스트 패턴에 의해 후속 형성되는 상기 하드 마스크 및 패턴 미세 선폭으로 가공하는 데 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 미세 선폭을 갖는 하드 마스크 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기한 하드 마스크를 사용하여 미세 선폭을 갖는 패턴을 형성하는 방법을 제공하는 것이다.
상기 본 발명의 일 목적을 달성하기 위한 본 발명의 실시예들에 따른 미세 선폭을 갖는 패턴을 형성하기 위한 하드 마스크 형성 방법은, 기판 상에 제 1 막을 형성하고, 상기 제 1 막 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴 상에 상기 제 1 막보다 높은 반사도를 갖는 제 2 막을 순차적으로 형성한다. 이어서, 상기 제 2 막을 상기 포토레지스트 패턴이 노출될 때까지 제거하는 공정을 수행한 후, 상기 포토레지스트 패턴을 제거하여 제 2 패턴을 형성한다. 그리고, 상기 제 2 패턴을 식각 마스크로 사용하여 상기 제 1 막을 식각함으로써 제 1 패턴을 형성한다.
일 실시예로서, 상기 제 1 막은 비정질 탄소막인 스핀온 카본(spin-on carbon) 막일 수 있으며, 상기 제 2 막은 실리콘 산화막인 스핀온 글래스(spin-on glass) 막일 수 있다. 또한, 상기 제 1 막 및 제 2 막은 스핀 코팅 방법으로 형성되는 것이 바람직하다.
일 실시예로서, 상기 포토레지스트 패턴 형성 방법은, 상기 제 1 막 상에 포토레지스트를 도포하여 포토레지스트 막을 형성하고, 상기 포토레지스트 막 상으로 광을 조사하여 노광시킨다. 상기 노광된 포토레지스트 막을 소프트 베이킹 처리하여 경화시킨 후, 상기 경화된 포토레지스트 막을 현상 처리하여 형성할 수 있다. 이 때, 상기 포토레지스트 패턴은 불화아르곤(ArF)을 광원으로 이용하여 노광 공정을 수행하여 형성되는 것이 바람직하다.
상기 본 발명의 다른 목적을 달성하기 위한 본 발명의 실시예에 따른 패턴 형성 방법은, 대상물 상에 제 1 막을 형성하고, 상기 제 1 막 상에 포토레지스트 패턴을 형성한다. 이어서, 상기 포토레지스트 패턴 상에 상기 제 1 막보다 높은 반사도를 갖는 제 2 막을 형성하고, 상기 포토레지스트 패턴이 노출될 때까지 상기 제 2 막을 제거한다. 이어서, 상기 포토레지스트 패턴을 제거하여 제 2 패턴을 형성한다. 이어서, 상기 제 2 패턴을 식각 마스크로 사용하여 상기 제 1 막을 식각함으로써 제 1 패턴을 형성함으로써 상기 제 1 패턴 상에 상기 제 2 패턴이 적층된 구조를 갖는 하드 마스크를 형성한다. 이어서, 상기 하드 마스크를 식각 마스크로 사용하여 상기 대상물을 식각하고, 상기 하드 마스크를 상기 대상물로부터 제거함으로써 대상물 패턴을 형성할 수 있다.
일 실시예로서, 상기 대상물은 기판 상에 형성된 실리콘 산화막, 폴리실리콘막 또는 실리콘 질화막일 수 있다.
본 발명의 실시예들에 따르면, 기존의 하드 마스크 공정의 순서를 변경함으로써, 미세 선폭을 갖는 포토레지스트 패턴을 용이하게 형성할 수 있으며, 상기 포토레지스트 패턴의 선폭 균일도를 향상시키는 데 유리하다. 또한, 상기 포토레지스트 패턴에 의해 후속하여 형성되는 하드 마스크 및 패턴의 선폭을 미세하게 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 하드 마스크 형성 방법에 대해 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 첨부된 도면에 있어서, 기판, 층(막), 개구, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 하드 마스크 및 패턴 형성 방법을 설명하기 위한 도면이다.
본 발명에 따른 미세 선폭을 갖는 하드 마스크(2)를 형성 방법을 살펴보면, 먼저, 식각 대상이 되는 대상물(10)을 마련한다.
일 실시예로서, 상기 대상물(10)은 박막(11)이 형성된 반도체 기판(1)일 수 있다.
예를 들어, 상기 기판(1)은 실리콘 웨이퍼 또는 SOI(silicon on insulator) 웨이퍼와 같은 반도체 기판이나, 유기 기판 등의 절연 기판을 포함할 수 있다. 예를 들어, 상기 박막(11)은 실리콘 산화막, 질화막, 폴리실리콘막 및 금속막일 수 있으며, 상기 박막(11)은 세정 공정을 통해 상기 박막 표면의 오염물 등이 제거된 상태인 것이 바람직하다.
일 실시예로서, 상기 하드 마스크(2)는 상기 기판(1) 상에 직접 형성될 수 있으며, 또는 상기 하드 마스크(2)와 기판(1) 사이에 적어도 하나의 산화막 및/또는 질화막이 개재될 수 있다. 상기 하드 마스크(2)는 상기 기판 또는 산화막/질화막 상에 패턴(120을 형성하는 식각 공정의 식각 마스크로서 사용될 수 있다.
이어서, 상기 대상물(10) 상에 제 1 막(21)을 형성한다.
상기 제 1 막(21)은 비정질 탄소막인 스핀온 카본(spin-on carbon) 막으로서, 스핀 코팅 방법으로 형성하는 것이 바람직하다. 상기 스핀온 카본 막은 탄소 폴리머를 포함하는 스핀온 카본 조성물을 기판에 스핀 코팅한 후 경화시킴으로써 형성된다.
이어서, 상기 제 1 막(21) 상에 포토레지스트 패턴(32)을 형성한다.
상기 포토레지스트 패턴(32)을 형성하는 방법을 살펴보면, 우선 상기 제 1 막(21) 상에 포토레지스트를 도포한 후, 상기 포토레지스트가 도포된 기판을 소프트 베이킹 처리하여 포토레지스트 막(미도시)을 형성한다.
여기서, 상기 포토레지스트는 대상물 상에 도포되는 감광성 고분자 물질로서, 광과 선택적으로 반응하는 폴리머 수지 및 여분의 용매를 포함한다.
상기 소프트 베이킹 공정은, 상기 포토레지스트가 도포된 기판을 가열하여 상기 포토레지스트에 포함된 용매를 증발시킴으로써 상기 포토레지스트의 접착력을 증가시키고 상기 포토레지스트 막을 경화시키는 공정이다.
이어서, 상기 포토레지스트 막 상에 광을 조사하여 소정 영역을 선택적으로 노광한다.
상기 노광 공정은 248㎚ 이하의 파장을 갖는 광 또는 193㎚ 이하의 파장을 갖는 광을 이용하는 것이 바람직하다. 상기 포토레지스트 패턴(32)의 최소 선폭은 상기 노광원으로 사용되는 광의 파장 크기에 의존하므로, 상기 노광 공정에서 사용되는 광의 파장의 크기가 작을수록 미세 선폭을 갖는 포토레지스트 패턴(32)을 가공하는 데 유리하다.
일 실시예로서, 상기 노광 공정은 193㎚의 파장을 갖는 불화아르곤(ArF) 레이저를 노광원으로 사용할 수 있다. 상기 ArF를 이용하여 노광시 상기 포토레지스트 패턴(32)은 70㎚의 최소 선폭을 가진다.
이어서, 상기 노광된 포토레지스트 막을 가열 처리한 후, 상기 노광된 포토레지스트 막에 현상 공정을 수행하여 예비 포토레지스트 패턴(미도시)을 형성한다.
상기 현상 공정은 광에 반응한 포토레지스트에 대한 용해도가 큰 현상액을 이용하여, 광이 조사된 영역의 노광된 포토레지스트 막을 선택적으로 용해시키는 공정이다. 또는, 상기 현상 고정은 광에 반응하지 않은 포토레지스트에 대한 용해도가 큰 현상액을 사용하여, 광에 노광되지 않은 포토레지스트 막만을 선택적으로 용해시킬 수 있다.
다음으로, 상기 예비 포토레지스트 패턴이 형성된 기판에서 상기 현상액을 제거하는 린스 공정 및 상기 예비 포토레지스트 패턴을 경화시키는 하드 베이킹 공정을 순차적으로 수행하여 포토레지스트 패턴(32)을 형성한다.
이어서, 상기 포토레지스트 패턴(32) 상에 상기 제 1 막(21)에 비해 반사도 가 작은 제 2 막(41)을 형성한다.
상기 제 2 막(41)은 실리콘 산화막인 스핀온 글래스(spin-on glass) 막으로서, 스핀 코팅 방법으로 형성하는 것이 바람직하다. 상기 스핀온 글래스 막은 실세스퀴옥산(silsesquioxane)을 포함하는 스핀온 글래스 조성물을 기판(1)에 스핀 코팅한 후 경화시킴으로써 형성된다.
상기 포토레지스트 패턴(32)의 정밀성은 상기 노광 공정 및 상기 노광 공정에 사용되는 노광원의 파장 크기에 의존할 뿐만 아니라, 상기 포토레지스트 막의 하부에 형성되어 있는 막 상에서의 상기 노광원의 반사도에도 의존한다. 즉, 상기 노광원에 대한 상기 포토레지스트 패턴(32)의 하부 막질의 반사도가 작을수록 미세한 선폭을 갖는 포토레지스트 패턴(32)을 정밀하게 가공할 수 있으며, 상기 포토레지스트 패턴(32)의 선폭을 전체적으로 균일하게 가공할 수 있다.
예를 들어, 상기 스핀온 카본 막과 스핀온 글래스 막 상에서의 상기 ArF의 반사도를 살펴보면, 상기 스핀온 카본 막의 반사도는 0.4% 이하로서 상기 스핀온 글래스 막의 반사도 4%에 비해 매우 작다.
또한, 상기 스핀온 글래스 막은 막의 두께에 따라 상기 ArF의 반사도 변화가 매우 큰 반면, 상기 스핀온 카본 막은 막의 두께에 따라 상기 ArF의 반사도 변화가 거의 없다는 특징을 가진다.
따라서, 상기 ArF에 대한 반사도가 상대적으로 작은 상기 스핀온 카본 막 상에서 포토레지스트 패턴(32)을 형성함으로써 보다 미세한 선폭을 갖는 포토레지스트 패턴(32)을 정밀하게 형성하는 것이 가능하다.
또한, 상기 스핀온 카본 막은, 상기 ArF에 대한 반사도가 작으므로 노광 공정에서 상기 광이 산란되어 발생할 수 있는 스탠딩웨이브(standing wave) 현상을 감소시킨다.
상기 제 2 막(41)은, 도 2에 도시한 바와 같이, 상기 포토레지스트 패턴(32) 상의 홀 등을 완전히 매립하도록 코팅되는 것이 바람직하며, 상기 포토레지스트 패턴(32) 표면으로부터 일정 높이를 갖도록 형성된다.
이어서, 상기 포토레지스트 패턴(32) 상의 제 2 막(41)을 상기 포토레지스트 패턴(32)이 노출될 때까지 식각한다. 다음으로, 상기 포토레지스트 패턴(32)을 제거하여 제 2 패턴(42)을 형성한다.
상기 제 2 막(41)은 에치백(etch-back) 또는 화학기계적연마(chemical mechanical polishing, CMP) 공정을 통해 제거될 수 있다.
일 실시예로서, 상기 포토레지스트 패턴(32)은 오존 증기를 사용하는 애싱(ashing) 공정 또는 암모니아 용액을 포함하는 세정 용액을 사용하는 스트리핑(striping) 공정으로 제거된다.
이어서, 상기 제 2 패턴(42)을 식각 마스크로 사용하여 상기 제 1 막(21)을 식각하여 제 1 패턴(21)을 형성함으로써, 상기 제 1 패턴(22)과 제 2 패턴(42)이 적층된 구조를 갖는 하드 마스크(2)를 완성한다.
다음으로, 상기 하드 마스크(2)를 이용하여 패턴(12)을 형성하는 방법을 살펴보면 다음과 같다.
도 6에 도시한 바와 같이, 상기 하드 마스크 패턴(2)을 식각 마스크로 이용 하여 상기 대상물(10)을 식각한 후, 상기 기판(1) 상에서 상기 하드 마스크(2)를 제거함으로써 대상물 패턴(12)을 형성한다.
본 실시예에서는 상기 대상물(10)은 박막(11)이 형성된 기판(1)으로서, 상기 박막(11)을 식각함으로써 상기 대상물 패턴(12)을 형성하였으나, 상기 기판(1) 상에 상기 하드 마스크(2)를 직접 형성하여 상기 기판(1)을 직접 식각하여 대상물 패턴을 형성하는 실시예도 쉽게 이해 가능할 것이다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따른 하드 마스크 형성 방법은, 미세 선폭을 갖는 포토레지스트 패턴을 보다 정밀하고 안정적으로 형성할 수 있다. 또한, 상기 포토레지스트 패턴을 사용하여 미세 선폭을 갖는 하드 마스크 및 대상물 패턴을 형성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 기판 상에 제 1 막을 형성하는 단계;
    상기 제 1 막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴 상에 상기 제 1 막보다 높은 반사도를 갖는 제 2 막을 형성하는 단계;
    상기 포토레지스트 패턴이 노출될 때까지 상기 제 2 막을 제거하는 단계;
    상기 포토레지스트 패턴을 제거하여 제 2 패턴을 형성하는 단계; 및
    상기 제 2 패턴을 식각 마스크로 사용하여 상기 제 1 막을 식각함으로써 제 1 패턴을 형성하는 단계를 포함하는 하드 마스크 형성 방법.
  2. 제 1 항에 있어서, 상기 제 1 막은 비정질 탄소막인 스핀온 카본(spin-on carbon) 막인 것을 특징으로 하는 하드 마스크 형성 방법.
  3. 제 1 항에 있어서, 상기 제 2 막은 실리콘 산화막인 스핀온 글래스(spin-on glass) 막인 것을 특징으로 하는 하드 마스크 형성 방법.
  4. 제 1 항에 있어서, 상기 제 1 막 및 제 2 막은 스핀 코팅 방법으로 형성되는 것을 특징으로 하는 하드 마스크 형성 방법.
  5. 제 1 항에 있어서, 상기 포토레지스트 패턴은,
    상기 제 1 막 상에 포토레지스트를 도포하여 포토레지스트 막을 형성하는 단계;
    상기 포토레지스트 막 상으로 광을 조사하여 노광하는 단계;
    상기 노광된 포토레지스트 막을 소프트 베이킹 처리하여 경화시키는 단계;
    상기 경화된 포토레지스트 막을 현상 처리하여 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 하드 마스크 형성 방법.
  6. 제 5 항에 있어서, 상기 포토레지스트 패턴은 불화아르곤(ArF)을 광원으로 이용하여 노광 공정을 수행하여 형성되는 것을 특징으로 하는 하드 마스크 형성 방법.
  7. 대상물 상에 제 1 막을 형성하는 단계;
    상기 제 1 막 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴 상에 상기 제 1 막보다 높은 반사도를 갖는 제 2 막을 형성하는 단계;
    상기 포토레지스트 패턴이 노출될 때까지 상기 제 2 막을 제거하는 단계;
    상기 포토레지스트 패턴을 제거하여 제 2 패턴을 형성하는 단계;
    상기 제 2 패턴을 식각 마스크로 사용하여 상기 제 1 막을 식각함으로써 제 1 패턴을 형성하여 상기 제 1 패턴 상에 상기 제 2 패턴이 적층된 구조를 갖는 하 드 마스크를 형성하는 단계;
    상기 하드 마스크를 식각 마스크로 사용하여 상기 대상물을 식각하는 단계; 및
    상기 하드 마스크를 상기 대상물로부터 제거함으로써 대상물 패턴을 형성하는 단계를 포함하는 패턴 형성 방법.
  8. 제 7 항에 있어서, 상기 대상물은 기판 상에 형성된 실리콘 산화막, 폴리실리콘막 또는 실리콘 질화막인 것을 특징으로 하는 패턴 형성 방법.
KR1020060090448A 2006-09-19 2006-09-19 하드 마스크 형성 방법 KR20080025818A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060090448A KR20080025818A (ko) 2006-09-19 2006-09-19 하드 마스크 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060090448A KR20080025818A (ko) 2006-09-19 2006-09-19 하드 마스크 형성 방법

Publications (1)

Publication Number Publication Date
KR20080025818A true KR20080025818A (ko) 2008-03-24

Family

ID=39413476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060090448A KR20080025818A (ko) 2006-09-19 2006-09-19 하드 마스크 형성 방법

Country Status (1)

Country Link
KR (1) KR20080025818A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919564B1 (ko) * 2007-06-29 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US9892915B2 (en) 2015-12-24 2018-02-13 Samsung Electronics Co., Ltd. Hard mask composition, carbon nanotube layer structure, pattern forming method, and manufacturing method of semiconductor device
KR20190063096A (ko) * 2017-11-29 2019-06-07 삼성에스디아이 주식회사 패턴 형성 방법
CN111009462A (zh) * 2019-12-17 2020-04-14 中国科学院微电子研究所 一种钽掩模的制备方法
WO2020184904A1 (ko) * 2019-03-13 2020-09-17 영창케미칼 주식회사 반도체 제조 공정에 있어서 식각 패턴 신규 형성 방법
CN113035695A (zh) * 2021-02-25 2021-06-25 泉芯集成电路制造(济南)有限公司 一种掩膜结构的制备方法、半导体器件及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919564B1 (ko) * 2007-06-29 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7972766B2 (en) 2007-06-29 2011-07-05 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
US9892915B2 (en) 2015-12-24 2018-02-13 Samsung Electronics Co., Ltd. Hard mask composition, carbon nanotube layer structure, pattern forming method, and manufacturing method of semiconductor device
KR20190063096A (ko) * 2017-11-29 2019-06-07 삼성에스디아이 주식회사 패턴 형성 방법
WO2020184904A1 (ko) * 2019-03-13 2020-09-17 영창케미칼 주식회사 반도체 제조 공정에 있어서 식각 패턴 신규 형성 방법
CN111009462A (zh) * 2019-12-17 2020-04-14 中国科学院微电子研究所 一种钽掩模的制备方法
CN111009462B (zh) * 2019-12-17 2022-11-15 中国科学院微电子研究所 一种钽掩模的制备方法
CN113035695A (zh) * 2021-02-25 2021-06-25 泉芯集成电路制造(济南)有限公司 一种掩膜结构的制备方法、半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
CN106226998B (zh) 光刻方法
JP4885930B2 (ja) リソグラフィによるダブルパターンニング方法
US8530147B2 (en) Patterning process
JP5254049B2 (ja) パターン形成方法及び半導体装置の製造方法
JP5086283B2 (ja) パターン形成方法及び半導体装置の製造方法
US9378974B2 (en) Method for chemical polishing and planarization
KR20080025818A (ko) 하드 마스크 형성 방법
US6764946B1 (en) Method of controlling line edge roughness in resist films
US7638267B2 (en) Pattern forming method and manufacturing method of semiconductor device
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
US7125645B2 (en) Composite photoresist for pattern transferring
KR20070112959A (ko) 패턴형성용 레진 조성물 및 이를 이용하는 인-플레인프린팅 공정방법
JP2005286314A (ja) レジスト膜の剥離方法およびリワーク方法、ならびにレジスト膜の剥離装置およびリワーク装置
JP2009139695A (ja) 半導体装置の製造方法
US20060147846A1 (en) Method of forming photoresist pattern and semiconductor device employing the same
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
JP2010118501A (ja) 半導体装置の製造方法
US7595145B2 (en) Method of forming pattern of semiconductor device
KR20080092154A (ko) 반도체 소자의 미세 패턴 형성방법
KR20090122649A (ko) 반도체 소자 패턴의 해상도 향상 방법
JP2005084312A (ja) レジストパターニング方法及び半導体装置の製造方法
JP2006186020A (ja) 半導体装置の製造方法
JP2005136430A (ja) パターン形成方法
JP2000114133A (ja) 半導体装置の製造方法
KR19990003517A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination