CN113035695A - 一种掩膜结构的制备方法、半导体器件及其制备方法 - Google Patents

一种掩膜结构的制备方法、半导体器件及其制备方法 Download PDF

Info

Publication number
CN113035695A
CN113035695A CN202110211225.1A CN202110211225A CN113035695A CN 113035695 A CN113035695 A CN 113035695A CN 202110211225 A CN202110211225 A CN 202110211225A CN 113035695 A CN113035695 A CN 113035695A
Authority
CN
China
Prior art keywords
layer
substrate
preparation
soc
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110211225.1A
Other languages
English (en)
Inventor
左文娟
成浩
尤扬智
曾鸿儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Original Assignee
Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanxin Integrated Circuit Manufacturing Jinan Co Ltd filed Critical Quanxin Integrated Circuit Manufacturing Jinan Co Ltd
Priority to CN202110211225.1A priority Critical patent/CN113035695A/zh
Publication of CN113035695A publication Critical patent/CN113035695A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/092—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by backside coating or layers, by lubricating-slip layers or means, by oxygen barrier layers or by stripping-release layers or means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供了一种掩膜结构的制备方法、半导体器件及其制备方法，无需在SOC层和SOG层之间及在SOG层和光刻胶层之间制备粘合剂结构，仅仅需要在衬底的亲水性表面和SOC层之间形成粘合剂层即可，进而能够降低掩膜结构的制备难度和成本。并且，由于仅需要在衬底和SOC层之间形成粘合剂层，因此所需粘合剂材料较少，在制备光刻胶层前能够保证制备腔体内粘合剂材料的充分排放，避免粘合剂材料出现结晶而掉落至光刻胶层表面的情况出现，保证光刻胶层的制备质量较高，改善了掩膜结构制备过程中出现的缺陷的情况。

Description

一种掩膜结构的制备方法、半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，更为具体地说，涉及一种掩膜结构的制备方法、半导体器件及其制备方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小半导体器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制，而半导体器件的关键尺寸与掩膜结构有着密切的关联，因此，掩膜结构的制备显得十分关键。现有掩膜结构的制备过程较为繁琐且成本高，而且易出现缺陷的情况。
发明内容
有鉴于此，本发明提供了一种掩膜结构的制备方法、半导体器件及其制备方法，有效地解决了现有技术存在的技术问题，降低了掩膜结构的制备难度和成本，同时改善了掩膜结构制备过程中出现的缺陷的情况。
为实现上述目的，本发明提供的技术方案如下：
一种掩膜结构的制备方法，包括：
提供衬底，所述衬底具有亲水性表面；
在所述衬底的亲水性表面上形成粘合剂层；
在所述粘合剂层背离所述衬底一侧的表面上形成SOC层；
在所述SOC层背离所述衬底一侧的表面上形成SOG层；
在所述SOG层背离所述衬底一侧的表面上形成光刻胶层。
可选的，形成所述粘合剂层完毕后且在形成所述SOC层之前的时间范围为55-65s，包括端点值。
可选的，所述衬底为晶圆。
可选的，所述粘合剂层为HMDS层。
相应的，本发明还提供了一种半导体器件的制备方法，包括：
提供衬底，所述衬底具有亲水性表面；
在所述衬底的亲水性表面上形成粘合剂层；
在所述粘合剂层背离所述衬底一侧的表面上形成SOC层；
在所述SOC层背离所述衬底一侧的表面上形成SOG层；
在所述SOG层背离所述衬底一侧的表面上形成光刻胶层。
可选的，形成所述粘合剂层完毕后且在形成所述SOC层之前的时间范围为55-65s，包括端点值。
可选的，所述衬底为晶圆。
可选的，所述粘合剂层为HMDS层。
相应的，本发明还提供了一种半导体器件，采用上述的半导体器件的制备方法制备而成。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种掩膜结构的制备方法、半导体器件及其制备方法，包括：提供衬底，所述衬底具有亲水性表面；在所述衬底的亲水性表面上形成粘合剂层；在所述粘合剂层背离所述衬底一侧的表面上形成SOC层；在所述SOC层背离所述衬底一侧的表面上形成SOG层；在所述SOG层背离所述衬底一侧的表面上形成光刻胶层。
由上述内容可知，本发明提供的技术方案，无需在SOC层和SOG层之间及在SOG层和光刻胶层之间制备粘合剂结构，仅仅需要在衬底的亲水性表面和SOC层之间形成粘合剂层即可，进而能够降低掩膜结构的制备难度和成本。并且，由于仅需要在衬底和SOC层之间形成粘合剂层，因此所需粘合剂材料较少，在制备光刻胶层前能够保证制备腔体内粘合剂材料的充分排放，避免粘合剂材料出现结晶而掉落至光刻胶层表面的情况出现，保证光刻胶层的制备质量较高，改善了掩膜结构制备过程中出现的缺陷的情况。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种掩膜结构的制备方法的流程图；
图2a-图2e为图1中各步骤相应的结构示意图；
图3为本发明实施例提供的另一种掩膜结构的制备方法的流程图；
图4为本发明实施例提供的一种半导体器件的制备方法的流程图；
图5为本发明实施例提供的另一种半导体器件的制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小半导体器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制，而半导体器件的关键尺寸与掩膜结构有着密切的关联，因此，掩膜结构的制备显得十分关键。现有掩膜结构的制备过程较为繁琐且成本高，而且易出现缺陷的情况。
基于此，本发明实施例提供了一种掩膜结构的制备方法、半导体器件及其制备方法，有效地解决了现有技术存在的技术问题，降低了掩膜结构的制备难度和成本，同时改善了掩膜结构制备过程中出现的缺陷的情况。
为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图5对本发明实施例提供的技术方案进行详细的描述。
参考图1所示，为本发明实施例提供的一种掩膜结构的制备方法的流程图，其中，掩膜结构的制备方法包括：
S1、提供衬底，所述衬底具有亲水性表面。
S2、在所述衬底的亲水性表面上形成粘合剂层。
S3、在所述粘合剂层背离所述衬底一侧的表面上形成SOC(silicon on carbon)层。
S4、在所述SOC层背离所述衬底一侧的表面上形成SOG(silicon on glass)层。
S5、在所述SOG层背离所述衬底一侧的表面上形成光刻胶层。
在SOG层上形成光刻胶层后，后续进行曝光、显影、刻蚀等工艺形成衬底上的掩膜结构，对此与现有技术相同，故本发明不做多余赘述。
可以理解的，本发明实施例提供的衬底具有亲水性表面，而SOC层、SOG层和光刻胶层为疏水性质，通过在亲水性表面形成粘合剂层，能够取代衬底的亲水性表面的羟基而使得粘合剂层背离衬底一侧表面为疏水性。进而，在粘合剂层背离衬底一侧形成的疏水性良好的表面上形成SOC层，能够提高衬底与SOC层之间的粘附稳定性；同时，由于SOC层、SOG层和光刻胶层均为疏水性，因此在SOC层上直接形成SOG层，在SOG层上直接形成光刻胶层，同样能够保证SOC层和SOG层之间及SOG层和光刻胶层之间的粘附稳定性，进而保证衬底至光刻胶层之间粘附稳定性高。
本发明实施例提供的技术方案，无需在SOC层和SOG层之间及在SOG层和光刻胶层之间制备粘合剂结构，仅仅需要在衬底的亲水性表面和SOC层之间形成粘合剂层即可，进而能够降低掩膜结构的制备难度和成本。并且，由于仅需要在衬底和SOC层之间形成粘合剂层，因此所需粘合剂材料较少，在制备光刻胶层前能够保证制备腔体内粘合剂材料的充分排放，避免粘合剂材料出现结晶而掉落至光刻胶层表面的情况出现，保证光刻胶层的制备质量较高，改善了掩膜结构制备过程中出现的缺陷的情况。
下面结合图2a至图2e对本发明实施例提供的掩膜结构的制备方法进行更详细的描述，图2a至图2e为图1中各步骤相应的结构示意图。
如图2a所示，对应步骤S1，提供衬底100，所述衬底100具有亲水性表面。
在本发明一实施例中，本发明所提供的所述衬底可以为晶圆，对此本发明不做具体限制。
如图2b所示，对应步骤S2，在所述衬底100的亲水性表面上形成粘合剂层200。
在本发明一实施例中，本发明提供的所述粘合剂层为HMDS(六甲基二硅胺)层，其中，可以采用蒸汽涂布工艺在衬底的亲水性表面上形成HMDS层，对此本发明不做具体限制。
如图2c所示，对应步骤S3，在所述粘合剂层200背离所述衬底100一侧的表面上形成SOC(silicon on carbon)层300。
如图2d所示，对应步骤S5，在所述SOC层300背离所述衬底100一侧的表面上形成SOG(silicon on glass)层400。其中，本发明实施例提供的SOC层和SOG层材质与现有技术相同，故不做多余赘述。
如图2e所示，对应步骤S5，在所述SOG层400背离所述衬底100一侧的表面上形成光刻胶层500。
在本发明一实施例中，本发明通过优化SOC层开始制备的时间节点，避免粘合剂层暴露时间过长而导致其性能降低的情况出现，即本发明实施例提供的形成所述粘合剂层完毕后且在形成所述SOC层之前的时间范围为55-65s，包括端点值。结合图3所示，为本发明实施例提供的另一种掩膜结构的制备方法的流程图，其中，制备方法包括：
S1、提供衬底，所述衬底具有亲水性表面。
S2、在所述衬底的亲水性表面上形成粘合剂层。
S3、自形成所述粘合剂层完毕后的55-65s时间范围内起，在所述粘合剂层背离所述衬底一侧的表面上形成SOC层。
S4、在所述SOC层背离所述衬底一侧的表面上形成SOG层。
S5、在所述SOG层背离所述衬底一侧的表面上形成光刻胶层。
可以理解的，本发明实施例优化了制备粘合剂层完毕后，制备SOC层的起始时间节点，进而能够避免粘合剂层暴露时间过长而导致其性能降低的情况出现。
相应的，本发明实施例还提供了一种半导体器件的制备方法。如图4所示，为本发明实施例提供的一种半导体器件的制备方法的流程图，其中，半导体器件的制备方法包括：
S1’、提供衬底，所述衬底具有亲水性表面。
S2’、在所述衬底的亲水性表面上形成粘合剂层。
S3’、在所述粘合剂层背离所述衬底一侧的表面上形成SOC层。
S4’、在所述SOC层背离所述衬底一侧的表面上形成SOG层。
S5’、在所述SOG层背离所述衬底一侧的表面上形成光刻胶层。
在SOG层上形成光刻胶层后，后续进行曝光、显影、刻蚀等工艺形成衬底上的掩膜结构，而后根据掩膜结构对衬底进行刻蚀等工艺形成半导体器件，对此与现有技术相同，故本发明不做多余赘述。
可以理解的，本发明实施例提供的衬底具有亲水性表面，而SOC层、SOG层和光刻胶层为疏水性质，通过在亲水性表面形成粘合剂层，能够取代衬底的亲水性表面的羟基而使得粘合剂层背离衬底一侧表面为疏水性。进而，在粘合剂层背离衬底一侧形成的疏水性良好的表面上形成SOC层，能够提高衬底与SOC层之间的粘附稳定性；同时，由于SOC层、SOG层和光刻胶层均为疏水性，因此在SOC层上直接形成SOG层，在SOG层上直接形成光刻胶层，同样能够保证SOC层和SOG层之间及SOG层和光刻胶层之间的粘附稳定性，进而保证衬底至光刻胶层之间粘附稳定性高。
在本发明一实施例中，本发明通过优化SOC层开始制备的时间节点，避免粘合剂层暴露时间过长而导致其性能降低的情况出现，即本发明实施例提供的形成所述粘合剂层完毕后且在形成所述SOC层之前的时间范围为55-65s，包括端点值。结合图5所示，为本发明实施例提供的另一种半导体器件的制备方法的流程图，其中，制备方法包括：
S1’、提供衬底，所述衬底具有亲水性表面。
S2’、在所述衬底的亲水性表面上形成粘合剂层。
S3’、自形成所述粘合剂层完毕后的55-65s时间范围内起，在所述粘合剂层背离所述衬底一侧的表面上形成SOC层。
S4’、在所述SOC层背离所述衬底一侧的表面上形成SOG层。
S5’、在所述SOG层背离所述衬底一侧的表面上形成光刻胶层。
可以理解的，本发明实施例优化了制备粘合剂层完毕后，制备SOC层的起始时间节点，进而能够避免粘合剂层暴露时间过长而导致其性能降低的情况出现。
在本发明上述任意一实施例中，本发明提供的所述衬底为晶圆，对此本发明不做具体限制。
在本发明上述任意一实施例中，本发明提供的所述粘合剂层为HMDS层，对此本发明不做具体限制。
相应的，本发明实施例还提供了一种半导体器件，采用上述任意一实施例提供的半导体器件的制备方法制备而成。
本发明实施例提供了一种掩膜结构的制备方法、半导体器件及其制备方法，包括：提供衬底，所述衬底具有亲水性表面；在所述衬底的亲水性表面上形成粘合剂层；在所述粘合剂层背离所述衬底一侧的表面上形成SOC层；在所述SOC层背离所述衬底一侧的表面上形成SOG层；在所述SOG层背离所述衬底一侧的表面上形成光刻胶层。
由上述内容可知，本发明实施例提供的技术方案，无需在SOC层和SOG层之间及在SOG层和光刻胶层之间制备粘合剂结构，仅仅需要在衬底的亲水性表面和SOC层之间形成粘合剂层即可，进而能够降低掩膜结构的制备难度和成本。并且，由于仅需要在衬底和SOC层之间形成粘合剂层，因此所需粘合剂材料较少，在制备光刻胶层前能够保证制备腔体内粘合剂材料的充分排放，避免粘合剂材料出现结晶而掉落至光刻胶层表面的情况出现，保证光刻胶层的制备质量较高，改善了掩膜结构制备过程中出现的缺陷的情况。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种掩膜结构的制备方法，其特征在于，包括：
提供衬底，所述衬底具有亲水性表面；
在所述衬底的亲水性表面上形成粘合剂层；
在所述粘合剂层背离所述衬底一侧的表面上形成SOC层；
在所述SOC层背离所述衬底一侧的表面上形成SOG层；
在所述SOG层背离所述衬底一侧的表面上形成光刻胶层。
2.根据权利要求1所述的掩膜结构的制备方法，其特征在于，形成所述粘合剂层完毕后且在形成所述SOC层之前的时间范围为55-65s，包括端点值。
3.根据权利要求1所述的掩膜结构的制备方法，其特征在于，所述衬底为晶圆。
4.根据权利要求1所述的掩膜结构的制备方法，其特征在于，所述粘合剂层为HMDS层。
5.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，所述衬底具有亲水性表面；
在所述衬底的亲水性表面上形成粘合剂层；
在所述粘合剂层背离所述衬底一侧的表面上形成SOC层；
在所述SOC层背离所述衬底一侧的表面上形成SOG层；
在所述SOG层背离所述衬底一侧的表面上形成光刻胶层。
6.根据权利要求5所述的半导体器件的制备方法，其特征在于，形成所述粘合剂层完毕后且在形成所述SOC层之前的时间范围为55-65s，包括端点值。
7.根据权利要求5所述的半导体器件的制备方法，其特征在于，所述衬底为晶圆。
8.根据权利要求5所述的半导体器件的制备方法，其特征在于，所述粘合剂层为HMDS层。
9.一种半导体器件，其特征在于，采用权利要求5-8任意一项所述的半导体器件的制备方法制备而成。
CN202110211225.1A 2021-02-25 2021-02-25 一种掩膜结构的制备方法、半导体器件及其制备方法 Pending CN113035695A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110211225.1A CN113035695A (zh) 2021-02-25 2021-02-25 一种掩膜结构的制备方法、半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110211225.1A CN113035695A (zh) 2021-02-25 2021-02-25 一种掩膜结构的制备方法、半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113035695A true CN113035695A (zh) 2021-06-25

Family

ID=76462367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110211225.1A Pending CN113035695A (zh) 2021-02-25 2021-02-25 一种掩膜结构的制备方法、半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113035695A (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070093177A (ko) * 2006-03-13 2007-09-18 삼성전자주식회사 하드 마스크 및 실리콘을 포함하는 포토레지스트 제거방법, 이를 이용한 패턴 형성 방법
KR20080025818A (ko) * 2006-09-19 2008-03-24 삼성전자주식회사 하드 마스크 형성 방법
US20080090180A1 (en) * 2006-10-16 2008-04-17 Dongbu Hitek Co., Ltd. Method of fabricating semiconductor device
KR20080061851A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20090111243A1 (en) * 2007-10-26 2009-04-30 Didier Landru Soi substrates with a fine buried insulating layer
CN101625968A (zh) * 2009-08-04 2010-01-13 上海集成电路研发中心有限公司 提高湿法刻蚀性能的方法
CN102169288A (zh) * 2010-12-02 2011-08-31 南京大学扬州光电研究院 一种在蓝宝石基板上进行光刻的方法
US20110244639A1 (en) * 2010-03-31 2011-10-06 Dai Nippon Printing Co., Ltd. Method for manufacturing a pattern formed body, method for manufacturing a functional element, and method for manufacturing a semiconductor element
CN103885300A (zh) * 2014-03-19 2014-06-25 南京晶奥微光电技术有限公司 一种疏水表面光刻工艺
US20170076940A1 (en) * 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Pattern forming method
US20180174837A1 (en) * 2016-12-15 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Material composition and process for substrate modification
CN108666325A (zh) * 2018-05-24 2018-10-16 京东方科技集团股份有限公司 一种tft基板的制备方法、tft基板及显示装置
CN110942981A (zh) * 2019-12-10 2020-03-31 上海华力微电子有限公司 涂胶方法及半导体结构
CN111009462A (zh) * 2019-12-17 2020-04-14 中国科学院微电子研究所 一种钽掩模的制备方法
US20200294796A1 (en) * 2019-03-14 2020-09-17 Toshiba Memory Corporation Pattern forming method

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070093177A (ko) * 2006-03-13 2007-09-18 삼성전자주식회사 하드 마스크 및 실리콘을 포함하는 포토레지스트 제거방법, 이를 이용한 패턴 형성 방법
KR20080025818A (ko) * 2006-09-19 2008-03-24 삼성전자주식회사 하드 마스크 형성 방법
US20080090180A1 (en) * 2006-10-16 2008-04-17 Dongbu Hitek Co., Ltd. Method of fabricating semiconductor device
KR20080061851A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20090111243A1 (en) * 2007-10-26 2009-04-30 Didier Landru Soi substrates with a fine buried insulating layer
CN101625968A (zh) * 2009-08-04 2010-01-13 上海集成电路研发中心有限公司 提高湿法刻蚀性能的方法
US20110244639A1 (en) * 2010-03-31 2011-10-06 Dai Nippon Printing Co., Ltd. Method for manufacturing a pattern formed body, method for manufacturing a functional element, and method for manufacturing a semiconductor element
CN102169288A (zh) * 2010-12-02 2011-08-31 南京大学扬州光电研究院 一种在蓝宝石基板上进行光刻的方法
CN103885300A (zh) * 2014-03-19 2014-06-25 南京晶奥微光电技术有限公司 一种疏水表面光刻工艺
US20170076940A1 (en) * 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Pattern forming method
US20180174837A1 (en) * 2016-12-15 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Material composition and process for substrate modification
CN108666325A (zh) * 2018-05-24 2018-10-16 京东方科技集团股份有限公司 一种tft基板的制备方法、tft基板及显示装置
US20200294796A1 (en) * 2019-03-14 2020-09-17 Toshiba Memory Corporation Pattern forming method
CN110942981A (zh) * 2019-12-10 2020-03-31 上海华力微电子有限公司 涂胶方法及半导体结构
CN111009462A (zh) * 2019-12-17 2020-04-14 中国科学院微电子研究所 一种钽掩模的制备方法

Similar Documents

Publication Publication Date Title
US20110171585A1 (en) Photolithography Method
US20120238097A1 (en) Method for fabricating fine line
JP2002217092A (ja) レジストパターンの形成方法および半導体装置の製造方法
JP4220229B2 (ja) 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法
JP4648134B2 (ja) Ｓｏｉ基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
CN111983893B (zh) 一种应用于表面有台阶的晶圆的涂胶及光刻方法
CN113035695A (zh) 一种掩膜结构的制备方法、半导体器件及其制备方法
US11640923B2 (en) Method for manufacturing FDSOI
US20120276745A1 (en) Method for fabricating hole pattern in semiconductor device
CN116088274A (zh) 半导体结构及其制造方法
CN102820260A (zh) 提高通孔图形性能表现的方法
JP2001135565A (ja) 半導体装置の製造方法
US20070231752A1 (en) Method for Shrinking Opening Sizes of a Photoresist Pattern
JPH09134862A (ja) レジストパターンの形成方法
JPH10340852A (ja) 転写マスク用基板及び該基板を用いた転写マスクの製造方法
JP5803517B2 (ja) 反射型マスクおよびマスクブランク、その製造方法
US20130130503A1 (en) Method for fabricating ultra-fine nanowire
JP2004356363A (ja) Ｅｂマスクの製造方法及びｅｂマスク並びに露光方法
CN102214597A (zh) 浅沟槽隔离结构及其加工方法和半导体器件制造方法
CN111968996B (zh) 一种改善微透镜工艺中拉线异常的方法
US20230116440A1 (en) Top via structure made with bi-layer template
JPS5893353A (ja) 半導体装置の製造方法
JP2002075836A (ja) 転写マスクの製造方法及びそれにより得られた転写マスク
JP2004200659A (ja) 微細パターン形成方法
CN102902153A (zh) 相移光掩模制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210625