JP2002217092A - レジストパターンの形成方法および半導体装置の製造方法 - Google Patents
レジストパターンの形成方法および半導体装置の製造方法Info
- Publication number
- JP2002217092A JP2002217092A JP2001013285A JP2001013285A JP2002217092A JP 2002217092 A JP2002217092 A JP 2002217092A JP 2001013285 A JP2001013285 A JP 2001013285A JP 2001013285 A JP2001013285 A JP 2001013285A JP 2002217092 A JP2002217092 A JP 2002217092A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- contact hole
- pattern
- mask
- hole pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】コンタクトホールパターンが存在しない領域で
も、レジストの脱保護反応を進行させ、レジスト表面部
分を親水性にして現像欠陥の発生を少なくする。 【解決手段】高解像度化学増幅系レジストを用いてこの
レジスト内に所定マスクパターンのマスク１によりコン
タクトホールパターンを形成するレジストパターンの形
成方法において、前記レジストを露光する際に、コンタ
クトホールパターンが存在する領域２は、所定コンタク
トホールパターンのあるマスクにより十分な露光量で露
光してコンタクトホールパターン４を形成すると共に、
前記コンタクトホールパターンが存在しない領域３を十
分低い露光量で露光することにより、この領域３の前記
レジストの表面をわずかに膜べりさせ、このレジストの
表面を親水性にする。
も、レジストの脱保護反応を進行させ、レジスト表面部
分を親水性にして現像欠陥の発生を少なくする。 【解決手段】高解像度化学増幅系レジストを用いてこの
レジスト内に所定マスクパターンのマスク１によりコン
タクトホールパターンを形成するレジストパターンの形
成方法において、前記レジストを露光する際に、コンタ
クトホールパターンが存在する領域２は、所定コンタク
トホールパターンのあるマスクにより十分な露光量で露
光してコンタクトホールパターン４を形成すると共に、
前記コンタクトホールパターンが存在しない領域３を十
分低い露光量で露光することにより、この領域３の前記
レジストの表面をわずかに膜べりさせ、このレジストの
表面を親水性にする。
Description
【０００１】
【発明の属する技術分野】本発明は、レジストパターン
形成方法および半導体装置の製造方法に関し、特にコン
タクトホールパターンのない領域にも現像欠陥を少なく
した半導体装置の製造方法に関する。
形成方法および半導体装置の製造方法に関し、特にコン
タクトホールパターンのない領域にも現像欠陥を少なく
した半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法において
は、所定マスクパターンのマスクを用いてレジストを露
光し、レジストパターンを形成し、このレジストパター
ンを用いて基板にコンタクトホールや配線層を形成し、
半導体装置を製造していた。
は、所定マスクパターンのマスクを用いてレジストを露
光し、レジストパターンを形成し、このレジストパター
ンを用いて基板にコンタクトホールや配線層を形成し、
半導体装置を製造していた。
【０００３】このレジストパターンを用いてコンタクト
ホールを形成する場合、例えば、図３（ａ）（ｂ）の半
導体装置用マスクパターンの平面図およびその拡大図に
示すように、コンタクトホールパターン４のあるマスク
領域２とコンタクトホールパターンが存在しないマスク
領域３ａとをもつ半導体装置用マスクパターン１ａがあ
る。このコンタクトホールパターンのあるマスク領域２
は、コンタクトホール４の部分が露光の透過率１００％
で、コンタクトホール４以外の部分が透過率０％の遮光
部となっており、コンタクトホールパターンが存在しな
いマスク領域３ａも、透過率０％の遮光部となってい
る。このようなマスクパターンをもつ半導体装置として
は、ＤＲＡＭなどのメモリがあり、その容量領域や周辺
部ではコンタクトホールのない領域がある。
ホールを形成する場合、例えば、図３（ａ）（ｂ）の半
導体装置用マスクパターンの平面図およびその拡大図に
示すように、コンタクトホールパターン４のあるマスク
領域２とコンタクトホールパターンが存在しないマスク
領域３ａとをもつ半導体装置用マスクパターン１ａがあ
る。このコンタクトホールパターンのあるマスク領域２
は、コンタクトホール４の部分が露光の透過率１００％
で、コンタクトホール４以外の部分が透過率０％の遮光
部となっており、コンタクトホールパターンが存在しな
いマスク領域３ａも、透過率０％の遮光部となってい
る。このようなマスクパターンをもつ半導体装置として
は、ＤＲＡＭなどのメモリがあり、その容量領域や周辺
部ではコンタクトホールのない領域がある。
【０００４】この場合の半導体装置の製造方法として、
例えばコンタクトホールや配線層をもった半導体装置の
製造方法として、特開２０００―１２５４１号公報に示
された製造方法がある。なお、この製造方法では、コン
タクトホールと所定厚さの配線層とを同時に形成するこ
とを特徴としているが、この点は本発明に関係ないため
簡単に説明する。この半導体装置の製造方法を図４によ
り説明する。
例えばコンタクトホールや配線層をもった半導体装置の
製造方法として、特開２０００―１２５４１号公報に示
された製造方法がある。なお、この製造方法では、コン
タクトホールと所定厚さの配線層とを同時に形成するこ
とを特徴としているが、この点は本発明に関係ないため
簡単に説明する。この半導体装置の製造方法を図４によ
り説明する。
【０００５】図４（ａ）（ｂ）は半導体装置の製造工程
を示す断面図である。まず、図４（ａ）に示すように、
半導体基板１１上に通常のプロセスにより配線１５を有
する絶縁膜１２を形成し、この表面にＢＰＳＧなどの層
間絶縁膜１３を形成し、この層間絶縁膜１３上にレジス
ト１４ａを形成する。このレジスト１４ａは、所定マス
クにより、ホール部分をレジストを除去したコンタクト
ホールパターン１６や、配線領域のためにレジストを所
定の厚さ除去した配線溝パターン２２のあるレジストパ
ターン（１４ａ）が設けられる。
を示す断面図である。まず、図４（ａ）に示すように、
半導体基板１１上に通常のプロセスにより配線１５を有
する絶縁膜１２を形成し、この表面にＢＰＳＧなどの層
間絶縁膜１３を形成し、この層間絶縁膜１３上にレジス
ト１４ａを形成する。このレジスト１４ａは、所定マス
クにより、ホール部分をレジストを除去したコンタクト
ホールパターン１６や、配線領域のためにレジストを所
定の厚さ除去した配線溝パターン２２のあるレジストパ
ターン（１４ａ）が設けられる。
【０００６】次に、図４（ｂ）に示すように、そのレジ
ストパターン１４ａをマスクとして層間絶縁膜１３をエ
ッチングして、コンタクトホール１８や配線溝２３を形
成する。その後、スパッタリングなどにより導電膜を付
着させて、その表面を平坦化させコンタクトホール１８
や配線溝１９を埋めて配線層としている。
ストパターン１４ａをマスクとして層間絶縁膜１３をエ
ッチングして、コンタクトホール１８や配線溝２３を形
成する。その後、スパッタリングなどにより導電膜を付
着させて、その表面を平坦化させコンタクトホール１８
や配線溝１９を埋めて配線層としている。
【０００７】このような半導体装置の製造方法では、層
間絶縁膜１３をもつ加工基板上に、化学増幅系レジスト
を塗布した後、所定レジストパターン１４ａをマスクと
して露光を行う。その露光後ベークを行い、ＴＭＡＨ水
溶液にて現像を行う。このレジストパターンをもつマス
クは、コンタクトホール部分のみ光が透過し、それ以外
の部分は遮光されている。
間絶縁膜１３をもつ加工基板上に、化学増幅系レジスト
を塗布した後、所定レジストパターン１４ａをマスクと
して露光を行う。その露光後ベークを行い、ＴＭＡＨ水
溶液にて現像を行う。このレジストパターンをもつマス
クは、コンタクトホール部分のみ光が透過し、それ以外
の部分は遮光されている。
【０００８】
【発明が解決しようとする課題】上述した半導体装置の
製造方法では、高解像度の化学増幅系レジストを用いて
コンタクトホールパターン１４ａを形成した場合、現像
欠陥が発生する。この現像欠陥は、特にパターン密度が
低い部分に発生しやすい問題がある。
製造方法では、高解像度の化学増幅系レジストを用いて
コンタクトホールパターン１４ａを形成した場合、現像
欠陥が発生する。この現像欠陥は、特にパターン密度が
低い部分に発生しやすい問題がある。
【０００９】この半導体装置のマスクパターンでは、図
３（ａ）（ｂ）のように、コンタクトホールパターンの
あるマスク領域２では、コンタクトホールパターン部４
が露光の透過率１００％で、遮光部５が透過率０％とな
り、コンタクトホールパターン部分のみが露光され、ま
たコンタクトホールパターンのないマスク領域３ａで
は、露光の透過率０％で、全く露光されないため、レジ
スト表面が疎水性のままである。そのため露光後に現像
液をレジスト上に液盛りする際および現像後のリンスを
スピン乾燥する際に、上述した現像欠陥が発生する。
３（ａ）（ｂ）のように、コンタクトホールパターンの
あるマスク領域２では、コンタクトホールパターン部４
が露光の透過率１００％で、遮光部５が透過率０％とな
り、コンタクトホールパターン部分のみが露光され、ま
たコンタクトホールパターンのないマスク領域３ａで
は、露光の透過率０％で、全く露光されないため、レジ
スト表面が疎水性のままである。そのため露光後に現像
液をレジスト上に液盛りする際および現像後のリンスを
スピン乾燥する際に、上述した現像欠陥が発生する。
【００１０】本発明の目的は、このような問題を解決
し、現像欠陥の発生を少なくしたレジストパターンの形
成方法および半導体装置の製造方法を提供することにあ
る。
し、現像欠陥の発生を少なくしたレジストパターンの形
成方法および半導体装置の製造方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明の構成は、高解像
度化学増幅系レジストを用いてこのレジスト内に所定マ
スクパターンのマスクによりコンタクトホールパターン
を形成するレジストパターンの形成方法において、前記
レジストを露光する際に、コンタクトホールパターンが
存在する領域は、所定コンタクトホールパターンのある
マスクにより十分な露光量で露光してコンタクトホール
パターンを形成すると共に、前記コンタクトホールパタ
ーンが存在しない領域を十分低い露光量で露光すること
により、この領域の前記レジストの表面をわずかに膜べ
りさせ、このレジストの表面を親水性にしたことを特徴
とする。
度化学増幅系レジストを用いてこのレジスト内に所定マ
スクパターンのマスクによりコンタクトホールパターン
を形成するレジストパターンの形成方法において、前記
レジストを露光する際に、コンタクトホールパターンが
存在する領域は、所定コンタクトホールパターンのある
マスクにより十分な露光量で露光してコンタクトホール
パターンを形成すると共に、前記コンタクトホールパタ
ーンが存在しない領域を十分低い露光量で露光すること
により、この領域の前記レジストの表面をわずかに膜べ
りさせ、このレジストの表面を親水性にしたことを特徴
とする。
【００１２】本発明において、マスクの透過率を変化さ
せる方法として、そのマスクの厚さを調節したり、その
マスクの露光の濃淡を調節したパターンを用いるようで
き、また、他のマスクの透過率を変化させる方法とし
て、コンタクトホールパターンが存在しない領域に露光
の解像限界以下のパターンを作成することができる。さ
らに、コンタクトホールパターンが存在しない領域のマ
スクの露光透過率を５〜２０％とすることができる。
せる方法として、そのマスクの厚さを調節したり、その
マスクの露光の濃淡を調節したパターンを用いるようで
き、また、他のマスクの透過率を変化させる方法とし
て、コンタクトホールパターンが存在しない領域に露光
の解像限界以下のパターンを作成することができる。さ
らに、コンタクトホールパターンが存在しない領域のマ
スクの露光透過率を５〜２０％とすることができる。
【００１３】本発明の半導体装置の製造方法の構成は、
上述したレジストパターンの形成方法により形成された
レジストパターンを用いて所定コンタクトホールパター
ンを有するコンタクトホールを加工基板上に形成するこ
とを特徴とする。
上述したレジストパターンの形成方法により形成された
レジストパターンを用いて所定コンタクトホールパター
ンを有するコンタクトホールを加工基板上に形成するこ
とを特徴とする。
【００１４】また本発明の構成は、高解像度化学増幅系
レジストを用いてこのレジスト内にコンタクトホールパ
ターンを形成し、このパターンを形成したレジストを用
いて加工基板内にコンタクトホールを形成する半導体装
置の製造方法において、所定マスクパターンのマスクを
用いて前記レジストを露光する際に、前記コンタクトホ
ールパターンが存在する領域は、所定コンタクトホール
パターンのあるマスクにより十分な露光量で露光してコ
ンタクトホールパターンを形成すると共に、前記コンタ
クトホールパターンが存在しない領域を十分低い露光量
で露光することにより、その領域の前記レジストの表面
をわずかに膜べりさせ、このレジストの表面を親水性に
して前記加工基板上の現像液盛りを均一にさせ、この加
工基板表面の現像欠陥を少なくしたことを特徴とする。
レジストを用いてこのレジスト内にコンタクトホールパ
ターンを形成し、このパターンを形成したレジストを用
いて加工基板内にコンタクトホールを形成する半導体装
置の製造方法において、所定マスクパターンのマスクを
用いて前記レジストを露光する際に、前記コンタクトホ
ールパターンが存在する領域は、所定コンタクトホール
パターンのあるマスクにより十分な露光量で露光してコ
ンタクトホールパターンを形成すると共に、前記コンタ
クトホールパターンが存在しない領域を十分低い露光量
で露光することにより、その領域の前記レジストの表面
をわずかに膜べりさせ、このレジストの表面を親水性に
して前記加工基板上の現像液盛りを均一にさせ、この加
工基板表面の現像欠陥を少なくしたことを特徴とする。
【００１５】
【発明の実施の形態】次に図面により本発明の実施の形
態を詳細に説明する。図１（ａ）（ｂ）は本発明の一実
施形態を説明する半導体装置用マスクパターンの平面図
およびその拡大図であり、図２（ａ）（ｂ）はその半導
体装置の製造工程を説明する断面図である。
態を詳細に説明する。図１（ａ）（ｂ）は本発明の一実
施形態を説明する半導体装置用マスクパターンの平面図
およびその拡大図であり、図２（ａ）（ｂ）はその半導
体装置の製造工程を説明する断面図である。
【００１６】図１（ａ）（ｂ）に示すように、この半導
体装置のマスクパターン１は、コンタクトホールパター
ンのあるマスク領域２では、コンタクトホールパターン
部４が露光の透過率１００％で、遮光部５が透過率０％
であり、コンタクトホールパターン部分のみが露光され
るが、コンタクトホールパターンのないマスク領域３で
は、露光の透過率がある程度（５〜２０％）あることを
特徴とする。
体装置のマスクパターン１は、コンタクトホールパター
ンのあるマスク領域２では、コンタクトホールパターン
部４が露光の透過率１００％で、遮光部５が透過率０％
であり、コンタクトホールパターン部分のみが露光され
るが、コンタクトホールパターンのないマスク領域３で
は、露光の透過率がある程度（５〜２０％）あることを
特徴とする。
【００１７】図２（ａ）（ｂ）は半導体装置の製造工程
を示す断面図である。まず、図２（ａ）に示すように、
半導体基板１１上に通常のプロセスにより、配線１５を
有する絶縁膜１２を形成し、この表面にＢＰＳＧなどの
層間絶縁膜１３を形成し、この層間絶縁膜１３上にレジ
スト１４を形成する。このレジスト１４を形成するマス
クパターン１は、上述のとおり、コンタクトホールパタ
ーンが存在しない領域３では、露光の透過率がある程度
（５〜２０％）あるマスクパターンを用いている。この
マスクパターン１の露光により、コンタクトホールパタ
ーンがない領域２１では、十分に低い露光量で露光され
るため、レジスト１４の表面がわずかに膜べりするだけ
で、パターンは形成されないが、その露光により疎水性
から親水性領域１７に変化する。
を示す断面図である。まず、図２（ａ）に示すように、
半導体基板１１上に通常のプロセスにより、配線１５を
有する絶縁膜１２を形成し、この表面にＢＰＳＧなどの
層間絶縁膜１３を形成し、この層間絶縁膜１３上にレジ
スト１４を形成する。このレジスト１４を形成するマス
クパターン１は、上述のとおり、コンタクトホールパタ
ーンが存在しない領域３では、露光の透過率がある程度
（５〜２０％）あるマスクパターンを用いている。この
マスクパターン１の露光により、コンタクトホールパタ
ーンがない領域２１では、十分に低い露光量で露光され
るため、レジスト１４の表面がわずかに膜べりするだけ
で、パターンは形成されないが、その露光により疎水性
から親水性領域１７に変化する。
【００１８】次に、図２（ｂ）に示すように、そのレジ
ストパターン１４をマスクとして層間絶縁膜１３をエッ
チングして、コンタクトホールパターンのある領域２０
では、コンタクトホール１８を形成し、コンタクトホー
ルパターンのない領域２１では、十分に低い露光量で露
光されるため、コンタクトホールや配線溝は形成されな
い。
ストパターン１４をマスクとして層間絶縁膜１３をエッ
チングして、コンタクトホールパターンのある領域２０
では、コンタクトホール１８を形成し、コンタクトホー
ルパターンのない領域２１では、十分に低い露光量で露
光されるため、コンタクトホールや配線溝は形成されな
い。
【００１９】本実施形態では、加工基板上に、高解像度
の化学増幅系レジスト（例えば４５％エトキシエチル保
護したポリヒドロキシスチレンとジアゾ系酸発生剤から
なるポジ型レジスト）をスピン塗布した後、９０度９０
秒でベークする。その後、図１に示したようなマスクパ
ターン１のマスクを用いて、ＫｒＦエキシマレーザによ
る露光を行った後、１００度９０秒で露光後ベークを行
い、２．３８ｗｔ％のＴＭＡＨ水溶液により６０秒間現
像を行う。この露光に用いたマスクは、コンタクトホー
ルパターンが存在しない領域３の透過率が５〜２０％程
度のものである。
の化学増幅系レジスト（例えば４５％エトキシエチル保
護したポリヒドロキシスチレンとジアゾ系酸発生剤から
なるポジ型レジスト）をスピン塗布した後、９０度９０
秒でベークする。その後、図１に示したようなマスクパ
ターン１のマスクを用いて、ＫｒＦエキシマレーザによ
る露光を行った後、１００度９０秒で露光後ベークを行
い、２．３８ｗｔ％のＴＭＡＨ水溶液により６０秒間現
像を行う。この露光に用いたマスクは、コンタクトホー
ルパターンが存在しない領域３の透過率が５〜２０％程
度のものである。
【００２０】この場合、透過率を適量に制御する例とし
て、マスクの厚さを調整したものを用いたり、マスクパ
ターンを濃淡のあるものを用いてもよいことは明かであ
る。
て、マスクの厚さを調整したものを用いたり、マスクパ
ターンを濃淡のあるものを用いてもよいことは明かであ
る。
【００２１】また、本実施形態によれば、半導体装置の
チップ全体の疎水性をほぼ一定にできるため、現像液盛
りを均一に行うことができ、寸法精度（レンジ値）もウ
ェーハ面内で２０ｎｍ程度であったものが、１５ｎｍ程
度まで向上する。そのため、製品の歩留まり向上に大き
く寄与することができる。本実施形態では、従来方法
で、現像プロセス時に発生する欠陥が１０００個レベル
であったものを、１０個以下に低減することができる。
チップ全体の疎水性をほぼ一定にできるため、現像液盛
りを均一に行うことができ、寸法精度（レンジ値）もウ
ェーハ面内で２０ｎｍ程度であったものが、１５ｎｍ程
度まで向上する。そのため、製品の歩留まり向上に大き
く寄与することができる。本実施形態では、従来方法
で、現像プロセス時に発生する欠陥が１０００個レベル
であったものを、１０個以下に低減することができる。
【００２２】さらに、本実施形態は、マスクの透過率を
変化させる方法で、レジストの厚さで露光量を調整して
いるが、解像限界以下のパターンを作成することによっ
ても、同様の効果が得られる。また、マスクを２枚に分
割して、露光量の調整を行うことも可能である。
変化させる方法で、レジストの厚さで露光量を調整して
いるが、解像限界以下のパターンを作成することによっ
ても、同様の効果が得られる。また、マスクを２枚に分
割して、露光量の調整を行うことも可能である。
【００２３】
【発明の効果】以上説明したように本発明によれば、コ
ンタクトホールパターンが存在しない領域でも、適量の
透過率で露光されるため、レジストの脱保護反応が進行
し、レジスト表面部分の疎水性が親水性へと変化し、現
像液盛りを均一に行うことができ、現像欠陥の発生を少
なくできる効果がある。さらに、製品の歩留まり向上に
大きく寄与することができるという効果もある。
ンタクトホールパターンが存在しない領域でも、適量の
透過率で露光されるため、レジストの脱保護反応が進行
し、レジスト表面部分の疎水性が親水性へと変化し、現
像液盛りを均一に行うことができ、現像欠陥の発生を少
なくできる効果がある。さらに、製品の歩留まり向上に
大きく寄与することができるという効果もある。
【００２４】
【図１】（ａ）（ｂ）は本発明の一実施形態の半導体装
置の製造時に用いるマスクパターンを示す平面図および
拡大図。
置の製造時に用いるマスクパターンを示す平面図および
拡大図。
【図２】（ａ）（ｂ）は図１により製造される半導体装
置の工程順の断面図。
置の工程順の断面図。
【図３】（ａ）（ｂ）は従来例の半導体装置の製造工程
順の断面図。
順の断面図。
【図４】（ａ）（ｂ）は従来例の半導体装置用のマスク
パターンを示す平面図および拡大図。
パターンを示す平面図および拡大図。
１ マスク ２ コンタクトホールパターンのあるマスク領域 ３，３ａ コンタクトホールパターンのないマスク領
域 ４ コンタクトホール部 ５ 遮光部 １１ 半導体基板 １２ 絶縁膜 １３ 層間絶縁膜 １４，１４ａ レジストパターン １５ 配線 １６ コンタクトホールパターン １７ 親水性領域 １８ コンタクトホール １９ 配線溝 ２０ コンタクトホールパターンのある領域 ２１ コンタクトホールパターンのない領域 ２２ 配線溝パターン ２３ 配線溝
域 ４ コンタクトホール部 ５ 遮光部 １１ 半導体基板 １２ 絶縁膜 １３ 層間絶縁膜 １４，１４ａ レジストパターン １５ 配線 １６ コンタクトホールパターン １７ 親水性領域 １８ コンタクトホール １９ 配線溝 ２０ コンタクトホールパターンのある領域 ２１ コンタクトホールパターンのない領域 ２２ 配線溝パターン ２３ 配線溝
Claims (6)
- 【請求項１】 高解像度化学増幅系レジストを用いてこ
のレジスト内に所定マスクパターンのマスクによりコン
タクトホールパターンを形成するレジストパターンの形
成方法において、前記レジストを露光する際に、コンタ
クトホールパターンが存在する領域は、所定コンタクト
ホールパターンのあるマスクにより十分な露光量で露光
してコンタクトホールパターンを形成すると共に、前記
コンタクトホールパターンが存在しない領域を十分低い
露光量で露光することにより、この領域の前記レジスト
の表面をわずかに膜べりさせ、このレジストの表面を親
水性にしたことを特徴とするレジストパターンの形成方
法。 - 【請求項２】 マスクの透過率を変化させる方法とし
て、そのマスクの厚さを調節したり、そのマスクの露光
の濃淡を調節したパターンを用いるようにした請求項１
記載のレジストパターンの形成方法。 - 【請求項３】 マスクの透過率を変化させる方法とし
て、コンタクトホールパターンが存在しない領域に露光
の解像限界以下のパターンを作成する請求項１記載のレ
ジストパターンの形成方法。 - 【請求項４】 コンタクトホールパターンが存在しない
領域のマスクの露光透過率を５〜２０％とした請求項
１，２または３記載のレジストパターンの形成方法。 - 【請求項５】 請求項１乃至４のうち１項に記載のレジ
ストパターンの形成方法により形成されたレジストパタ
ーンを用いて所定コンタクトホールパターンを有するコ
ンタクトホールを加工基板上に形成することを特徴とす
る半導体装置の製造方法。 - 【請求項６】 高解像度化学増幅系レジストを用いてこ
のレジスト内にコンタクトホールパターンを形成し、こ
のパターンを形成したレジストを用いて加工基板内にコ
ンタクトホールを形成する半導体装置の製造方法におい
て、所定マスクパターンのマスクを用いて前記レジスト
を露光する際に、前記コンタクトホールパターンが存在
する領域は、所定コンタクトホールパターンのあるマス
クにより十分な露光量で露光してコンタクトホールパタ
ーンを形成すると共に、前記コンタクトホールパターン
が存在しない領域を十分低い露光量で露光することによ
り、その領域の前記レジストの表面をわずかに膜べりさ
せ、このレジストの表面を親水性にして前記加工基板上
の現像液盛りを均一にさせ、この加工基板表面の現像欠
陥を少なくしたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001013285A JP2002217092A (ja) | 2001-01-22 | 2001-01-22 | レジストパターンの形成方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001013285A JP2002217092A (ja) | 2001-01-22 | 2001-01-22 | レジストパターンの形成方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217092A true JP2002217092A (ja) | 2002-08-02 |
Family
ID=18880162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001013285A Pending JP2002217092A (ja) | 2001-01-22 | 2001-01-22 | レジストパターンの形成方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002217092A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335543A (ja) * | 2006-06-14 | 2007-12-27 | Fujitsu Ltd | 露光方法 |
| JP2010062562A (ja) * | 2008-09-01 | 2010-03-18 | D2S Inc | 半導体装置を基板上に製造するための方法、荷電粒子ビームリソグラフィのための断片化またはマスクデータ準備のための方法、複数の円形パターンを表面上に形成するための方法およびシステム、ならびに荷電粒子ビームリソグラフィで用いるための断片化またはマスクデータ準備のためのシステム |
| US8609306B2 (en) | 2008-09-01 | 2013-12-17 | D2S, Inc. | Method for forming circular patterns on a surface |
| US8669023B2 (en) | 2008-09-01 | 2014-03-11 | D2S, Inc. | Method for optical proximity correction of a reticle to be manufactured using shaped beam lithography |
| JP2014119496A (ja) * | 2012-12-13 | 2014-06-30 | Dainippon Printing Co Ltd | レジスト付きフォトマスクブランクス、その製造方法、および、フォトマスクの製造方法 |
| US8828628B2 (en) | 2008-09-01 | 2014-09-09 | D2S, Inc. | Method and system for design of a reticle to be manufactured using variable shaped beam lithography |
| US8916315B2 (en) | 2009-08-26 | 2014-12-23 | D2S, Inc. | Method for fracturing and forming a pattern using shaped beam charged particle beam lithography |
| US8959463B2 (en) | 2012-11-08 | 2015-02-17 | D2S, Inc. | Method and system for dimensional uniformity using charged particle beam lithography |
| US9038003B2 (en) | 2012-04-18 | 2015-05-19 | D2S, Inc. | Method and system for critical dimension uniformity using charged particle beam lithography |
| US9034542B2 (en) | 2011-06-25 | 2015-05-19 | D2S, Inc. | Method and system for forming patterns with charged particle beam lithography |
| US9043734B2 (en) | 2008-09-01 | 2015-05-26 | D2S, Inc. | Method and system for forming high accuracy patterns using charged particle beam lithography |
| US9057956B2 (en) | 2011-02-28 | 2015-06-16 | D2S, Inc. | Method and system for design of enhanced edge slope patterns for charged particle beam lithography |
| US9091946B2 (en) | 2011-04-26 | 2015-07-28 | D2S, Inc. | Method and system for forming non-manhattan patterns using variable shaped beam lithography |
| US9164372B2 (en) | 2009-08-26 | 2015-10-20 | D2S, Inc. | Method and system for forming non-manhattan patterns using variable shaped beam lithography |
| US9323140B2 (en) | 2008-09-01 | 2016-04-26 | D2S, Inc. | Method and system for forming a pattern on a reticle using charged particle beam lithography |
| US9343267B2 (en) | 2012-04-18 | 2016-05-17 | D2S, Inc. | Method and system for dimensional uniformity using charged particle beam lithography |
| US9341936B2 (en) | 2008-09-01 | 2016-05-17 | D2S, Inc. | Method and system for forming a pattern on a reticle using charged particle beam lithography |
| US9372391B2 (en) | 2008-09-01 | 2016-06-21 | D2S, Inc. | Method and system for forming patterns using charged particle beam lithography with variable pattern dosage |
| US9400857B2 (en) | 2011-09-19 | 2016-07-26 | D2S, Inc. | Method and system for forming patterns using charged particle beam lithography |
| US9448473B2 (en) | 2009-08-26 | 2016-09-20 | D2S, Inc. | Method for fracturing and forming a pattern using shaped beam charged particle beam lithography |
| US9612530B2 (en) | 2011-02-28 | 2017-04-04 | D2S, Inc. | Method and system for design of enhanced edge slope patterns for charged particle beam lithography |
-
2001
- 2001-01-22 JP JP2001013285A patent/JP2002217092A/ja active Pending
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335543A (ja) * | 2006-06-14 | 2007-12-27 | Fujitsu Ltd | 露光方法 |
| TWI506672B (zh) * | 2008-09-01 | 2015-11-01 | D2S Inc | 用於在表面碎化及形成圓形圖案與用於製造半導體裝置之方法 |
| US9274412B2 (en) | 2008-09-01 | 2016-03-01 | D2S, Inc. | Method and system for design of a reticle to be manufactured using variable shaped beam lithography |
| US9043734B2 (en) | 2008-09-01 | 2015-05-26 | D2S, Inc. | Method and system for forming high accuracy patterns using charged particle beam lithography |
| US9372391B2 (en) | 2008-09-01 | 2016-06-21 | D2S, Inc. | Method and system for forming patterns using charged particle beam lithography with variable pattern dosage |
| US9341936B2 (en) | 2008-09-01 | 2016-05-17 | D2S, Inc. | Method and system for forming a pattern on a reticle using charged particle beam lithography |
| US8900778B2 (en) | 2008-09-01 | 2014-12-02 | D2S, Inc. | Method for forming circular patterns on a surface |
| JP2010062562A (ja) * | 2008-09-01 | 2010-03-18 | D2S Inc | 半導体装置を基板上に製造するための方法、荷電粒子ビームリソグラフィのための断片化またはマスクデータ準備のための方法、複数の円形パターンを表面上に形成するための方法およびシステム、ならびに荷電粒子ビームリソグラフィで用いるための断片化またはマスクデータ準備のためのシステム |
| US9715169B2 (en) | 2008-09-01 | 2017-07-25 | D2S, Inc. | Method and system for forming a pattern on a reticle using charged particle beam lithography |
| US9625809B2 (en) | 2008-09-01 | 2017-04-18 | D2S, Inc. | Method and system for forming patterns using charged particle beam lithography with variable pattern dosage |
| US9323140B2 (en) | 2008-09-01 | 2016-04-26 | D2S, Inc. | Method and system for forming a pattern on a reticle using charged particle beam lithography |
| US8669023B2 (en) | 2008-09-01 | 2014-03-11 | D2S, Inc. | Method for optical proximity correction of a reticle to be manufactured using shaped beam lithography |
| US8828628B2 (en) | 2008-09-01 | 2014-09-09 | D2S, Inc. | Method and system for design of a reticle to be manufactured using variable shaped beam lithography |
| US10101648B2 (en) | 2008-09-01 | 2018-10-16 | D2S, Inc. | Method and system for forming a pattern on a reticle using charged particle beam lithography |
| US8609306B2 (en) | 2008-09-01 | 2013-12-17 | D2S, Inc. | Method for forming circular patterns on a surface |
| US9268214B2 (en) | 2008-09-01 | 2016-02-23 | D2S, Inc. | Method for forming circular patterns on a surface |
| US9448473B2 (en) | 2009-08-26 | 2016-09-20 | D2S, Inc. | Method for fracturing and forming a pattern using shaped beam charged particle beam lithography |
| US9164372B2 (en) | 2009-08-26 | 2015-10-20 | D2S, Inc. | Method and system for forming non-manhattan patterns using variable shaped beam lithography |
| US8916315B2 (en) | 2009-08-26 | 2014-12-23 | D2S, Inc. | Method for fracturing and forming a pattern using shaped beam charged particle beam lithography |
| US9612530B2 (en) | 2011-02-28 | 2017-04-04 | D2S, Inc. | Method and system for design of enhanced edge slope patterns for charged particle beam lithography |
| US9057956B2 (en) | 2011-02-28 | 2015-06-16 | D2S, Inc. | Method and system for design of enhanced edge slope patterns for charged particle beam lithography |
| US9091946B2 (en) | 2011-04-26 | 2015-07-28 | D2S, Inc. | Method and system for forming non-manhattan patterns using variable shaped beam lithography |
| US9465297B2 (en) | 2011-06-25 | 2016-10-11 | D2S, Inc. | Method and system for forming patterns with charged particle beam lithography |
| US9034542B2 (en) | 2011-06-25 | 2015-05-19 | D2S, Inc. | Method and system for forming patterns with charged particle beam lithography |
| US9400857B2 (en) | 2011-09-19 | 2016-07-26 | D2S, Inc. | Method and system for forming patterns using charged particle beam lithography |
| US10031413B2 (en) | 2011-09-19 | 2018-07-24 | D2S, Inc. | Method and system for forming patterns using charged particle beam lithography |
| US9343267B2 (en) | 2012-04-18 | 2016-05-17 | D2S, Inc. | Method and system for dimensional uniformity using charged particle beam lithography |
| US9038003B2 (en) | 2012-04-18 | 2015-05-19 | D2S, Inc. | Method and system for critical dimension uniformity using charged particle beam lithography |
| US9859100B2 (en) | 2012-04-18 | 2018-01-02 | D2S, Inc. | Method and system for dimensional uniformity using charged particle beam lithography |
| US10431422B2 (en) | 2012-04-18 | 2019-10-01 | D2S, Inc. | Method and system for dimensional uniformity using charged particle beam lithography |
| US8959463B2 (en) | 2012-11-08 | 2015-02-17 | D2S, Inc. | Method and system for dimensional uniformity using charged particle beam lithography |
| JP2014119496A (ja) * | 2012-12-13 | 2014-06-30 | Dainippon Printing Co Ltd | レジスト付きフォトマスクブランクス、その製造方法、および、フォトマスクの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002217092A (ja) | レジストパターンの形成方法および半導体装置の製造方法 | |
| US20030003714A1 (en) | Method for forming fine pattern in semiconductor device | |
| US20060051956A1 (en) | Imageable bottom anti-reflective coating for high resolution lithography | |
| JP2004134574A (ja) | 半導体装置の製造方法 | |
| JP2006041477A (ja) | 半導体装置の製造方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| JP2616091B2 (ja) | 半導体装置の製造方法 | |
| JPH08139011A (ja) | 半導体の感光膜形成方法 | |
| JP2000098593A (ja) | ステンシルマスク製造方法 | |
| JPH06110214A (ja) | レジストパターンの形成方法 | |
| JPH09331043A (ja) | 半導体記憶装置の製造方法 | |
| JP4522040B2 (ja) | 半導体装置の製造方法 | |
| JPH04291345A (ja) | パターン形成方法 | |
| KR100209366B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JP3017776B2 (ja) | パターン形成方法 | |
| KR100209231B1 (ko) | 미세 패턴 형성 방법 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JP2001324796A (ja) | マスクパタンの形成方法、およびフォトマスク | |
| KR101096208B1 (ko) | 반도체 소자의 소자 분리용 패턴 형성 방법 | |
| KR0137610B1 (ko) | 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법 | |
| TW418440B (en) | Electron beam exposure method for double exposure | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| KR20040060418A (ko) | 반도체소자의 포토레지스트 패턴 형성방법 | |
| JP2003318126A (ja) | 半導体装置の製造方法 |