KR100209366B1 - 반도체 소자의 미세패턴 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 미세패턴 제조방법에 관한 것으로서, 층간절연막상에 감광막패턴을 형성하되, E빔 노광장치에 구비되어 있는 근접효과 보상용 소프트 웨어(proximity effect correction software)를 이용하여 계산된 노광 도우즈(expose dose) 보정값 보다 10~30

Description

반도체소자의 미세패턴 제조방법

제1a도 내지 제1c도는 종래 기술에 따른 반도체소자의 미세패턴 제조 공정도.

제2a도 및 제2b도는 본 발명에 따른 반도체소자의 미세패턴 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명

1 : 층간절연막 2 : 감광막

3 : 도전층 5 : 오버행

본 발명은 반도체소자의 미세패턴 제조방법에 관한 것으로서, 특히 E빔을 이용한 리프트 오프(lift off) 방법에 사용되는 감광막패턴을 오버행을 갖도록 형성하되, E빔 노광장치에 구비되어 있는 근접효과 보상용 소프트 웨어(proximity effect correction software)를 이용하여 계산된 노광 도우즈(expose dose) 보정값 보다 10~30정도 과노광하여 형성하고, 후속 도전배선 형성을 위한 리프트오프 공정을 진행하여 미세 패턴 형성이 용이하고 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 미세패턴 제조방법에 관한 것이다.

최근 반도체 장치의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막패턴의 미세화가 필수요건이다.

종래 기술에 따른 감광막패턴의 제조공정을 살펴보면 다음과 같다.

먼저, 소정의 하부구조가 형성되어 표면이 굴곡진 패턴을 형성하고자 하는 반도체기판상에 감광제 및 수지(resin) 등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 도포하여 감광막을 형성한 후, 투명기판상에 상기 감광막에서 패턴으로 예정되어 있는 부분에 대응되는 위치에 광차단막 패턴이 형성되어 있는 노광마스크를 사용하여 빛을 선택적으로 조사하여 패턴으로 예정된 부분을 중합시킨다.

그 다음 상기 노광 공정을 진행한 웨이퍼를 열처리 장치에서 80120의 온도로 60120초간 소프트 베이크 열처리 공정을 실시한 후, TMAH(tetra methylammonium hydroxide)를 주원료로 하는 약알카리성 현상액을 사용하여 상기 감광막의 노광/비노광 영역들을 선택적으로 제거하고, 상기 웨이퍼를 탈이온수로 세척한 후, 건조시켜 감광막 패턴을 형성한다.

상기 감광막패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정변수(k)에 비례하고, 노광장치의 렌즈구경(numerical aperture; NA)에 반비례한다.

여기서 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5정도가 한계이다.

따라서 0.5이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet), 예를 들어 파장이 248인 KrF 레이저나 193인 ArF 레이저를 광원으로 사용하는 노광장치를 이용하거나, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer; CEL) 방법 또는 위상반전 마스크를 사용하기도 한다.

그러나 장비의 광원을 미세 파장으로 바꾸는 데에도 한계가 있으며, 상기 CEL 방법은 공정이 복잡하고, 수율이 떨어진다.

또한 종래 기술의 다른 실시예로서, 단층 레지스트 방법 보다는 두 개의 감광막 사이에 중간층을 개재시킨 티.엘.알(tri-layer resis: TLR) 방법은 공정변수가 작아 단층 감광막 방법에 비해 약 30정도 분해능이 향상된 미세 패턴 형성이 가능하나, 256M나 1G DRAM 이상의 고집적 반도체소자에서 필요한 0.20.25정도의 패턴 형성이 어려워 소자의 고집적화에 한계가 있다.

제1a도 내지 제1c도는 종래 기술에 따른 반도체소자의 미세패턴 제조공정도로서, 리프트 오프 방법의 예이다.

먼저, 소자의 하부 구조물, 예를 들어 모스 전계효과 트랜지스터, 캐패시터 및 비트선등을 형성하고, 상기 구조의 전표면에 층간절연막(1)을 형성한 후, 상기 층간 절연막(1)에서 금속배선이 올라갈 부분을 노출시키는 감광막패턴(2)을 형성한다. (제1a도 참조)

그 다음 상기 구조의 전표면에 도전물질, 예를 들어 다결정실리콘이나 금속등의 재질로된 도전층(3)을 형성한 후, (제1b도 참조) 상기 감광막패턴(2)과 그 상부의 도전층(3)을 리프트 오프 방법으로 제거하여 도전층(3) 패턴으로 된 도전배선을 형성한다. (제1c도 참조)

상기와 같은 종래 기술에 따른 반도체소자의 미세패턴 제조방법은 E빔 리소그래피를 이용하여 리프트 오프 방법으로 도전배선을 형성할 때, 대부분의 E빔 장비에 구비되어 있는 근접효과 보상용 소프트 웨어(proximity effect correction software)를 이용하여 노광 도우즈(expose dose) 보정값을 그대로 사용하여 감광막 패턴을 형성하므로, 수직한 측벽을 갖는 감광막패턴에 형성되어 도전배선으로 예정되어 있는 부분의 도전층 패턴이 감광막패턴의 측벽에 까지 형성되어 리프트 오프시 정확한 패턴의 형성이 어려워 브릿지에 의한 단락등의 불량이 발생되어 소자의 고집적화가 어렵고, 공정수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 리프트 오프용 감광막패턴 형성을 위한 노광 공정시 근접효과 보상용 소프트 웨어에 의해 계산된 적정 노광 도우즈 보정값 보다 1030정도 과노광하여 패턴의 모서리 부분에 오버행을 갖는 감광막패턴을 형성하고, 전표면에 도전층을 형성한 후, 리프트 오프 방법으로 도전층 패턴을 형성하여 미세패턴 형성이 용이하여 소자의 고집적화에 유리하고, 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 미세패턴 제조방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 미세패턴 제조방법의 특징은, 소정 구조의 반도체기판상의 전표면에 층간절연막을 형성하는 공정과, 상기 층간절연막상에 감광막을 도포하는 공정과, 상기 감광막을 노광하되, 노광장비의 근접효과 보상용 소프트 웨어에서 계산한 노광 도우즈 보정값 보다 과노광한 후, 현상하여 측벽 모서리에 오버행을 갖는 감광막패턴을 형성하는 공정과, 상기 구조의 전표면에 도전층을 형성하는 공정과, 상기 감광막패턴과 그 상부의 도전층을 리프트 오프 방법으로 제거하여 상기 층간절연막상에 형성되어 있는 도전층 패턴을 형성함에 있다.

이하, 본 발명에 따른 반도체소자의 미세패턴 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.

제2a도 및 제2b도는 본 발명에 따른 반도체소자의 미세패턴 제조공정도로서, 리프트 오프 방법의 예이다.

먼저, 소정 구조의 반도체기판(도시되지 않음) 상에 층간절연막(1)을 형성하고, 상기 층간절연막(1)상에 감광막(2)을 도포한 후, 상기 감광막(2)을 근접효과 보상용 소프트 웨어를 이용하여 계산된 수직한 프로파일을 갖는 적정 패턴의 노광 도우즈 보정값보다 1030정도의 높은 에너지로 과노광하고, 현상하여 측벽 모서리에 오버행(5)을 갖는 감광막(2) 패턴을 형성한다. 이때 상기 감광막(2) 패턴에 의해 노출되어 있는 층간절연막(1)의 상부에 도전배선이 형성된다. (제2a도 참조)

그 다음 상기 구조의 전표면에 실리콘층이나 금속등의 도전재질로된 도전층(3)을 형성한 후, 상기 감광막(2) 패턴과 그 상부의 도전층(3)을 리프트 오프 방법을 제거하여 도전층(3) 패턴으로된 도전배선을 형성한다. 이때 상기 오버행(5)에 의해 도전층(3) 패턴의 리프트 오프가 단락등의 불량 없이 원활하게 실시된다.(제2b도 참조)

이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 미세패턴 제조방법은 층간절연막상에 감광막패턴을 형성하되, E빔 노광장치에 구비되어 있는 근접효과 보상용 소프트 웨어(proximity effect correction software)를 이용하여 계산된 노광 도우즈(expose dose) 보정값 보다 1030정도 과노광하여 패턴의 모서리 상부에 오버행을 갖는 감광막패턴을 형성한 후, 상기 구조의 전표면에 도전층을 형성하고, 상기 감광막패턴과 그 상부의 도전층을 리프트 오프 방법으로 제거하여 도전층 패턴을 형성하였으므로, 미세패턴 형성이 용이하여 소자의 고집적화에 유리하고, 안정된 패턴 프로파일을 얻을 수있어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (2)

1. 소정 구조의 반도체기판상의 전표면에 층간절연막을 형성하는 공정과, 상기 층간절연막상에 감광막을 도포하는 공정과, 상기 감광막을 노광하되, 노광장비의 근접효과 보상용 소프트 웨어에서 계산한 노광 도우즈 보정값 보다 과노광한 후, 현상하여 측벽 모서리에 오버행을 가지며, 층간절연막에서 도전배선이 형성된 부분을 노출시키는 감광막패턴을 형성하는 공정과, 상기 구조의 전표면에 도전층을 형성하는 공정과, 상기 감광막패턴과 그 상부의 도전층을 리프트 오프 방법으로 제거하여 상기 층간절연막상에 도전층 패턴을 형성하는 공정을 구비하는 반도체소자의 미세패턴 제조방법.
2. 제1항에 있어서, 상기 과노광을 노광 도우즈 보정값 보다 1030높은 에너지로 과노광하는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.