KR19980028359A - 반도체소자의 미세 패턴 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 미세 패턴 제조방법에 관한 것으로서, 피식각층상에 형성되어 식각 마스크로 사용되는 감광막 패턴의 표면에 HNlDS막을 도포하여 실리레이션 처리하고 이를 산소 또는 오존플라즈마에 노출시켜 하드 마스크가 되는 산화막을 형성하고, 상기의 산화막이 표면에 형성된 감광막 패턴을 식각 마스크로 피식각층을 식각 하였으므로, 감광막 패턴의 피식각층과의 식각선택비가 증가되어 감광막 패턴의 두께를 감소시킬 수 있어 사진 공정시의 공정 여유도가 증가되고, 감광막 패턴의 무너짐이나 유실이 방지되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 미세 패턴 제조방법

본 발명은 반도체소자의 미세 패턴 제조방법에 관한 것으로서, 특히 피식각층상에 형성된 감광막 패턴의 표면을 에이치.엠.디.에스(Hexamethyldisiazane; 이하 HMDS라 칭함)등의 물질로 실리레이션 처리하고 이를 산소 플라즈마에 노출시켜 감광막 패턴의 표면에 산화막을 형성한 후, 상기의 산화막이 형성된 감광막 패턴을 식각마스크로하여 상기 피식각층을 식각하므로서 감광막의 두께를 얇게하여도 두꺼운 피식각층을 식각할 수 있도록 하여 공정여유도를 증가시키고, 패턴의 무너짐을 방지하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 미세 패턴 제조방법에 관한 것이다.

최근 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.

상기 감광막 패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture; NA, 개구수)에 반비 례한다.

[R = A*λ/NA, R =해상도, λ=광원의 파장, NA=개구수]

여기서 상기 축소노광장치의 고아분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365nm인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기위해 파장이 작은 원자외선(deep ultra violet; DUV), 예를 들어 파장이 248nm인 KrF 레이저나 193nm인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하거나, 공정 상의 방법으로는 노광마스크(photomask)를 위상 반전 마스크(phase shift mask)를 사용하는 방법과, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에형성하는 씨.이.엘(contrast enhancement layer; 이하 CEL이라 칭함) 방법이나 두층의 감광막 사이에 에스.오.지(spin on glass; SG)등의 중간층을 개재시킨 삼층레지스트(Tri layer resister; 이하 TLR이라 칭함)방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.

그러나 상기와 같은 방법들은 단층 감광막 방법에 비해 분해능이 향상되어 미세 패턴 형성이 가능하나, 소자의 고집적화에 한계가 있음은 물론 공정이 복잡하고, 재현성이 적어 공정수율 및 소자 동작의 신뢰성이 떨어진다.

도시되어 있지는 않으나, 종래 기술에 따른 반도체소자의 미세패턴 제조방법 중, 단층 감광막 패턴을 식각 마스크로 사용하는 경우를 살펴보면 다음과 같다.

먼저, 소정의 하부 구조물(도시되지 않음)을 구비하는 반도체 기판상에 피식각층을 형성하고, 상기 피식각층상에 감광제 및 수지(resin) 등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광막을 도포한후, 노광마스크를 사용하여 빛을 선택적으로 조사하여 노광시킨다.

그후, 티.엠.에이.에이치(tetra methylammonium hydroxides; 이하 TMAH라 칭함)를 주원료로 하는 약알칼리성 현상액으로 형상하여 상기 감광막의 노광/비노광 영역들을 선택적으로 제거하여 감광막 패턴을 형성한 후, 상기 감광막 패턴에 의해 노출되어 있는 피식각층을 건식 또는 습식 식각 방법으로 식각하여 피식각층 패턴을 형성한다.

상기와 같은 종래 기술에 따른 반도체소자의 미세 패턴 제조방법은 식각 공정시 피식각층 뿐만 아니라 감광막 패턴도 어느 정도 식각 되는데, 감광막 패턴이 상기 피식각층과 식각 선택비차가 크거나, 상기 피식각층의 식각하고자하는 두께가 작아 식각 공정중에 감광막 패턴이 유실되는 것을 고려하여도 충분한 마스크의 역할을 할 수 있을 경우에는 패턴 형성에 지장이 없으나, 상기 피식각층의 식각 두께가 두꺼워지는 경우, 예를 들어 도전배선의 폭 감소에 대한 보상으로 두께를 증가시키거나, 하부 구조물들에 의해 단차가 커지는 경우 단차 부분에서는 다른 부분보다 적층막의 두께가 증가되므로, 이 경우에는 피식각층의 식각 공정을 위하여 두꺼운 감광막 패턴을 형성하여야 한다.

그러나 단층 감광막 패턴을 두껍게 형성하려면, 노광 공정시의 최적 노광 에너지나 초점을 잡기가 어려워 임계 크기에 대한 여유도가 작아지고, 두꺼운 단층 감광막 패턴은 세척이나 현상 공정시 패턴의 무너짐이나 유실이 발생하기 쉬워 공정수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 단층 감광막 패턴의 표면에 HMDS막을 이용한 경화막인 산화막을 생성하고, 이를 피식각층의 식각 마스크로 사용하여 단층 감광막 패턴의 두께를 감소시켜도 충분한 식각선택비를 얻을수 있어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 미세 패턴 제조방법을 제공함에 있다.

도 1a 내지 도 1d는 본 발명에 따른 반도체소자의 미세 패턴 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명

10 : 반도체 기판 12 : 피식각층

14 : 감광막 패턴 16 : HNlDS

18 : 산화막

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 미세 패턴 제조 방법의 특징은, 상기 피식각층상에 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 실리레이션 처리하는 공정과, 상기 실리레이션된 감광막을 산소 플라즈마 처리하여 감광막 패턴 표면에 산화막을 형성하는 공정과, 상기 산화막이 형성된 감광막 패턴을 마스크로 피식각층을 식각하여 피식각층 패턴을 형성하는 공정을 구비함에 있다.

이하, 본 발명에 따른 반도체소자의 미세 패턴 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.

도 1a 내지 도 1d는 본 발명에 따른 반도체소자의 미세 패턴 제조 공정도이다.

먼저, 소정의 하부 구조물, 예를 들어 모스 전계효과 트렌지스터(MetalOxideSemiconductor Field Effect Transistor; MOS FET)나 캐패시터, 비트선 및 층간절연막(도시되지 않음)등이 형성되어 있는 반도체기판(10)상에 피식각층(12)을 형성한 후, 상기 피식각층(12) 상에 감광막 도포와 사진 및 현상 공정을 진행하여 감광막패턴(14)을 형성한다. 이때 상기 감광막은 i-선, KrF, ArF, E-빔 및 X-선등의 노블락 계열의 분자랑 100∼100,000 정도의 폴리하이드록시스티켄(PHS) 또는 폴리 메칠메타아크릴레이트(PMMA) 성분이며, 감광제는 포지티브형이나 네가티브형을 사용할 수 있고, 용재는 극성 또는 비그성의 하이드로카본계 및 아민계용액을 사용하며, 공정 조건으로는 감광막 도포 방법은 스판이나 딥(dip)방법을 사용하고, 도포 후의 소프트 베이크는 1∼300℃, 노광후 베이크는 1∼300℃ 정도의 온도에서 실시하며, 현상액은 약알칼리 용액, 예를들어 NaOH, KOH 또는 TMAH 등의 용액을 0.01w%의 농도로 사용한다.(도 1a 참조).

그다음 상기 구조의 전표면에 감광막과 기판간의 접착력을 향상시키는 접착력 증진제인 HMDS(16)를 도포하면, 벤젠 고리와 알칸체인{-(CH₂-CH₂)_n-} 및 수산기(OH)를 포함하는 감광막의 레진 성분과 HMDS(16)가 결합하여 상기 감광막 패너(14)의 표면이 화학식 1에 도시되어 있는 바와 같은 실리레이션 반응에 의한 결합 구조를 가진다. 여기서 상기 실리레이션 공정전에 1∼200℃ 정도에서 1∼60분간 열처리하고, 실리레이션 후에는 1∼300℃ 정도에서 l∼60분간 열처리하되, 가스 압력은 1∼760mTorr 정도로 한다. 상기에서는 HMDS를 사용하였으나, 이는 HMDS와 같은 실리레이션 특성을 가지는 물질, 예를 들어 TMDS을 사용할 수도 있다.(도 1b 참조)

그후, 상기의 감광막 패너(14)을 0.011/min∼10001/min 정도량의 산소 또는 오존 플라즈마에 노출시키면, 반응식 1에서와 같은 R(CH₃)기가 R'(산소)로 치환되어 감광막 패너(14)의 표면에 산화막(18)이 형성된다.(도 1c 참조)

이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 미세 패턴 제조방법은 피식각층상에 형성되어 식각 마스크로 사용되는 감광막 패턴의 표면에 실리레이션 처리를 하고 이를 산소 또는 오존 플라즈마에 노출시켜 하드 마스크가 되는 산화막을 형성하고, 상기의 산화막이 표면에 형성된 감광막 패턴을 식각마스크로 피식각층을 식각 하였으므로, 감광막 패턴의 피식각층과의 식각마스크로 피식각층을 식각 하였으므로, 감광막 패턴의 피식각층과의 식각선택비가 증가되어 감광막 패턴의 두께를 감소시킬 수 있어 사진공정시의 공정 여유도가 증가되고, 감광막 패턴의 무너짐이나 유실이 방지되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (12)

1. 피식각층상에 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 HMDS처리하는 공정과, 상기 HMDS에 의해 실리레이션된 감광막을 산소 플라즈마 처리하여 감광막 패턴 표면에 산화막을 형성하는 공정과, 상기 산화막이 형성된 감광막 패턴을 마스크로 피식각층을 식각하여 피식각층 패턴을 형성하는 공정을 구비하는 반도체소자의 미세 패턴 제조방법.
2. 제 1 항에 있어서, 상기 감광막을 i-선, KrF, ArF, E-빔 및 X-선용으로 이루어지는 군에서 임의로 선택되는 하나의 중류로 형성하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
3. 제 1 항에 있어서, 상기 감광막을 노블락 계열의 100∼100,000분자량의 물질로 형성하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
4. 제 1 항에 있어서, 상기 감광막을 폴리하이드록시스티렌(PHS) 또는 폴리메칠메타아크릴레이트(PMMA) 성분으로 형성하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
5. 제 1 항에 있어서, 상기 감광막을 포지티브형 또는 네가티브형으로 형성하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법
6. 제 1 항에 있어서, 상기 감광막에 사용된 용재가 극성 또는 비극성 하이드로카본계 및 아민계 용액을 사용하는 것을 특징으로 하는 반동체소자의 미세 패턴 제조방법.
7. 제 1 항에 있어서, 상기 감광막을 스핀이나 딥(dip) 방법으로 도포하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
8. 제 1 항에 있어서, 상기 감광막의 소프트 베이크는 1∼300℃, 노광후 베이크는 1∼300℃ 정도의 온도에서 실시하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
9. 제 1 항에 있어서, 상기 감광막 패턴 형성을 위한 현상액은 약알칼리 용액으로서, NaOH나 KOH 또는 TMAH 등의 용액을 0.01w%∼1000w%의 농도로 사용하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
10. 제 1 항에 있어서, 상기 감광막 패턴의 실리레이션 처리를 HMDS 또는 TMDS를 사용하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
11. 제 1 항에 있어서, 상기 실리레이션 처리 공정전에 1∼200℃ 정도에서 1∼60분간 열처리하고, 실리레이션 후에는 1∼300℃ 정도에서 1∼60분간 열처리하되, 가스압력은 1∼760mTorr로 실시하는 것을 특징으로하는 반도체소자의 미세패턴 제조방법.
12. 제 1 항에 있어서, 상기의 감광막 패턴을 노출시키는 플라즈마는 0.01 1/min∼1000 1/min 량의 산소 또는 오존 프라즈마인 것을 특징으로하는 반도체소자의 미세패턴 제조방법.