KR100209231B1 - 미세 패턴 형성 방법 - Google Patents

미세 패턴 형성 방법 Download PDF

Info

Publication number
KR100209231B1
KR100209231B1 KR1019950064410A KR19950064410A KR100209231B1 KR 100209231 B1 KR100209231 B1 KR 100209231B1 KR 1019950064410 A KR1019950064410 A KR 1019950064410A KR 19950064410 A KR19950064410 A KR 19950064410A KR 100209231 B1 KR100209231 B1 KR 100209231B1
Authority
KR
South Korea
Prior art keywords
film
photoresist
forming
photoresist pattern
pattern
Prior art date
Application number
KR1019950064410A
Other languages
English (en)
Inventor
김혁중
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950064410A priority Critical patent/KR100209231B1/ko
Application granted granted Critical
Publication of KR100209231B1 publication Critical patent/KR100209231B1/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 웨이퍼 상에 형성된 소정의 제1 막(layer) 상에 빛에 대한 반사율이 높은 제2막을 선택적으로 형성하는 단계; 전체구조 상부에 감광막을 도포하는 단계; 상기 제2 막이 소정 부위 노출될때까지 상기 감광막을 전면 노광 및 현상하여 감광막 패턴을 형성하는 단계를 포함하는 것을 특징으로 미세 패턴 형성 방법에 관한 것으로, 식각마스크로 사용되는 감광막 패턴을 미세하게 형성하여 미세한 크기의 콘택 홀 및 전도라인 선폭(line space)을 얻을 수 있어 소자의 고집적화를 앞당기는 효과가 있다.

Description

미세패턴 형성방법
제1도 내지 제5도는 본 발명의 일실시예에 따른 미세 콘택홀 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 질화막 2,4 : 감광막
3 : 산화막
본 발명은 미세패턴 형성방법에 관한 것으로, 특히 사진식각공정에 의한 패턴 형성시 노광기의 해상력 한계 이상의 미세패턴을 형성하는 방법에 관한 것이다.
반도체 소자의 고집적화에 의해 그 크기가 작아짐에 따라 사진식각공정에 있어서의 고해상력(high resolution)을 얻으려는 노력이 계속되어 오고 있다. 그 중에서도 미세 콘택홀에 대한 해상력 향상문제는 더욱 중요시되고 있다.
감광막을 이용하여 미세 콘택홀 패턴을 형성할 경우, 사진식각공정시 이용되는 노광기의 해상력에는 한계가 있기 때문에 감광막에 콘택홀 패턴이 정확하고 깨끗하게 형성되지 않고 음각 패턴 저변부에 잔류물이 남게 되는 문제가 발생한다. 따라서, 원하는 콘택홀 형성을 얻을 수 없게 된다.
본 발명은 초고집적 반도체 소자에 대응하는 미세 패턴 형성 방법을 제공하는데 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 미세패턴 형성을 위한 반도체소자 제조방법에 있어서, 상대적으로 노광빛에 대한 반사율이 낮은 제1막(layer) 상에 콘택지역이 오픈된 제1감광막패턴을 형성하는 제1단계; 상기 제1감광막패턴의 표면이 노출되도록 오픈부 내부에 상기 제1막보다 노광빛에 대한 반사율이 높은 제2막을 형성하는 제2단계; 상기 제1감광막패턴을 베이크하는 제3단계; 상기 제3단계가 완료된 기판 전면에 제2감광막을 도포하는 제4단계; 상기 제2감광막을 전면노광 및 현상하여 상기 제2막 상부가 미세하게 오픈된 제2감광막패턴을 형성하는 제5단계; 상기 제2감광막패턴을 식각장벽으로하여 상기 제1막과 상기 제2막을 식각하는 제6단계; 및 상기 제1 및 제2 감광막패턴을 제거하는 제7단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1도 내지 제5도는 본 발명의 일실시예에 따른 미세 콘택홀 형성 공정도이다.
먼저, 제1도는 반사율이 낮은 필름(film)인 질화막(1)상에 선택적으로 반사율이 높은 산화막 필름을 형성하기 위하여 감광막(2) 패턴을 형성한 상태의 단면도로서, 감광막(2)으로 덮히지 않은 노출된 필름(1)은 이후에 식각되어 콘택홀이 형성될 부위로써, 이곳에 콘택 식각이 이루어지기 전에 반사율이 높은 필름이 선택적으로 형성되게 된다.
이어서, 제2도와 같이 상기 노출된 질화막(1) 상에 반사율이 높은 필름인 산화막(3)을 선택적으로 형성한다.
이어서, 베이크 공정으로 이후의 마스크 작업시 상기 감광막(2)이 변형되는 것을 방지하고, 제3도와 같이 감광막(4)을 전체구조 상부에 도포한다.
이어서, 제4도와 같이 전면 노광을 실시하게되면 상기 산화막(3)과 오버랩(overlap)된 부위의 감광막은 높은 반사율로 인해 다른 부위에 비해 먼저 노광 되게 되기 때문에 노광시간 및 에너지를 조절하면 미세한 크기로 노광 부위를 조절할 수 있다.
이어서, 제5도와 같이 현상을 통해 노광 부위의 감광막을 제거하고 잔류하는 감광막(2, 4)을 식각장벽으로, 노출된 산화막(3)과 그 하부의 질화막(1)을 차례로 건식식각하여 미세 콘택홀을 형성하고 잔류 감광막(2,4)을 제거한다.
상술한 바와 같이 본 발명은 종래의 마스크 작업과는 달리 반사율이 높은 필름을 웨이퍼 상에 미리 선택적으로 형성한 다음, 감광막 전면 도포 및 전면 노광에 의해 감광막 패턴을 형성하는 방법으로, 식각마스크로 사용되는 감광막 패턴을 미세하게 형성하여 미세한 크기의 콘택홀 및 전도라인 선폭(line space)을 얻을 수 있어 소자의 고집적화를 앞당기는 효과가 있다.
본 발명은 미세 콘택홀을 형성하는 반도체 소자 제조 공정 이외에, 게이트 전극과 같은 미세 선폭을 가지는 전도라인을 형성할 때와, 전도라인 간의 간격등 미세한 선폭을 가지는 감광막 패턴을 마스크로 식각 공정이 이루어지는 모든 반도체 공정에 적용 가능하다.
그리고, 이상 본 발명자에 의해 이루어진 발명은 상기 실시예에 따라 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러가지로 변경 가능한 것은 물론이다.

Claims (2)

  1. 미세패턴 형성을 위한 반도체소자 제조방법에 있어서, 상대적으로 노광빛에 대한 반사율이 낮은 제1막(layer) 상에 콘택지역이 오픈된 제1감광막패턴을 형성하는 제1단계; 상기 제1감광막패턴의 표면이 노출되도록 오픈부 내부에 상기 제1막보다 노광빛에 대한 반사율이 높은 제2막을 형성하는 제2단계; 상기 제1감광막패턴을 베이크하는 제3단계; 상기 제3단계가 완료된 기판 전면에 제2감광막을 도포하는 제4단계; 상기 제2감광막을 전면노광 및 현상하여 상기 제2막 상부가 미세하게 오픈된 제2감광막패턴을 형성하는 제5단계; 상기 제2감광막패턴을 식각장벽으로하여 상기 제1막과 상기 제2막을 식각하는 제6단계 ; 및 상기 제1 및 제2 감광막패턴을 제거하는 제7단계를 포함하여 이루어진 반도체소자 제조방법.
  2. 제1항에 있어서, 상기 제1막은 질화막이며, 상기 제2막은 산화막임을 특징으로 하는 반도체소자 제조방법.
KR1019950064410A 1995-12-29 1995-12-29 미세 패턴 형성 방법 KR100209231B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950064410A KR100209231B1 (ko) 1995-12-29 1995-12-29 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950064410A KR100209231B1 (ko) 1995-12-29 1995-12-29 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR100209231B1 true KR100209231B1 (ko) 1999-07-15

Family

ID=19446900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950064410A KR100209231B1 (ko) 1995-12-29 1995-12-29 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100209231B1 (ko)

Similar Documents

Publication Publication Date Title
KR970007173B1 (ko) 미세패턴 형성방법
KR0156316B1 (ko) 반도체장치의 패턴 형성방법
JP2639372B2 (ja) 半導体装置の製造方法
KR100209231B1 (ko) 미세 패턴 형성 방법
KR20010011143A (ko) 반도체소자의 미세패턴 형성방법
KR20030000475A (ko) 패턴 형성 방법
KR100358161B1 (ko) 반도체소자제조방법
CN114200796B (zh) 对准标记及其形成方法
KR20040046702A (ko) 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법
KR20020051109A (ko) 하프톤 마스크의 제조 방법
KR0144229B1 (ko) 반도체 소자의 미세 콘택 형성 방법
KR100431991B1 (ko) 레티클 및 이를 이용한 반도체소자의 제조방법
KR100673099B1 (ko) 반도체소자의 미세패턴 형성 방법
KR100687852B1 (ko) 반도체 소자의 제조 방법
KR100459688B1 (ko) 도전층패턴상에내식각성버퍼층을구비하는반도체장치및그제조방법
KR100239435B1 (ko) 반도체 소자의 제조 방법
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법
KR0126878B1 (ko) 크롬마스크를 이용한 하프-톤 마스크 제작방법
JP4267298B2 (ja) 半導体素子の製造方法
JPH10214773A (ja) 半導体装置の製造方法
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100546129B1 (ko) 반도체소자의 미세패턴 형성방법
KR0156106B1 (ko) 금속배선 공정에서의 패턴 형성방법
KR0144019B1 (ko) 반도체 소자의 금속배선 형성방법
KR100209366B1 (ko) 반도체 소자의 미세패턴 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee